專利名稱：集成dram存儲器件的制作方法
技術領域：
本發明涉及集成動態隨機存取存儲器(DRAM)存儲器件的設計，尤其涉及用于加速集成DRAM存儲器件中的數據存取的設計。
背景技術：
雖然DRAM存儲器件的數據傳輸頻率不斷增加，但隨機存取的數據的存取時間基本保持不變。在存儲器件中，存儲單元的存取時間的降低受單元陣列的布局和設計以及物理尺寸的限制。隨機存取數據要求選擇性地頻繁地改變(激活和去激活)字線和位線，其需要幾乎不能通過縮小物理尺寸和/或通過改變存儲器布局來減少的最少時間。
在存儲器件中，隨機存取速度可例如通過顯著減少連接到單個位線/字線的單元的數目來增加。然而，為了保持總的存儲容量不變，芯片上的必需的存儲區域將隨著位線數目的增加而顯著增加，每一個與相應的感測放大器和其它支持電路元件連接。這樣將隨著整個芯片尺寸的顯著增加而變得成本太高。
由于隨機存取速度基本上受基本存儲塊的位線和字線長度的限制，因此當存儲塊的隨機存取時間必須降低時，提供具有縮小的位線長度和字線長度的存儲器陣列。
發明內容
本發明的一個方面提供具有隨機存取數據的快速存取的存儲器件，其中所需的芯片尺寸基本不受影響。
本發明的另一個方面提供用于控制存取存儲器件的存儲控制器，其中存取時間可被優化。
此外，本發明的另一個方面提供用于以改進的存取時間來控制對存儲器件進行存取的方法。
根據本發明的第一方面，提供集成DRAM存儲器件，包括多個包括存儲單元的存儲塊，其中存儲單元排列成位線和字線的矩陣。該多個存儲塊包括第一組存儲塊，其存儲單元具有第一隨機存取時間，和第二組存儲塊，其存儲單元具有第二隨機存取時間，其中第二隨機存取時間小于(或少于)第一隨機存取時間。
根據本發明的一個實施例，第一組存儲塊包括設置在第一位線上的存儲單元，以及第二組存儲塊包括設置在第二位線上的存儲單元，其中第二位線被設計具有比第一位線小的位線容量。第二位線可包括比第一位線的長度短的長度。
根據本發明的另一個實施例，第一組存儲塊包括設置在第一字線和第一位線上的存儲單元，以及第二組存儲塊包括設置在第二字線和第二位線上的存儲單元。提供用于將地址提供到地址解碼器的地址輸入端口。地址解碼器被設計以取決于施加在地址輸入端口上的地址來激活其中一個字線，以便當將要根據地址來尋址第一組存儲塊中存儲的或將要存儲的數據時選擇至少其中一個第一存儲塊的尋址存儲部分，以及取決于施加在地址輸入端口上的地址來激活其中一個以上的字線，以便當將要根據施加的地址來尋址第二組存儲塊中存儲的或將要存儲的數據時，選擇至少其中一個第二存儲塊的地址存儲部分。
根據本發明的另一個方面，第一組存儲塊包括設置在第一字線和第一位線上的存儲單元，以及第二組存儲塊包括設置在第二位線上的存儲單元，其中第一感測放大器單元連接到第一位線，并且第二感測放大器單元連接到第二位線，其中與第一感測放大器單元的信號驅動能力相比，第二感測放大器單元的信號驅動能力提高了。
根據本發明的另一個實施例，第一位線耦接到第一感測放大器，以及第二位線耦接到第二感測放大器。第一感測放大器借助于第一數據線經由第一列解碼器耦接到次級感測放大器，以及第二感測放大器借助于第二數據線經由第二列解碼器耦接到次級感測放大器。次級感測放大器相對靠近第二組存儲塊設置。
根據本發明的另一個方面，提供用于控制存取存儲器件的存儲控制器。該存儲控制器包括用于存取存儲器件的物理地址的控制單元，以便根據存儲器件的物理地址來存儲或取回數據。此外，映射單元提供用于在存儲器件中將與數據有關的實際地址映射到數據的物理地址，以便將第一類型數據寫入到位于第一存儲塊中的存儲器件的第一物理地址范圍并從中讀出，以及將第二類型數據寫入到位于第二存儲塊中的存儲器件的第二物理地址范圍并從中讀出。第二類型數據是存取比第一類型數據快的數據。第二類型數據可包括隨機存取數據，以及第一類型數據可包括以塊的方式來存取的數據。第二類型數據可包括指令數據，以及第一類型數據可包括成批數據。
根據本發明的另一個方面，提供用于控制存取存儲器件的方法。該方法包括將數據的實際地址映射到數據的物理地址的步驟，以便將第一類型數據寫入到存儲器件的第一物理地址范圍并從中讀出，以及將第二類型數據寫入到存儲器件的第二物理地址范圍并從中讀出，其中與第一類型數據相比，第二類型數據是在更短的存取時間內所存取的數據。執行存取存儲器件的物理地址以便可存取由實際地址所指示的數據。
通過以下結合附圖的描述，本發明的這些和其它方面及特征將變得顯而易見，其中圖1是根據現有技術的常規DRAM存儲器件；圖2是示出根據本發明的第一實施例的DRAM存儲器件的框圖；圖3是示出根據本發明的第二實施例的DRAM存儲器件的框圖；圖4是示出根據本發明的第三實施例的DRAM存儲器件的框圖；圖5是示出根據本發明的第四實施例的DRAM存儲器件的框圖；圖6是示出根據本發明的另一個方面的存儲控制器的框圖。
具體實施例方式
參考圖1，描述了常規DRAM存儲器件。存儲器件1包括多個存儲塊2，每一個都包括存儲單元。在所示的實例中，提供了四個存儲塊。存儲單元排列成位線4和字線3的矩陣，其中存儲單元被設計為例如一個晶體管存儲單元，其將信息存儲在存儲電容器中。為了易于圖形表示，存儲單元未在圖中示出。字線3連接到地址解碼器5，其分別取決于由存儲控制單元6所提供的或來自存儲器件外部的地址來激活所選擇的字線3。位線4連接到感測放大器，其設置在存儲塊2的兩側上，其中每一個感測放大器單元7為每一個連接的位線4(“位線”可包括物理“位線對”)提供一個感測放大器。對于每一個感測放大器單元7，一個存儲塊2的一半數目的位線4被連接，因此位線4的一半與存儲塊2一側上的感測放大器單元7相連，并且位線4的另一半與存儲塊2另一側上的其他感測放大器單元7相連，因此這些位線相互交叉。與將所有感測放大器設置在存儲塊2的一側上的常用配置相比，這種配置可為感測放大器單元7中的每一個單個的感測放大器提供更多的空間。
感測放大器單元7經由選擇器開關10連接到次級感測放大器9，其選擇性地使與相應位線相關的感測放大器的相應輸出與次級感測放大器9相匹配。選擇器開關10由列選擇線(未示出)來控制，其指示了哪些位線應被存取、并經由感測放大器以及經由數據線8耦接到次級感測放大器9。
用于存取存儲塊2的一個存儲單元的存取時間由激活地址位線3和檢測所選擇位線的存儲電容器的負載并將檢測到的信息發送到相關的選擇器開關10的時間來確定。
通常，存儲器件1的存儲塊2被類似地設計，以便對存儲塊2的每個存儲單元的存取時間相等。
所有存儲單元的存取時間受到設計限制的約束，尤其受到取決于相應驅動器的驅動能力的位線和字線的信號延遲、位線和字線的長度、以及由于存儲電容器的容量導致的感測放大器的檢測速度的約束。縮短存儲單元的存取時間將增加對芯片面積的需要，其又將降低制造產量并增加這種存儲器件的價格。因此，常規存儲器件在芯片尺寸和存取時間之間提供了一個折衷的方式。
根據本發明的一個實施例，存儲器件的存儲塊可分成對隨機存取其中的數據具有不同存取時間的兩個不同組的存儲塊。第一組存儲塊可設計成常規存儲器件，第二組存儲塊適于提供用于存取數據的更短的存取時間，即在更短的時間內將數據讀出或寫入存儲塊。
在圖2所示的存儲器件11中，描述了具有不同存取時間的兩個不同組的存儲塊的一個實例。在圖2中，以及在其后的圖中，具有相同或相似功能的塊或元件用相同的參考數字來指示。如圖1所描述的那些具有相同或相似功能的塊或元件也用相同的參考數字來指示。
在圖2中，第一組存儲塊用數字12來指示(在此也稱為第一存儲塊12)，以及第二組存儲塊用數字13來指示(在此也稱為第二存儲塊13)。每組存儲塊12、13可包括一個或多個存儲塊。第一組存儲塊12與如圖1所示的現有技術DRAM存儲器件1的存儲塊2基本相同。第一組存儲塊12的存儲單元可在由如上所述的設計參數所限定的第一存取時間內來存取。第二組存儲塊13的存儲塊用不同的設計參數來設計。在圖2所示的實施例中，第二組存儲塊13中的位線24的長度減小，因此總的位線容量降低。因此，位線24上的信號可在更短的時間內轉換，由此降低了第二組存儲塊13的存儲單元的存取時間。為了保持總的存儲容量(存儲空間)，代替第一組存儲塊12的一個存儲塊，提供兩個第二存儲塊13，每一個具有第一存儲塊12的一半容量。于是，每一個第二存儲塊13包括例如與第一存儲塊12的位線4相比具有減小了一半的長度的位線24。
在圖3中，本發明的另一個實施例被描述為存儲器件30。為了增加第二存儲塊13的存儲單元的存取時間，可利用所謂的雙單元概念(twin-cell-concept)。該雙單元概念提供同時激活一個以上的字線(例如字線對33)，以便可存取一個以上的存儲單元中所存儲的信息。接著通過施加用于激活字線的單個行地址，而使兩個存儲單元的信息轉儲到相同位線(或相同位線對的位線)上。因此，讀循環被加強，其加速了感測放大器的速度并因此降低了陣列存取時間。
在圖4中，本發明的另一個實施例被示為存儲器件40。由于字線具有相當大的長度，因此具有到字線驅動器15最大距離的存儲單元將以相當大的延遲被激活。通過提供具有提高的驅動能力的字線驅動器15、并通過在字線3的兩側上施加字線驅動器(被同時激活)，該延遲可降低，由此改善了存取時間。
在圖5中，本發明的第四實施例被示為存儲器件50。如同前面的實施例，第一組第一存儲塊12按照慣例來設計，第二存儲塊13提供具有更短的陣列存取時間的存儲塊。在圖5所示的實施例中，感測放大器單元7和次級感測放大器9之間的信令延遲被尋址。為了加速感測放大器單元7和次級感測放大器9之間的數據傳輸，提供了第一組第一存儲塊12和第二存儲塊13之間的不同的數據線(即分別為數據線8和第二數據線16)。另外，第二存儲塊13可相對靠近于次級感測放大器9、或比第一組(即最近的組)第一存儲塊12更近地物理地設置。取決于施加到存儲塊的行地址，使用第一數據線8或第二數據線16，其可通過借助于多路復用器(其可與次級感測放大器9結合或并入次級感測放大器9中)通過多路傳輸兩個數據線來選擇。隨著由于較短的長度引起的第二數據線16的電容負載的顯著降低，可獲得更短的陣列存取時間。
可組合圖2～5所描述的實施例的概念來進一步改善存取時間。例如，可利用雙單元概念、縮短的位線、提高的字線驅動器的驅動器能力、以及對第一存儲塊和第二存儲塊使用分開的數據線的任何組合來改善存取時間。所描述的實施例的任何其它組合也是可以的。
為了優化使用根據本發明的實施例的存儲器件，可提供具有用于操作存儲器件的特定功能性的存儲控制器。
在圖6中，描述了根據本發明該方面的存儲控制器。存儲控制器60提供控制單元20、映射單元21、命令和地址和數據端口22以及存儲器端口23。存儲控制器60可實現為存儲器件的一部分(例如作為存儲控制單元6)，或與存儲器件分開。存儲器端口23提供與存儲器件的連接。命令地址數據端口22提供與例如微處理器、CPU等的操作單元的連接。控制單元20接收來自命令地址和數據端口22的命令地址和數據信號，并將經由存儲器端口23接收到的數據信號發送到命令地址和數據端口22。命令地址和數據信號由控制單元20分類，并提供到存儲器端口23，信號通過其傳輸到存儲器件。命令地址和數據信號的分類可根據已知方案在控制單元20中進行，因此這不再更詳細地描述。控制單元20可被配置以檢測關于哪種數據與其它數據相比必須在更短的存取時間內存取的指示，并能夠將所提供的將要經由存儲器端口23傳輸的數據以第一類型數據和第二類型數據的形式分配給存儲器件。
第一類型數據具有常規的存取時間，而第二類型數據是以縮短的存取時間存取的。確定哪種數據必須比其它數據更快地存取，可借助不同的方法來實現。特別地，由于常規存儲塊上的隨機存取是耗時的，因此通常隨機存取的數據可存儲在第二存儲塊中，和/或從第二存儲塊中取回。這種隨機存取的數據的一個實例是來自例如微處理器、CPU等的操作單元的指令數據。指令數據通常被認為是軟件代碼。一種通常不隨機存取的數據是所謂的成批數據，例如視頻數據、音頻數據等。這種數據可以以塊的方式(分段(burst))來存取，并因此存儲在第一存儲塊中。其它類型的分配數據給第一和第二存儲塊也是可以的。為了將數據引導到第一和第二組存儲塊，可提供映射單元21，其連接到控制單元20。映射單元21將經由命令地址和數據端口提供的實際地址從外部映射到連接到存儲控制器的存儲器件中的物理地址。每當控制單元20檢測到數據將要存儲在第二組第二存儲塊中時，映射單元21就受到指示來執行分配物理地址給相應數據的實際地址。如果相應實際地址上的數據被刪除或取消，那么映射單元21就刪除相應的分配。如果在第二組存儲塊中執行分配實際地址給物理地址，那么尋址第一存儲塊的尋址次序重新排列，以便當將數據引導到第二存儲塊時不損失存儲空間。
雖然前述是針對本發明的實施例的，但是在不脫離本發明的基本范圍的情況下可設計本發明的其它和另外的實施例，并且本發明的范圍由以下的權利要求來限定。
權利要求
1.一種集成存儲器件，包括包括存儲單元的多個存儲塊，其中存儲單元排列成位線和字線的矩陣，其中多個存儲塊包括第一組存儲塊，其中其存儲單元具有第一隨機存取時間；以及第二組存儲塊，其中其存儲單元具有第二隨機存取時間，并且其中第二隨機存取時間比第一隨機存取時間短。
2.如權利要求1的存儲器件，其中第一組存儲塊包括設置在第一位線上的存儲單元，其中第二組存儲塊包括設置在第二位線上的存儲單元，其中第二位線具有比第一位線更小的位線容量。
3.如權利要求2的存儲器件，其中第二位線在長度上比第一位線短。
4.如權利要求1的存儲器件，其中第一組存儲塊包括設置在第一位線和第一字線上的存儲單元，其中第二組存儲塊包括設置在第二位線和第二字線上的存儲單元。
5.如權利要求4的存儲器件，進一步包括用于接收地址的地址輸入端口；和地址解碼器，其被配置為根據地址輸入端口上所提供的地址來選擇性地激活其中一個字線。
6.如權利要求5的存儲器件，其中每個第二字線包括字線對。
7.如權利要求6的存儲器件，其中第二位線在長度上比第一位線短。
8.如權利要求6的存儲器件，進一步包括連接到第一位線的第一感測放大器單元；和連接到第二位線的第二感測放大器單元，其中與第一感測放大器單元的信號驅動能力相比，第二感測放大器單元的信號驅動能力提高了。
9.如權利要求5的存儲器件，進一步包括連接到第一位線的第一感測放大器單元；和連接到第二位線的第二感測放大器單元，其中與第一感測放大器單元的信號驅動能力相比，第二感測放大器單元的信號驅動能力提高了。
10.如權利要求9的存儲器件，其中第二位線在長度上比第一位線短。
11.如權利要求5的存儲器件，進一步包括一個或多個字線驅動器，其分別設置在每個第二字線的一個或多個端上。
12.如權利要求11的存儲器件，其中第二位線在長度上比第一位線短。
13.如權利要求12的存儲器件，進一步包括連接到第一位線的第一感測放大器單元；和連接到第二位線的第二感測放大器單元，其中與第一感測放大器單元的信號驅動能力相比，第二感測放大器單元的信號驅動能力提高了。
14.如權利要求1的存儲器件，其中第一組存儲塊包括設置在第一位線上的存儲單元，其中第二組存儲塊包括設置在第二位線上的存儲單元，其中第一位線耦接到第一感測放大器，以及第二位線耦接到第二感測放大器，其中第一感測放大器借助于第一數據線經由第一列解碼器耦接到次級感測放大器，其中第二感測放大器借助于第二數據線經由第二列解碼器耦接到次級感測放大器，并且其中與第一組存儲塊相比，次級感測放大器在物理上設置得更靠近第二組存儲塊。
15.如權利要求14的存儲器件，其中與第一感測放大器單元的驅動能力相比，第二感測放大器單元的驅動能力提高了。
16.如權利要求15的存儲器件，其中第二位線在長度上比第一位線短。
17.一種用于控制對存儲器件進行存取的存儲控制器，包括控制單元，被配置以存取存儲器件的物理地址，其中將數據存儲到存儲器件的物理地址，或從存儲器件的物理地址取回數據；和映射單元，在存儲器件中被配置以將與數據有關的實際地址映射到數據的物理地址，其中將第一類型數據寫入到位于第一存儲塊中的存儲器件的第一物理地址范圍并從中讀出，以及將第二類型數據寫入到位于第二存儲塊中的存儲器件的第二物理地址范圍并從中讀出，其中第二類型數據是比第一類型數據存取更快的數據。
18.如權利要求17的存儲控制器，其中第二類型數據包括隨機存取數據，以及第一類型數據包括以按塊的方式存取的數據。
19.如權利要求18的存儲控制器，其中第二類型數據包括指令數據，以及第一類型數據包括成批數據。
20.一種用于控制對存儲器件進行存取的方法，包括將數據的實際地址映射到數據的物理地址，以便將第一類型數據寫入到存儲器件的第一物理地址范圍并從中讀出，以及將第二類型數據寫入到存儲器件的第二物理地址范圍并從中讀出，其中與第一類型數據相比，第二類型數據是在更短的時間內存取的數據，以及其中執行對存儲器件的物理地址的存取，以便可存取由實際地址所指示的數據。
全文摘要
本發明的一個實施例提供了一種集成存儲器件，包括多個包括存儲單元的存儲塊，其中存儲單元排列成位線和字線的矩陣，其中該多個存儲塊包括第一組存儲塊，其存儲單元具有第一隨機存取時間，以及第二組存儲塊，其存儲單元具有第二隨機存取時間，其中第二隨機存取時間比第一隨機存取時間小。
文檔編號G11C7/00GK1819056SQ20051012945
公開日2006年8月16日 申請日期2005年12月8日 優先權日2004年12月8日
發明者P·佩希米勒 申請人:因芬尼昂技術股份公司