具有顯示存儲電路的顯示控制器的制作方法

專利名稱：具有顯示存儲電路的顯示控制器的制作方法
技術領域：
本發明涉及具有顯示存儲電路的顯示控制器，尤其涉及具有使用了多端口存儲器的顯示存儲電路的顯示控制器。
背景技術：
常規的顯示存儲電路廣泛地用于顯示控制器或顯示系統，以便控制顯示設備來顯示圖像。例如，在諸如液晶顯示設備的矩陣型顯示設備的情況下，顯示控制器的電路被集成并安裝在顯示設備的顯示面板的鄰近。顯示控制器直接驅動平行于顯示面板的垂直方向排列的H個數據線。
圖1所示框圖顯示了常規的顯示控制器和該顯示控制器的外圍電路。顯示控制器106包括顯示存儲器161、鎖存電路162、數據線驅動電路163、存儲器控制電路164和定時控制電路165。在此，繪圖單元(drawing unit)107執行繪圖過程(drawing process)，并且分級電壓產生電路108產生分級電壓V0至V9。還有，柵極線(gate line)驅動電路109根據顯示幀的掃描，選擇并驅動平行于顯示面板的水平方向排列的V個柵極線。顯示部分具有H像素×V像素×8位的尺寸。
顯示存儲器161是具有外部端口和僅用于讀操作的讀端口的2端口存儲器，并且被配置為顯示控制器中的顯示存儲電路。繪圖單元107通過該外部端口來訪問顯示存儲器161。顯示存儲器161接收從繪圖單元107傳來的一幀的H像素×V像素×8位的RGB顯示數據，并將這些數據存儲在其中。然后，顯示存儲器161響應顯示幀的掃描來順序地選擇讀字線或水平線，并且以H像素×8位為單位，從讀端口輸出RGB顯示數據到鎖存電路162。
圖2為日本待審公開專利申請(JP-A-Heisei 8-161890)中所示的該常規多端口存儲器的存儲單元的最簡單例子的電路圖。該多端口存儲器的存儲單元與寫位線和讀位線相連，并且通過寫字線和讀字線來選擇。通過讀端口和作為外部端口的寫端口來異步地訪問該存儲單元。
鎖存電路162與顯示時鐘同步地鎖存已經從顯示存儲器161的讀端口讀出的H像素×8位的RGB顯示數據，然后將鎖存的數據輸出給數據線驅動電路163。
分級電壓產生電路108產生64個以分級電壓V0至V9表示的分級電壓。數據線驅動電路163通過根據從鎖存電路162輸出的H像素×8位的RGB顯示數據為一個像素選擇64個分級電壓之一，來將RGB顯示數據轉換為模擬信號。然后，數據線驅動電路163并行地驅動顯示部分中的H個數據線。V個柵極線由柵極線驅動電路109來順序地驅動。
存儲器控制電路164輸入來自繪圖單元107的、包括地址信號的存儲器控制信號，以便控制由繪圖單元107執行的寫入顯示存儲器161的操作。同樣，存儲器控制電路164輸入來自定時控制電路165的顯示幀同步信號和顯示時鐘信號，以控制讀顯示存儲器161的操作。
定時控制電路165輸入來自繪圖單元107的定時控制信號，并產生要輸出到鎖存電路162、存儲器控制電路164和柵極線驅動電路109的顯示幀同步信號和顯示時鐘信號。因而，定時控制電路165執行顯示幀的掃描的定時控制。
當顯示圖像不是動態地變化，如同靜止圖像一樣，則該常規顯示控制器106停止從外部單元傳送圖像數據，并根據已經存儲在顯示存儲器161中的RGB顯示數據來驅動顯示部分。相反，當顯示圖像是視頻圖像，則只有顯示圖像的變化部分的RGB顯示數據被傳送。因而，實現了功耗的降低。
接下來，圖3所示框圖顯示了在日本待審公開專利申請(JP-P2000-250733A)中所示的常規顯示系統。該常規顯示系統包括繪圖存儲器181、顯示存儲器182、傳輸控制部分183、定時控制部分184、顯示控制電路185以及中央處理器(CPU)186。在此，顯示存儲器182和顯示控制電路185的功能相當于圖1所示的顯示控制器106的功能。繪圖存儲器181和顯示存儲器182被用作該顯示系統中的顯示存儲電路。
繪圖存儲器181是CPU 186存儲圖像數據的工作存儲器。顯示存儲器182將用于CPU 186的圖像數據存儲為顯示數據，如同圖1中所示的顯示存儲器161。
傳輸控制部分183響應傳輸開始信號b，來開始控制圖像數據從繪圖存儲器181到顯示存儲器182的傳輸，并輸出傳輸結束信號給定時控制部分184。定時控制部分184響應來自CPU 186的傳輸開始信號a以及該傳輸開始信號變為有效之后的非顯示周期開始信號，來輸出傳輸開始信號b給傳輸控制部分183。然后，定時控制部分184輸出傳輸執行信號給CPU 186，直到傳輸結束信號被輸入。
顯示控制電路185以恒定周期從顯示存儲器182中讀出RGB顯示數據，以便將該數據傳送給顯示部分，并輸出非顯示周期開始信號給定時控制部分184。CPU 186執行繪圖處理。在寫入繪圖存儲器181的操作之后，CPU 186輸出傳輸開始信號a給定時控制部分184。
在該顯示系統中，顯示控制電路以恒定周期從顯示存儲器182中讀出顯示數據，并對讀出的顯示數據執行數模(D/A)轉換，以便將該數據傳送給顯示部分。一幀的顯示數據被傳送到顯示部分的周期是顯示周期。非顯示周期通常比顯示周期短得多。當CPU 186改變顯示數據時，CPU 186將新的繪圖數據寫入繪圖存儲器181中。在該初始狀態下，因為此時傳輸控制部分183不操作，因此CPU 186和顯示控制電路185可以異步地分別訪問繪圖存儲器181和顯示存儲器182。在將繪圖數據寫入繪圖存儲器181的操作之后，CPU 186輸出傳輸開始信號a給定時控制部分184。在確認傳輸執行信號無效之后，CPU186將下一個繪圖數據寫入繪圖存儲器181中，以便將存儲的數據更新為該下一個繪圖數據。
接下來，當CPU 186輸出傳輸開始信號a給定時控制部分184時，定時控制部分184響應非顯示周期開始信號，將傳輸執行信號輸出給CPU 186，并將傳輸開始信號b輸出給傳輸控制部分183。傳輸控制部分183響應傳輸開始信號b，將繪圖數據從繪圖存儲器181傳送到顯示存儲器182。該周期是非顯示周期，其中CPU 186和顯示控制電路185沒有訪問繪圖存儲器181和顯示存儲器182。結果，能夠正常地執行以上傳輸。當傳輸完成時，傳輸控制部分183輸出傳輸結束信號給定時控制部分184，并且定時控制部分184使傳輸執行信號變為無效。在下一個顯示周期中，顯示存儲器182的更新顯示數據被顯示控制電路185讀出，并被輸出到顯示部分。因此，在更新操作中的顯示數據永遠不被顯示，并且以幀為單位的更新顯示數據被顯示。因而，顯示屏幕永不陷入混亂。
這樣，近些年來，在便攜式設備的顯示控制器中，基于用戶的需求，諸如視頻圖像重現的高精度顯示和多功能正在進展中。有可能通過增大顯示存儲器的容量來實現高精度顯示。同樣，有可能通過將繪圖電路或CPU和繪圖存儲器添加到顯示控制器上，以及通過在非顯示周期中將數據從繪圖存儲器傳送到顯示存儲器，如同圖3所示的顯示系統，來實現多功能。
然而，在該情況下，顯示存儲器需要用來存儲至少一幀RGB顯示數據的存儲容量，以便降低數據傳輸期間的功耗。同樣，繪圖存儲器也需要用來存儲一幀繪圖數據的存儲容量。因此，顯示存儲電路的存儲容量變大了，導致了顯示控制器的電路規模的增大。
而且，從繪圖存儲器到顯示存儲器的數據傳輸量增加了，并且功耗增大了。特別是，因為是以幀為單位在顯示控制器和繪圖設備之間傳送數據，因此數據傳輸量增加了，導致了功耗的增大。結果，便攜式設備的電池持續時間變短了。
而且，在圖3所示的包括繪圖存儲器和顯示存儲器的顯示系統中，還造成了諸如電路規模增大和功耗增大的類似問題。

發明內容
因此，本發明的目的是提供一種具有顯示存儲電路的顯示控制器，其中電路規模的增大和功耗的增大被抑制，而與高精度顯示和多功能的實現無關。
在本發明的一個方面，顯示存儲電路包括包括繪圖存儲器和動態顯示存儲器。該繪圖存儲器存儲數據，并且在第三定時處至少一部分數據可能被改寫為新的數據，該第三定時是第一和第二定時之間的任選定時。該動態顯示存儲器與繪圖存儲器相連，該動態顯示存儲器響應第一定時來鎖存數據，并在第一定時和第二定時之間繼續保存數據。當在繪圖存儲器中一部分被改寫時，在該改寫部分中繪圖存儲器部分地與動態顯示存儲器斷開。
在此，繪圖存儲器可以包括以矩陣形式排列的多個第一存儲單元，動態顯示存儲器可以包括以矩陣形式排列的多個第二存儲單元以及被供給該多個第二存儲單元的每一個的傳輸晶體管。多個傳輸晶體管在第一定時被接通，以便分別連接多個第一存儲單元和多個第二存儲單元。當在第三定時一部分數據被改寫時，與該改寫部分相對應的多個傳輸晶體管在第三定時被斷開。
同樣，動態顯示存儲器可以進一步包括傳輸字線，該傳輸字線與多個第二存儲單元的每一行中的多個傳輸晶體管的柵極相連。顯示存儲電路可以進一步包括傳輸字控制電路，該傳輸字控制電路響應第一定時，將處于有效狀態的傳輸信號輸出到所有的傳輸字線上，以致多個傳輸晶體管被接通。
在該情況下，可以以多個第一存儲單元的行為單位來執行改寫。傳輸字控制電路響應第三定時，將與改寫部分相對應的傳輸信號設置為無效狀態，以致響應處于無效狀態的該傳輸信號，多個傳輸晶體管的每一個都被斷開。
同樣，傳輸字控制電路可以包括供給多個傳輸字線的每一個的觸發器電路。該觸發器電路響應第一定時，將傳輸字線上的傳輸信號設置為有效狀態，并且響應第三定時，將傳輸字線上的傳輸信號設置為無效狀態。
同樣，多個第二存儲單元的每一個都可以包括傳輸晶體管；存儲電容器，該存儲電容器與傳輸晶體管相連，以接收并保存數據的相應一位；驅動晶體管，該驅動晶體管根據存儲電容器中存儲的位被驅動；以及讀晶體管，該讀晶體管與驅動晶體管和讀位線相連，以便將存儲電容器中存儲的位傳送給讀位線，以致保存的數據被顯示在顯示部分上。
在該情況下，多個第二存儲單元的每一個可以進一步包括緩沖器，該緩沖器連接在傳輸晶體管和多個第一存儲單元的相應之一之間。在該情況下，最好是，緩沖器是反相器。
同樣，第一定時和第二定時的每一個都可以是顯示幀的開始定時。
在本發明的另一方面，顯示控制器包括上述顯示存儲電路的任何之一；以及繪圖電路，該繪圖電路從外部單元接收新的數據，并將該新數據寫入繪圖存儲器中。


圖1所示為第一常規顯示控制器和該顯示控制器的外圍電路的框圖；圖2所示為第一常規顯示控制器中的存儲單元的電路圖；圖3所示為第二常規顯示系統的框圖；圖4所示為根據本發明的實施例的顯示存儲電路的結構的框圖；圖5所示為圖4中所示的單元陣列中的存儲單元單位(memorycell unit)的電路圖；圖6所示為圖4中所示的顯示存儲電路的傳輸字控制電路的框圖；圖7A至7F所示為圖4中所示的單元陣列的存儲單元單位和傳輸字控制電路的操作的時序圖；以及圖8所示為本發明的顯示控制器的結構的框圖，上述的顯示存儲電路被應用于該顯示控制器。
具體實施例方式
以下，將參考附圖來描述本發明的具有顯示存儲電路的顯示控制器。
圖4所示框圖顯示了根據本發明實施例的顯示存儲電路的結構。該實施例中的顯示存儲電路1包括存儲單元陣列10、繪圖存儲器讀/寫電路11、顯示存儲器讀電路12和字控制電路13。
在單元陣列10中，多個存儲單元單位(memory cell unit)以矩形設置。每個存儲單元單位都包括存儲單元101，其用于繪圖存儲器；存儲單元102，其用于動態顯示存儲器；以及緩沖器103(反相器)，其用于緩沖來自存儲單元101的數據，以及輸出該數據給存儲單元102。存儲單元101、存儲單元102和緩沖器103彼此相鄰地設置。應該注意，在圖4中只顯示了一個存儲單元單位。存儲單元101被連接到字線和一對位線，存儲單元102被連接到傳輸字線、讀字線和讀位線。響應行地址，數據通過一行存儲單元單位中的緩沖器103、從存儲單元101被并行地傳送到存儲單元102。
繪圖存儲器讀/寫電路11具有與系統總線相連的讀/寫端口。讀/寫電路11響應包括地址信號的存儲器控制信號，對與單元陣列10中的存儲單元101的列相連的位線對執行預充電控制。同樣，在繪圖存儲器的數據讀模式下，讀/寫電路11檢測并選擇單元陣列10中的每對位線上的讀數據信號，并驅動讀/寫端口，來從/讀寫端口輸出讀數據信號。同樣，在繪圖存儲器的數據寫模式下，讀/寫電路11選擇并驅動每對位線，并驅動讀/寫端口，來通過讀/寫端口將寫數據信號寫入存儲單元101中。
顯示存儲器讀電路12具有專用于讀操作的讀端口。在動態顯示存儲器的數據讀模式下，讀電路12檢測并選擇單元陣列10中的每一讀位線上的讀數據信號，并且驅動讀端口輸出讀數據信號。
字控制電路13包括字地址解碼器131、傳輸字控制電路132和讀字選擇電路133。字地址解碼器131對存儲器控制信號中所包含的用于繪圖存儲器的地址信號進行解碼，并根據解碼的結果來選擇字線之一，并在選取的字線上輸出字選擇信號。傳輸字控制電路132響應存儲器控制信號中所包含的進入繪圖存儲器中的寫控制信號、以及顯示幀同步信號，來為顯示存儲器選擇至少一個傳輸字線，并在選取的傳輸字線上輸出傳輸信號。傳輸字控制電路132響應用于繪圖存儲器的寫控制信號而變得無效，并且響應顯示幀同步信號而變得有效。讀字選擇電路133根據在存儲器控制信號中所包含的、與顯示幀的掃描相對應的地址信號，或者同步信號，來執行地址解碼操作或掃描移位操作，為動態顯示存儲器中的存儲單元102選擇讀字線之一，并在選取的讀字線上輸出讀信號。
如上所述，圖4所示的顯示存儲電路包括繪圖存儲器和動態顯示存儲器。繪圖存儲器由單元陣列10中的存儲單元101、繪圖存儲器讀/寫電路11以及字控制電路13的地址解碼器131組成。繪圖存儲器從外部單元來訪問，并且存儲繪圖數據。此外，動態顯示存儲器由單元陣列10中的存儲單元102和緩沖器103、顯示存儲器讀電路12以及字控制電路13的傳輸字控制電路132和讀字選擇電路133組成。響應寫入繪圖存儲器的操作，繪圖存儲器的存儲單元101存儲繪圖數據，并且存儲的全部繪圖數據都可以從存儲單元101中被并行地讀出。響應在每一傳輸字線上的傳輸信號，動態顯示存儲器接收并保存繪圖存儲器通過緩沖器103輸出的繪圖數據。因而，動態顯示存儲器能夠在寫入繪圖存儲器的操作之前，保存繪圖數據。響應讀字線上的讀信號，動態顯示存儲器與顯示幀同步地將保存的數據輸出到讀位線上，作為顯示數據。
圖5所示電路圖顯示了圖4中所示的單元陣列10中的一個存儲單元單位。該存儲單元單位包括用于繪圖存儲器的存儲單元101、用于動態顯示存儲器的存儲單元102以及緩沖器103。
在本發明的實施例中，存儲單元101是由鎖存電路和兩個金屬氧化物半導體(MOS)晶體管組成的靜態隨機存取存儲器(RAM)單元。存儲單元101與一對互補位線和字線相連，并且從繪圖存儲器讀/寫電路11來訪問。應該注意，因為存儲電路101的結構是眾所周知的，因此省略對其說明。
在本發明的實施例中，存儲單元102由動態RAM單元組成，并且包括用于存儲數據位的存儲電容器1021、傳輸晶體管1022、驅動晶體管1023和讀晶體管1024。傳輸晶體管1022被安排在存儲電容器1021和緩沖器103之間，并具有與傳輸字線相連的柵極。驅動晶體管1023具有與存儲電容器1021相連的柵極，以及與地相連的源極。讀晶體管1024被安排在驅動晶體管1023的漏極和讀位線之間，并具有與讀字線相連的柵極。
在本發明的實施例中，緩沖器103由反相器組成，并且被設置在存儲單元101和存儲單元102之間。緩沖器103對用于繪圖存儲器的存儲單元101中的存儲數據進行緩沖，以便輸出到用于動態顯示存儲器的存儲單元102。緩沖器103可以包括在存儲單元101或存儲單元102中。
圖6所示框圖顯示了圖4中所示的顯示存儲電路的傳輸字控制電路132的例子。在本發明的實施例中，傳輸字控制電路132都包括針對每個字地址的觸發器。該觸發器驅動動態顯示存儲器的傳輸字線的相應之一。如上所述，字地址解碼器131對字地址解碼，根據解碼結果選擇字線之一，并在選取的字線上輸出字地址信號。響應字線上來自字地址解碼器131的字選擇信號和存儲器控制信號中所包含的進入繪圖存儲器中的寫控制信號之間的邏輯乘積，每個觸發器被復位，并且響應在存儲器控制信號中包含的顯示幀同步信號或者復位信號，每個觸發器被設置。復位信號是一般的復位信號，并且不涉及本發明。
圖7A至7F所示為，圖4至圖6中所示的單元陣列10的存儲單元單位和傳輸字控制電路132的操作的例子的時序圖。假定繪圖存儲器的存儲單元101存儲數據A，如圖7D所示。
首先，在定時T1，存儲器控制信號中的顯示幀同步信號被設置為有效電平，如圖7A所示。同步信號指示顯示幀的開始定時。結果，所有傳輸字線的傳輸信號都被設置為有效電平，并且在傳輸字線上被輸出，如圖7E所示。因此，繪圖存儲器的所有存儲單元101中存儲的數據A都通過緩沖器103和傳輸晶體管1022被傳送給動態顯示存儲器的存儲單元102，并且被存儲在動態顯示器的存儲單元102中，如圖7F所示。響應顯示幀的線的掃描，讀信號被順序地輸出到讀字線。結果，該掃描線的每個存儲單元102中的讀晶體管1024都被接通，并且數據A被讀出到讀位線上。因而，數據A被顯示在顯示部分上。應該注意，此時繪圖存儲器的位線對被預充電。
接下來，將描述在定時T2處的操作。定時T2是顯示幀的同步信號之間的任選定時。在此，在定時T2，假定進入繪圖存儲器中的寫控制信號被設置為有效電平，如圖7B所示，并且數據B被輸出到位線對上，如圖7C所示，以致數據B被寫入某一行存儲單元101中。在該情況下，通過繪圖存儲器讀/寫電路11，將繪圖存儲器的存儲單元101的位線對設置為與數據B相對應的電平。同樣，字地址解碼器131對字地址解碼，根據解碼結果選擇與以上的行相對應的一個字線，并將字選擇信號輸出到選取的字線上。因而，可以將數據B寫入該行的存儲單元101中。結果，除與該字地址相對應的存儲單元101以外的繪圖存儲器的存儲單元101存儲數據A，并且與該字地址相對應的存儲單元101存儲數據B。
在該情況下，在與選取的字線相對應的觸發器中，響應圖7B所示的寫控制信號和該選取字線上的字選擇信號的邏輯乘積，該觸發器被復位。結果，與該選取字線相對應的傳輸字線上的傳輸信號被設置為無效電平，如圖7E所示。因此，所有存儲單元102都繼續保存數據A，如圖7F所示。因此，數據A能夠被顯示在顯示部分上，同時數據B被寫入繪圖存儲器的一部分存儲單元101中。同樣，在數據顯示期間，可以改寫或更新存儲單元101。
接下來，在定時T3，當顯示幀同步信號再次被設置為有效電平時，如圖7A所示，所有傳輸字線上的傳輸信號都被設置為有效電平，如圖7E所示，并且繪圖存儲器的存儲單元101輸出數據B，且動態顯示存儲器的存儲單元102通過緩沖器103接收并存儲數據B，如圖7F所示。存儲單元102中存儲的數據B通過驅動晶體管1023、讀晶體管1024和讀位線被傳送給顯示部分，從而使數據B顯示在顯示部分上。因而，在同步信號T1和T3之間、將數據B寫入繪圖存儲器的存儲單元101中的操作被反映在顯示部分上。這樣，不是響應繪圖存儲器的寫控制信號，而是響應顯示幀同步信號，來改變動態顯示存儲器的存儲單元102中存儲的數據。與顯示幀的掃描同步，響應讀字線上的讀信號，該存儲的數據被讀出，并被動態顯示存儲器讀電路12檢測到，并且從讀端口被輸出作為顯示數據，如同常規技術中的一樣。因此，有可能符合視頻圖像顯示。如圖7A至7F本發明的實施例中的顯示存儲電路中，動態顯示存儲器的存儲單元繼續將數據保存一段時間，即從進入繪圖存儲器中的寫控制信號到顯示幀同步信號的一段時間。保存周期的最長時間是顯示幀的周期，它比一般使用的動態RAM單元的保存周期短。結果，刷新操作對于動態顯示存儲器是不必要的。
同樣，從所有存儲單元101并行地讀出數據。可以集體地或以行為單位，將數據存儲在存儲單元102中。
而且，即使繪圖存儲器規模增大了以用于多功能，也可以使用動態顯示存儲器，在該動態顯示存儲器中對于刷新操作不必要的動態RAM單元以矩陣形式排列。進一步，對從繪圖存儲器到動態顯示存儲器的數據傳輸的控制是容易的，并且通過最小電路規模來實現該控制。因而，可以抑制顯示存儲電路的芯片面積的增大。
同樣，在視頻圖像顯示的情況下，在動態顯示存儲器中，只有與進入繪圖存儲器中的寫字地址相對應的傳輸字線被設置為無效電平。其它的傳輸字線不變，并保持有效電平。因此，足以在與寫字地址相對應的繪圖存儲器一部分中，執行繪圖存儲器與動態顯示存儲器之間的數據傳輸。因此，可以以低功耗來執行視頻圖像的顯示。
進一步，在靜止圖像顯示的情況下，因為到繪圖存儲器的寫操作沒有被執行，因此動態顯示存儲器的所有傳輸字線都不變，而是都保持為有效電平。動態顯示存儲器的每個存儲單元102僅輸出從繪圖存儲器的存儲單元101傳來的數據。因而，不需要刷新操作，并且以最低的功耗來執行靜止圖像的顯示。
另外，與圖3所示的常規顯示系統不同，在本發明的顯示存儲電路中，不必在顯示幀周期內為繪圖存儲器和動態顯示存儲器之間的傳輸數據設置非顯示周期。同樣，不需要計算電路或CPU的傳輸控制過程。因而，可以高速地執行處理，并且在恒定處理速度下可以以低功耗執行處理。
應該注意，假設繪圖存儲器的存儲單元由靜態RAM單元組成，來描述了實施例中的顯示存儲電路。然而，顯示存儲電路不限于該結構。顯示存儲電路可以由動態繪圖存儲器和動態顯示存儲器組成，在該動態繪圖存儲器中動態RAM單元以陣列形式排列。在該情況下，數據并行地從動態繪圖存儲器的所有存儲單元被傳送。動態顯示存儲器與刷新操作或訪問動態繪圖存儲器同步，來保存傳輸數據。然后，動態顯示存儲器響應讀字線上的讀信號，與顯示幀的掃描同步，從讀端口輸出保存的數據作為顯示數據。結果，能夠符合動態RAM單元的破壞性讀出，并且進一步減小單元陣列的芯片面積。
而且，在本實施例的顯示存儲電路中，繪圖存儲器具有讀/寫(R/W)端口。然而，繪圖存儲器不限于讀/寫端口，繪圖存儲器可以具有專門供寫之用的寫端口。
圖8所示框圖顯示了本發明的顯示控制器的結構，上述的顯示存儲電路被應用于該顯示控制器上。參考圖8，本實施例中的顯示控制器6相當于圖1所示的常規顯示控制器106。實施例中的顯示控制器6包括圖4中所示的顯示存儲電路1、鎖存電路62、數據線驅動電路63、存儲器控制電路64、定時控制電路65以及繪圖電路66。與圖1所示的常規顯示控制器106相比，鎖存電路62、數據線驅動電路63和定時控制電路65具有與常規顯示控制器106中的那些部件相同的功能。在實施例中，增加了用于顯示存儲電路1的繪圖存儲器和繪圖電路66，并且在實施例中用顯示存儲電路1的動態顯示存儲器代替了常規顯示控制器106中的顯示存儲器161。存儲器控制電路64進一步包含控制顯示存儲電路1的繪圖存儲器的功能。
顯示存儲電路1的繪圖存儲器響應來自存儲器控制電路64的存儲器控制信號，存儲從繪圖電路66傳來的繪圖數據。繪圖數據從繪圖存儲器的所有存儲單元被并行地傳送。在寫入繪圖存儲器的操作之前，顯示存儲電路1的動態顯示存儲器繼續保存從繪圖存儲器傳來的繪圖數據。響應讀字線上的讀信號，與顯示幀的掃描同步，該保存的數據從讀端口被輸出作為顯示數據。
繪圖電路66執行針對與顯示面板的高精度和視頻圖像到來自繪圖單元7的繪圖數據的多功能重現伴隨的顯示部分所特有的處理，并存儲在顯示存儲電路1的繪圖存儲器中。
這樣，顯示控制器6和繪圖單元7可以執行分布式處理。因而，減輕了繪圖單元7中的幀處理的負荷。結果，進一步加速了以幀為單位處理大量數據的整個處理系統。
同樣，例如，當繪圖電路66能夠將圖像數據從矢量數據轉換為位圖數據時，有可能將矢量數據的圖像數據從繪圖單元7傳送給顯示控制器6。在該情況下，要傳送的數據量顯著地減少了，并且以低功耗和低EMI來執行繪圖單元7和顯示控制器6之間的數據傳輸。
如上所述，根據本發明的顯示存儲電路，不需要動態顯示存儲器的刷新操作。同樣，即使在需要增大繪圖存儲器的存儲容量的情況下，其中排列有不必刷新的動態RAM單元的動態RAM存儲器也可以被用作顯示存儲器。而且，對從繪圖存儲器到顯示存儲器的數據傳輸控制是容易的，并且通過最小的電路結構來實現。結果，可以抑制顯示存儲電路的芯片面積的增大。
權利要求
1.一種顯示存儲電路，包括繪圖存儲器，存儲數據，并且在該繪圖存儲器中、在第三定時處至少一部分所述數據可能被改寫為新的數據，所述第三定時是第一和第二定時之間的任選定時；以及動態顯示存儲器，與所述繪圖存儲器相連，響應所述第一定時鎖存所述數據，并在所述第一定時和所述第二定時之間繼續保存所述數據，其中當在所述繪圖存儲器中所述部分被改寫時，在所述改寫部分中所述繪圖存儲器部分地與所述動態顯示存儲器斷開。
2.根據權利要求1所述的顯示存儲電路，其特征在于，所述繪圖存儲器包括以矩陣形式排列的多個第一存儲單元，所述動態顯示存儲器包括多個第二存儲單元，其以矩陣形式排列；以及傳輸晶體管，其被供給所述多個第二存儲單元的每一個，所述多個傳輸晶體管在所述第一定時被接通，以便分別連接所述多個第一存儲單元和所述多個第二存儲單元，以及當在所述第三定時處所述數據的所述部分被改寫時，與該改寫部分相對應的所述多個傳輸晶體管在所述第三定時截止。
3.根據權利要求2所述的顯示存儲電路，其特征在于，所述動態顯示存儲器進一步包括傳輸字線，該傳輸字線與所述多個第二存儲單元的每一行中的所述多個傳輸晶體管的柵極相連，以及所述顯示存儲電路進一步包括傳輸字控制電路，該傳輸字控制電路響應所述第一定時，將處于有效狀態的傳輸信號輸出到所有的所述傳輸字線上，以致所述多個傳輸晶體管導通。
4.根據權利要求3所述的顯示存儲電路，其特征在于，以所述多個第一存儲單元的行為單位來執行改寫，以及所述傳輸字控制電路響應所述第三定時，將與改寫部分相對應的所述傳輸信號設置為無效狀態，以致響應處于無效狀態的所述傳輸信號，所述多個傳輸晶體管的每一個都截止。
5.根據權利要求4所述的顯示存儲電路，其特征在于，所述傳輸字控制電路包括供給所述多個傳輸字線的每一個的觸發器電路，以及所述觸發器電路響應所述第一定時，將所述傳輸字線上的所述傳輸信號設置為有效狀態，并且響應所述第三定時，將所述傳輸字線上的所述傳輸信號設置為無效狀態。
6.根據權利要求2所述的顯示存儲電路，其特征在于，所述多個第二存儲單元的每一個都包括所述傳輸晶體管；存儲電容器，該存儲電容器與所述傳輸晶體管相連，以接收并保存所述數據的相應一位；驅動晶體管，該驅動晶體管根據所述存儲電容器中存儲的位被驅動；以及讀晶體管，該讀晶體管與所述驅動晶體管和讀位線相連，以便將所述存儲電容器中存儲的位傳送給所述讀位線，以致所述保存的數據被顯示在所述顯示部分上。
7.根據權利要求6所述的顯示存儲電路，其特征在于，所述多個第二存儲單元的每一個進一步包括緩沖器，該緩沖器連接在所述傳輸晶體管和所述多個第一存儲單元的相應之一之間。
8.根據權利要求7所述的顯示存儲電路，其特征在于，所述緩沖器是反相器。
9.根據權利要求1至8任何之一所述的顯示存儲電路，其特征在于，所述第一定時和所述第二定時的每一個都是顯示幀的開始定時。
10.一種顯示控制器，包括根據權利要求1至8的任何之一的所述顯示存儲電路；以及繪圖電路，該繪圖電路從外部單元接收所述新的數據，并將所述新數據寫入所述繪圖存儲器中。
11.根據權利要求10所述的顯示控制器，其特征在于，所述第一定時和所述第二定時的每一個都是顯示幀的開始定時。
全文摘要
一種顯示存儲電路，包括繪圖存儲器和動態顯示存儲器。該繪圖存儲器存儲數據，并且在第三定時處至少一部分數據可能被改寫為新的數據，該第三定時是第一和第二定時之間的任選定時。該動態顯示存儲器與繪圖存儲器相連，該繪圖存儲器響應第一定時鎖存數據，并在第一定時和第二定時之間繼續保存數據。當在繪圖存儲器中一部分被改寫時，在該改寫部分中繪圖存儲器部分地與動態顯示存儲器斷開。
文檔編號G11C7/00GK1624740SQ200410100009
公開日2005年6月8日 申請日期2004年11月30日 優先權日2003年12月1日
發明者鹽田順洋, 能勢崇 申請人:恩益禧電子股份有限公司