專利名稱：存儲器設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲器設(shè)備，更具體而言，涉及進行刷新的存儲器設(shè)備。
背景技術(shù)：
因為DRAM(動態(tài)隨機訪問存儲器)使用由一個晶體管和一個電容器構(gòu)成的存儲器單元，所以為了存儲和保持數(shù)據(jù)，其需要進行周期性的刷新。一種類型的刷新是根據(jù)外部刷新命令而進行的，而另一種類型的刷新是這樣進行的，即存儲器設(shè)備在內(nèi)部自動進行自刷新。
在日本專利申請早期公開No.2001-118383中，描述了一種自動進行刷新而不需要外部刷新指令的DRAM。
發(fā)明內(nèi)容
本發(fā)明的一個目的是提供一種存儲器設(shè)備，其能夠在連續(xù)輸入寫命令時，在寫命令之間進行自刷新，而不使寫恢復(fù)時間很長。
根據(jù)本發(fā)明的一個方面，提供了一種存儲器設(shè)備，其具有在內(nèi)部產(chǎn)生刷新命令的刷新控制電路；刷新中斷控制電路，當(dāng)從外部輸入寫命令時，所述刷新中斷控制電路產(chǎn)生刷新中斷信號，以在預(yù)定期間內(nèi)接受刷新命令；命令譯碼器，當(dāng)從外部輸入寫命令時，在由刷新中斷信號引起的刷新命令接受期間結(jié)束之后，并且如果正在進行刷新操作則在等待所述刷新操作結(jié)束之后，所述命令譯碼器指示寫操作；和比較電路，當(dāng)在由刷新中斷信號引起的刷新命令接受期間中產(chǎn)生了刷新命令時，所述比較電路指示刷新操作。
圖1是示出了根據(jù)本發(fā)明實施例的半導(dǎo)體存儲器設(shè)備的構(gòu)造示例的框圖；圖2是示出了圖1中的半導(dǎo)體存儲器設(shè)備的一部分的詳細構(gòu)造示例的框圖；圖3是示出了圖2中的刷新中斷控制電路的構(gòu)造示例的電路圖；圖4A和4B是示出了在刷新命令和讀命令彼此競爭的情況下的操作的時序圖；圖5A和5B是示出了半導(dǎo)體存儲器設(shè)備在連續(xù)輸入寫命令的情況下的操作的時序圖；圖6是示出了還未經(jīng)過OD(輸出禁止)狀態(tài)的寫操作的時序圖；和圖7是示出了在OD狀態(tài)之后的寫操作的時序圖。
具體實施例方式
圖1是示出了根據(jù)本發(fā)明實施例的半導(dǎo)體存儲器設(shè)備的構(gòu)造示例的框圖。地址信號ADD被緩沖在輸入緩沖器101中，并被提供給鎖存電路111。芯片使能信號/CE是用于使半導(dǎo)體存儲器設(shè)備(半導(dǎo)體芯片)轉(zhuǎn)到使能狀態(tài)的信號，其被緩沖在輸入緩沖器102中，并被提供給REF-ACT選擇電路108和命令譯碼器109。輸出使能信號/OE是用于讀數(shù)據(jù)的信號，其被緩沖在輸入緩沖器103中，并被提供給命令譯碼器109。寫使能信號/WE是用于寫數(shù)據(jù)的信號，其被緩沖在輸入緩沖器104中，并被提供給REF-ACT選擇電路108和命令譯碼器109。時鐘信號CLK被緩沖在輸入緩沖器105中，并被提供給時序控制電路110。數(shù)據(jù)DQ是讀的數(shù)據(jù)或?qū)懙臄?shù)據(jù)，其被緩沖在輸入/輸出緩沖器106中，并被輸入到數(shù)據(jù)控制電路113或從其輸出。
自刷新控制電路107具有定時器，在內(nèi)部周期性地產(chǎn)生用于刷新存儲器單元的刷新命令信號，并將其輸出到REF-ACT選擇電路108。命令譯碼器109基于信號/CE、/WE和/OE產(chǎn)生寫命令信號、讀命令信號和輸出禁止信號。通過將信號/CE和/WE變成低電平來產(chǎn)生寫命令信號。通過將信號/CE和/OE變成低電平來產(chǎn)生讀命令信號。通過將信號/CE變成低電平并將信號/WE和/OE變成高電平來產(chǎn)生輸出禁止(此后稱為OD)命令信號。OD狀態(tài)是不訪問存儲器單元的狀態(tài)。取決于具體情形，可能有這樣的情況，即在OD狀態(tài)之后指示讀操作或?qū)懖僮鳌?br>
REF-ACT選擇電路108將刷新(REF)命令信號與訪問(ACT)命令信號進行比較，并選擇要執(zhí)行哪個命令。訪問命令信號是從外部提供的命令信號，例如寫命令信號、讀命令信號、OD命令信號等等。具體而言，當(dāng)刷新命令信號和訪問命令信號彼此競爭時，REF-ACT選擇電路108決定它們中的哪個優(yōu)先。
時序控制電路110控制用于操作存儲器單元陣列114的時序、用于鎖存電路111鎖存地址信號ADD的時序，以及用于數(shù)據(jù)控制電路113從存儲器單元陣列114輸入數(shù)據(jù)DQ或向其輸出數(shù)據(jù)DQ的時序。時序控制電路110在同步操作時，通過時鐘信號CLK來對等待時間和脈沖串長度進行計數(shù)。
譯碼器112根據(jù)從鎖存電路111提供的地址信號ADD來選擇存儲器單元陣列114中的一個存儲器單元。在所選擇的存儲器單元中，根據(jù)命令進行數(shù)據(jù)的讀、寫或刷新。
圖2是示出了圖1中的半導(dǎo)體存儲器設(shè)備的一部分的詳細構(gòu)造示例的框圖。圖4A、圖4B、圖5A、圖5B、圖6和圖7是用于描述其操作的時序圖。REF-ACT選擇電路108具有控制電路201、脈沖寬度延長電路202、延遲電路203、刷新中斷控制電路204和REF-ACT比較電路205。時序控制電路110具有刷新控制電路206和讀/寫控制電路207。
控制電路201在芯片使能信號/CE下降時產(chǎn)生脈沖信號stdz。脈沖寬度延長電路202產(chǎn)生通過延長信號stdz的脈沖寬度而得到的信號stdwz。延遲電路203輸出通過延遲信號stdz而得到的信號stddz。刷新中斷控制電路204產(chǎn)生信號refenz和refenwz，這些信號當(dāng)信號stdz是高電平并且寫使能信號/WE是低電平時變成高電平。信號refenz和refenwz的脈沖寬度不同。自刷新控制電路107周期性地輸出脈沖形式的刷新命令信號srefz。
當(dāng)輸入刷新命令信號srefz時，REF-ACT比較電路205根據(jù)訪問命令信號rdz、wrz和odz以及信號stdz、stdwz和refenz，輸出刷新命令信號refpz。當(dāng)刷新命令和訪問命令彼此競爭時，將使其中之一優(yōu)先。當(dāng)使訪問命令優(yōu)先時，在其訪問操作之后輸出刷新命令信號refpz。
命令譯碼器109輸入有信號stddz、輸出使能信號/OE、寫使能信號/WE、信號refenwz和刷新信號refz，并輸出讀命令信號rdpz、寫命令信號wrpz和OD命令信號odpz。當(dāng)刷新信號refz是高電平時，意味著正在進行刷新，從而使訪問命令信號rdpz、wrpz和odpz等待，直到刷新完成。
當(dāng)輸入刷新命令信號refpz時，刷新控制電路206輸出表示正在進行刷新操作的刷新信號refz。當(dāng)輸入訪問命令信號rdpz、wrpz和odpz時，讀/寫控制電路207輸出表示正在進行訪問操作的訪問信號rdz、wrz和odz。讀信號rdz表示正在進行讀操作，寫信號wrz表示正在進行寫操作，OD信號odz表示正處于OD狀態(tài)。
圖3是示出了圖2中的刷新中斷控制電路204的構(gòu)造示例的電路圖。脈沖寬度延長電路301延長信號stdz的脈沖寬度，并輸出信號n1。反相器302輸出通過將寫使能信號/WE邏輯取反而得到的信號。與非(NAND)電路303輸入有反相器302的輸出信號和信號n1，并輸出這些信號的NAND信號。反相器304輸出通過將NAND電路303的輸出信號邏輯取反而得到的信號。延遲電路305輸出通過延遲寫使能信號/WE而得到的信號。反相器306輸出通過將延遲電路305的輸出信號邏輯取反而得到的信號?；蚍?NOR)電路307輸入反相器306的輸出信號和寫使能信號/WE，并輸出這些信號的NOR信號。NOR電路308輸入反相器304和NOR電路307的輸出信號，并輸出這些信號的NOR信號。反相器309輸出通過將NOR電路308的輸出信號邏輯取反而得到的信號refenz。延遲電路310輸出通過將NOR電路308的輸出信號延遲而得到的信號。NAND電路311輸入NOR電路308和延遲電路310的輸出信號，并輸出這些信號的NAND信號refenwz。
圖4A是示出了這樣的情況下的操作的時序圖，即其中刷新命令和讀命令彼此競爭并隨后使刷新操作優(yōu)先。在內(nèi)部周期性進行刷新的半導(dǎo)體存儲器設(shè)備中，當(dāng)輸入訪問命令時，在內(nèi)部停止刷新操作，以使得不進行刷新。
由自刷新控制電路107周期性地輸出刷新命令信號srefz。當(dāng)控制電路201檢測到信號/CE、/WE的下降或地址信號ADD的變化時，輸出信號stdz。在此情況下，通過芯片使能信號/CE的下降和地址信號ADD的變化，檢測到讀命令，并輸出信號stdz。REF-ACT比較電路205進行控制，以將該刷新命令信號srefz與信號stdz比較，進行首先輸入的操作，并讓其后被輸入的操作保持等待，直到該首先輸入的操作完成。
具體而言，當(dāng)刷新命令信號srefz的上升被輸入時，因為信號stdz是低電平，所以REF-ACT比較電路205輸出刷新命令信號refpz。刷新控制電路206輸入刷新命令信號refpz，并輸出表示正在進行刷新操作的刷新信號refz。換言之，當(dāng)刷新命令來得比讀命令早時，刷新命令優(yōu)先。
信號stddz是通過由脈沖寬度延長電路202延長信號stdz的脈沖寬度而得到的信號。當(dāng)信號stddz在輸入了讀命令的狀態(tài)下上升時，命令譯碼器109等待，直到刷新信號refz變成低電平，并且當(dāng)其變成低電平時，命令譯碼器109輸出讀命令rdpz。當(dāng)輸入讀命令rdpz時，讀/寫控制電路207輸出表示正在進行讀操作的讀信號rdz。
圖4B是示出了這樣的情況下的操作的時序圖，即其中刷新命令和讀命令彼此競爭并隨后使讀操作優(yōu)先。
當(dāng)信號stdz上升時，因為刷新命令信號srefz是低電平，所以命令譯碼器109產(chǎn)生讀命令信號rdpz來進行讀操作。此時，基于通過信號將stdz延遲而得到的信號stddz，產(chǎn)生讀命令信號rdpz。這是因為可能有這樣一種情況，即地址信號ADD的建立時間相對于芯片使能信號/CE是負的。具體而言，可能有這樣一種情況，即在芯片使能信號/CE下降時，地址信號ADD還未確定，然后在從此時經(jīng)過了預(yù)定時間后確定了地址信號ADD。當(dāng)嘗試一在芯片使能信號/CE下降處產(chǎn)生信號stdz就啟動讀操作時，地址信號ADD還未確定，從而提供延遲電路203使得在確定地址信號ADD之后再啟動讀操作。在輸入了讀命令并且經(jīng)過了預(yù)定期間使得地址信號ADD被確定之后，命令譯碼器109指示啟動讀操作。
讀信號rdz是表示正在進行讀操作的信號。即使當(dāng)輸入了刷新命令信號srefz時，如果信號stdwz是高電平或讀信號rdz是高電平，REF-ACT比較電路205也停止刷新命令。當(dāng)讀操作完成并且讀信號rdz變成低電平時，輸出刷新命令信號refpz，并且輸出表示正在進行刷新操作的刷新信號refz。因為從信號stdz的下降到信號rdz的上升有間隔，所以通過由延長信號stdz的脈沖寬度而得到的信號stdwz，刷新命令也被停止了，以使得在其間刷新命令不會中斷。
如上所述，當(dāng)從外部輸入讀命令時，即使之后產(chǎn)生了刷新命令信號srefz，命令譯碼器109也指示讀操作優(yōu)先，并且在讀操作完成之后，REF-ACT比較電路205指示刷新操作。
圖5A是示出了異步半導(dǎo)體存儲器設(shè)備在連續(xù)輸入寫命令的情況下的操作的時序圖。
在寫操作期間，芯片使能信號/CE和寫使能信號/WE變成低電平。當(dāng)芯片使能信號/CE(以及寫使能信號/WE)下降時，控制電路201輸出信號stdz。信號stdwz是通過延長信號stdz的脈沖寬度而得到的信號。當(dāng)通過對信號stdz延遲而得到的信號stddz上升時，命令譯碼器109輸出寫命令信號wrpz。當(dāng)輸入寫命令信號wrpz時，讀/寫控制電路207將寫信號wrz變成高電平，其表示正在進行寫操作。
之后，在芯片使能信號/CE和寫使能信號/WE上升處取得寫數(shù)據(jù)DQ，進行對存儲器單元的寫操作，寫信號wrz變成低電平，完成寫操作。接著，當(dāng)芯片使能信號/CE和寫使能信號/WE下降時，進行下一個寫操作。寫恢復(fù)時間tWR被定義為用于將數(shù)據(jù)寫入存儲器單元的時間。寫恢復(fù)時間tWR是芯片使能信號/CE和寫使能信號/WE為高電平的期間。當(dāng)寫恢復(fù)時間tWR變短時，信號/CE和/WE在寫信號wrz變成低電平之前變成低電平，并且信號stdz被輸出。當(dāng)寫信號wrz的高電平期間和信號stdz的高電平期間重疊時，不能進行刷新操作，并且單元中的數(shù)據(jù)被擦除。因此，根據(jù)是否可以進行刷新來確定寫恢復(fù)時間tWR。在從外部向其輸入刷新命令的半導(dǎo)體存儲器設(shè)備中，在寫命令和讀命令之間并不一定要進行刷新，從而在寫命令信號wrpz被輸出之前，只需要寫信號wrz是低電平。相應(yīng)地，在內(nèi)部產(chǎn)生刷新命令的半導(dǎo)體存儲器設(shè)備中，刷新應(yīng)該在寫操作之后進行，使得寫恢復(fù)時間tWR必定很長。
圖5B是示出了同步半導(dǎo)體存儲器設(shè)備在連續(xù)輸入寫命令的情況下的操作的時序圖。
在此同步操作中，最后的數(shù)據(jù)DQ被寫入存儲器單元中，寫操作完成。與圖5A中的異步操作的不同在于取得數(shù)據(jù)DQ的時序。在圖5A的異步操作中，在芯片使能信號/CE和寫使能信號/WE上升處取得數(shù)據(jù)DQ。在圖5B的同步操作中，數(shù)據(jù)DQ被與時鐘信號CLK同步地取得，并被寫入存儲器單元。關(guān)于寫恢復(fù)時間tWR，類似于異步操作，如果在寫信號wrz變成低電平之前基于芯片使能信號/CE的下降而輸出信號stdz，則無法進行刷新。通過該時序來確定寫恢復(fù)時間tWR。
寫數(shù)據(jù)DQ在異步類型中是在信號/CE和/WE的上升處輸入的，而在同步類型中是在等待時間之后輸入的，這使得從信號/CE的下降到輸入數(shù)據(jù)DQ之間存在一個時間。相應(yīng)地，無須在信號/CE下降時立即啟動寫操作。在圖4A和圖4B的讀操作中，信號stdz在信號/CE下降處被輸出，以停止刷新，以便使得訪問快速，但是在寫操作中，在信號stdz被輸出之后進行刷新將不成問題。相反，通過允許在寫操作之前中斷刷新，可以改善寫恢復(fù)時間tWR。換言之，通過改變在寫操作和讀操作中停止刷新的期間，并通過使得直到剛好在寫的時候啟動寫操作之前才進行刷新，可以縮短寫恢復(fù)時間tWR。
在圖2中，REF-ACT比較電路205比較刷新命令與訪問命令，并且當(dāng)選擇刷新操作時，立即基于刷新命令信號srefz產(chǎn)生刷新命令信號refpz。刷新控制電路206在輸入刷新命令信號refz時將刷新信號refz變成高電平，并在刷新操作完成時將刷新信號refz變成低電平。命令譯碼器109基于信號stddz輸出訪問命令信號rdpz、wrpz和odpz，但在刷新信號refz為高電平時使輸出等待。讀/寫控制電路207在輸入訪問命令信號rdpz、wrpz和odpz時將訪問信號rdz、wrz和odz分別變成高電平，在讀/寫操作完成時將信號rdz/wrz變成低電平，并在其不再處于OD狀態(tài)時將OD信號odz變成低電平。當(dāng)信號stdz、stdwz、rdz、wrz和odz中的任一個是高電平時，即使輸入了刷新命令信號srefz，REF-ACT比較電路205也停止輸出信號refpz，但是當(dāng)信號refenz是高電平時，其忽略信號stdz、stdwz，并輸出信號refpz。信號refenz是用于在寫操作之前留出時間以進行刷新的信號，它由刷新中斷控制電路204產(chǎn)生。當(dāng)信號/WE為低電平并且信號stdz為高電平時，刷新中斷控制電路204將信號refenz變成高電平，并使其從信號/WE的下降起持續(xù)預(yù)定的期間，以便允許刷新。另外，輸出信號refenwz，以使得在此期間不進行寫操作，并在命令譯碼器109處停止輸出信號wrpz。
寫操作被分成兩種情況，即在經(jīng)過OD狀態(tài)之后寫和還未經(jīng)過OD狀態(tài)的寫。換言之，有這樣的情況，即在OD命令之后輸入寫命令和不在OD狀態(tài)下時輸入寫命令。這兩種情況在圖6和圖7中示出。
圖6是示出了還未經(jīng)過OD狀態(tài)的寫操作的時序圖。在寫操作的情況下，在信號/CE是低電平的同時或者在信號/CE是低電平之前，信號/WE變成低電平。
當(dāng)芯片使能信號/CE(以及寫使能信號/WE)下降時，控制電路201輸出信號stdz。信號stdwz是通過延長信號stdz的脈沖寬度而得到的信號。信號n1是通過由脈沖寬度延長電路301延長信號stdz的脈沖寬度而得到的信號。在信號/WE為低電平并且通過延長信號stdz而得到的信號n1為高電平時，信號refenz變成高電平，并從信號/WE下降起持續(xù)預(yù)定的期間。信號refenwz是通過將信號refenz的下降延遲而得到的信號。
命令譯碼器109嘗試在通過將信號stdz延遲而得到的信號stddz上升時，輸出寫命令信號wrpz，但是在信號refenwz為高電平或者刷新信號refz為高電平期間，其不輸出寫命令信號wrpz。
當(dāng)信號n1為高電平時，因為信號/WE為低電平，所以信號refenz變成高電平。如果在信號refenz為高電平時輸出信號srefz，那么REF-ACT比較電路205輸出刷新命令信號refpz。當(dāng)輸入刷新命令信號refpz時，刷新控制電路206將刷新信號refz變成高電平。在此情況下，首先進行刷新操作，并且使寫操作等待。
在刷新操作完成并且刷新信號refz變成低電平之后，命令譯碼器109輸出寫命令信號wrpz。當(dāng)輸入寫命令信號wrpz時，讀/寫控制電路207在寫操作期間將寫信號wrz變成高電平。之后，在芯片使能信號/CE和寫使能信號/WE上升處，取得寫數(shù)據(jù)DQ，進行對存儲器單元的寫操作，將寫信號wrz變成低電平，完成寫操作。
當(dāng)從外部連續(xù)輸入寫命令時，進行如上所述的相同操作。此時，從寫信號wrz的下降到信號refenz的下降的期間T1是接受刷新命令的期間。當(dāng)在期間T1中產(chǎn)生了刷新命令信號srefz時，優(yōu)先進行刷新操作。于是，通過提供期間T1，可以在連續(xù)的寫命令之間優(yōu)先進行自刷新。
另外，通過允許在寫操作之前中斷刷新，可以改善寫恢復(fù)時間tWR。具體而言，通過改變在寫操作和讀操作之間停止刷新的期間，并通過使得直到剛好在寫的時候啟動寫操作之前才進行刷新，可以縮短寫恢復(fù)時間tWR。
圖7是示出了在OD狀態(tài)之后的寫操作的時序圖。OD狀態(tài)是信號/CE為低電平并且信號/WE和/OE為高電平的狀態(tài)。通過將信號/CE和/WE變成低電平來從外部指示寫命令。當(dāng)信號stdz在信號/CE為低電平并且信號/WE和/OE為高電平的狀態(tài)中上升時，命令譯碼器109輸出OD命令信號odpz。當(dāng)輸入OD命令信號odpz時，讀/寫控制電路207將OD信號odz變成高電平，直到信號/WE變成低電平。
當(dāng)信號/OE在OD狀態(tài)中變成低電平時，數(shù)據(jù)需要一被讀出就輸出，使得在處于OD狀態(tài)中時需要停止刷新。因為OD信號odz在OD狀態(tài)中為高電平，所以REF-ACT比較電路205停止輸出刷新命令信號srefpz。因此，當(dāng)信號/OE變成低電平時，讀命令信號rdpz被輸出，OD信號odz變成低電平，讀信號rdz變成高電平，并進行讀操作。
當(dāng)在從輸入OD命令到輸入寫命令的期間中產(chǎn)生了刷新命令信號srefz時，REF-ACT比較電路205使刷新操作等待。
另外，當(dāng)信號/WR在OD狀態(tài)下變成低電平并且沒有刷新命令信號srefz時，寫命令信號wrpz被輸出，OD信號odz變成低電平，寫信號wrz變成高電平，并進行寫操作。
接著，將描述寫命令和刷新命令彼此競爭的情況。當(dāng)在OD狀態(tài)之后從外部輸入寫命令時，刷新中斷控制電路204基于信號/WE的下降產(chǎn)生脈沖，以將信號refenz變成高電平。當(dāng)在信號refenz為高電平的期間中刷新命令信號srefz上升時，REF-ACT比較電路205輸出刷新命令信號refpz。當(dāng)輸入刷新命令信號refpz時，刷新控制電路206將刷新信號refz變成高電平，直到刷新操作完成。
當(dāng)信號/WE下降時，命令譯碼器109嘗試輸出寫命令信號wrpz，但是在信號refenwz為高電平或者刷新信號refz為高電平的期間中，其不輸出寫命令信號wrpz。當(dāng)刷新信號refz變成低電平時，寫命令信號wrpz被輸出。當(dāng)輸入寫命令信號wrpz時，讀/寫控制電路207將寫信號wrz變成高電平。之后，在芯片使能信號/CE和寫使能信號/WE上升處取得寫數(shù)據(jù)DQ，進行對存儲器單元的寫操作，將寫信號wrz變成低電平，完成寫操作。
從而，可以允許在寫操作之前中斷刷新。在刷新操作完成之后進行寫操作的過程與圖6中還未經(jīng)過OD狀態(tài)的寫操作相同。在讀操作期間，讀命令一被輸入就停止刷新命令，但是通過使得直到剛好在寫的時候啟動寫操作之前才進行刷新，可以縮短寫恢復(fù)時間tWR，而不使訪問時間較遲。
如上所述，自刷新控制電路107在內(nèi)部產(chǎn)生刷新命令信號srefz。當(dāng)從外部輸入寫命令時，刷新中斷控制電路204產(chǎn)生刷新中斷信號refenz和refenwz，以在預(yù)定期間內(nèi)接受刷新命令信號srefz。當(dāng)從外部輸入寫命令時，在由刷新中斷信號refenwz引起的刷新命令接受期間結(jié)束之后，并且如果正在進行刷新操作則在等待刷新操作完成之后，命令譯碼器109指示寫操作。當(dāng)在由刷新中斷信號refenz引起的刷新命令接受期間中產(chǎn)生了刷新命令信號srefz時，REF-ACT比較電路205指示刷新操作。
這些實施例在各方面都應(yīng)該認為是示例性的而非限制性的，并且因此在其中意圖包括落在權(quán)利要求的等同物的含義和范圍內(nèi)的所有改變。本發(fā)明可以實現(xiàn)為其他具體形式，而不偏離其精神或基本特性。
通過允許直到剛好在寫的時候啟動寫操作之前才進行刷新，可以縮短寫恢復(fù)時間。
本申請基于2004年6月29日遞交的在先日本專利申請No.2004-191397，并要求享受其優(yōu)先權(quán)，在此通過引用而結(jié)合了其全部內(nèi)容。
權(quán)利要求
1.一種存儲器設(shè)備，包括在內(nèi)部產(chǎn)生刷新命令的刷新控制電路；刷新中斷控制電路，當(dāng)從外部輸入寫命令時，所述刷新中斷控制電路產(chǎn)生刷新中斷信號，以在一定期間內(nèi)接受所述刷新命令；命令譯碼器，當(dāng)從外部輸入寫命令時，在由所述刷新中斷信號引起的刷新命令接受期間結(jié)束之后，并且如果正在進行刷新操作則在等待所述刷新操作結(jié)束之后，所述命令譯碼器指示寫操作；和比較電路，當(dāng)在由所述刷新中斷信號引起的所述刷新命令接受期間中產(chǎn)生所述刷新命令時，所述比較電路指示刷新操作。
2.根據(jù)權(quán)利要求1所述的存儲器設(shè)備，其中，當(dāng)從外部輸入讀命令時，即使之后產(chǎn)生了所述刷新命令，所述命令譯碼器也優(yōu)先指示讀操作，并且其中，在所述讀操作結(jié)束之后，所述比較電路指示所述刷新操作。
3.根據(jù)權(quán)利要求1所述的存儲器設(shè)備，其中，所述寫命令在輸出禁止命令之后被輸入。
4.根據(jù)權(quán)利要求1所述的存儲器設(shè)備，其中，所述寫命令在不處于輸出禁止?fàn)顟B(tài)時被輸入。
5.根據(jù)權(quán)利要求3所述的存儲器設(shè)備，其中，當(dāng)在從輸入所述輸出禁止命令到輸入所述寫命令的期間中產(chǎn)生所述刷新命令時，所述比較電路使刷新操作等待。
6.根據(jù)權(quán)利要求1所述的存儲器設(shè)備，其中，所述刷新控制電路周期性地產(chǎn)生所述刷新命令。
7.根據(jù)權(quán)利要求1所述的存儲器設(shè)備，還包括存儲器單元，所述存儲器單元被配置以根據(jù)所述寫命令和所述刷新命令來進行寫操作和刷新操作。
8.根據(jù)權(quán)利要求2所述的存儲器設(shè)備，其中，在所述讀命令被輸入并且經(jīng)過了一定期間以使得地址被確定之后，所述命令譯碼器指示所述讀操作。
9.根據(jù)權(quán)利要求2所述的存儲器設(shè)備，其中，所述刷新控制電路周期性地產(chǎn)生所述刷新命令。
10.根據(jù)權(quán)利要求9所述的存儲器設(shè)備，還包括存儲器單元，所述存儲器單元被配置以根據(jù)所述寫命令和所述刷新命令來進行寫操作和刷新操作。
11.根據(jù)權(quán)利要求10所述的存儲器設(shè)備，其中，在所述寫命令被輸入并且經(jīng)過了一定期間以使得地址被確定之后，所述命令譯碼器指示所述寫操作。
12.根據(jù)權(quán)利要求11所述的存儲器設(shè)備，其中，所述寫命令在輸出禁止命令之后被輸入。
13.根據(jù)權(quán)利要求11所述的存儲器設(shè)備，其中，所述寫命令在不處于輸出禁止?fàn)顟B(tài)時被輸入。
14.根據(jù)權(quán)利要求12所述的存儲器設(shè)備，其中，當(dāng)在從輸入所述輸出禁止命令到輸入所述寫命令的期間中產(chǎn)生所述刷新命令時，所述比較電路使刷新操作等待。
全文摘要
提供了一種存儲器設(shè)備，其具有在內(nèi)部產(chǎn)生刷新命令的刷新控制電路；刷新中斷控制電路，當(dāng)從外部輸入寫命令時，所述刷新中斷控制電路產(chǎn)生刷新中斷信號，以在預(yù)定期間內(nèi)接受刷新命令；命令譯碼器，當(dāng)從外部輸入寫命令時，在由刷新中斷信號引起的刷新命令接受期間結(jié)束之后，并且如果正在進行刷新操作則在等待所述刷新操作結(jié)束之后，所述命令譯碼器指示寫操作；和比較電路，當(dāng)在由刷新中斷信號引起的刷新命令接受期間中產(chǎn)生了刷新命令時，所述比較電路指示刷新操作。
文檔編號G11C7/00GK1716442SQ20041009168
公開日2006年1月4日 申請日期2004年11月30日 優(yōu)先權(quán)日2004年6月29日
發(fā)明者池田仁史 申請人:富士通株式會社