專利名稱：糾錯碼產生電路及其方法
技術領域：
本發明涉及產生兩個系統的糾錯碼的糾錯碼產生方法。
背景技術：
圖6中表示DVD(Digital Versatile Disc)的數據記錄裝置的整體結構。如該圖6所示，在該數據記錄裝置中，將從主機轉送來的數據暫時存儲到例如由SDRAM(Synchronous Dynamic Random Access Memory)構成的緩沖存儲器300中。并且，由數字信號處理電路200對該緩沖存儲器300所存儲的數據實施所定的數字處理。另外，由模擬信號處理電路310對從數字信號處理電路200輸出的數據實施所定的模擬處理。而且，根據模擬信號處理電路310的輸出，在光拾器320中將激光照射到光盤(DVD)330上。此外，這些數字信號處理電路200、模擬信號處理電路310、光拾器320由微型計算機340統一控制。
這里，進一步說明在上述數字信號處理電路200內進行的處理。
即，將從主機轉送來的數據經主機接口210轉送到管理其與上述緩沖存儲器300之間的訪問的存儲器接口220。而且，在存儲器接口220中，根據由地址產生電路230產生的緩沖存儲器300的地址數據，訪問對應的存儲區域，并將從主機接口210轉送來的數據存儲到該存儲區域中。
另外，通過在存儲器接口220中，根據由地址產生電路230產生的地址數據，訪問緩沖存儲器300的對應存儲區域，從而中轉數字信號處理電路200內的各處理電路和緩沖存儲器300之間的數據交換。并且，由此對存儲在緩沖存儲器300中的數據實施各種數字處理。
即，通過IED處理電路240，對存儲在緩沖存儲器300中的數據的DVD數據格式的每個扇區，添加2字節的IED(ID Error Detection Code)數據。另外，通過EDC處理電路250，對上述每個扇區添加4字節的EDC(ErrorDetection Code)數據。此外，通過加擾(scramble)處理電路260，對從主機轉送來的數據實施所定的加擾處理。
這樣，通過ECC處理電路270，對添加了LED數據和EDC數據且實施了加擾處理的數據添加糾錯碼。進一步，通過8-16調制電路280對添加了糾錯碼的數據實施所定的交織處理、8-16調制處理和NRZI調制處理。并且，將由8-16調制電路280實施了所定處理的數據轉送到模擬信號處理電路310中。
這里，進一步說明上述ECC處理電路270中的處理。
圖7中表示DVD中作為具有糾錯碼的代碼字的1塊數據。在該圖7中，用由8位數據構成的符號“Bi，j(i＝0～191、j＝0～171)”來行列表示由糾錯碼進行的成為糾錯對象的數據的被糾錯碼。
并且，對于被糾錯碼中由172列構成的各列“B0，0～B191，0、B0，1～B191，1、…、B0，171～B191，171”的符號群分別添加由16字節構成的外奇偶校驗(POouter code parity)“B192，0～B207，0、B192，1～B207，1、…、B192，171～B207，171”。另外，對于被糾錯碼中由192行構成的各行“B0，0～B0，171、B1，0～B1，171、…、B191，0～B191，171”的符號群，分別添加由10字節構成的內奇偶校驗(PIinner code parity)“B0，172～B0，181、B1，172～B1，181、…、B191，172～B191，181”。進一步，也對上述外奇偶校驗的各行“B192，0～B192，171、…、B207，0～B207，171”添加上述內奇偶校驗“B192，172～B192，181、…、B207，172～B207，181”。
這樣，在DVD中，添加有外奇偶校驗和內奇偶校驗兩個系統的糾錯碼。并且，這樣兩個系統的糾錯碼由前圖6所示的ECC處理電路270計算。即，ECC處理電路270包括運算部271和鎖存部272，在運算部271中，根據構成上述符號群等的各符號和鎖存部272所鎖存的數據進行計算糾錯碼用的運算。
例如，在計算第0列的外奇偶校驗“B192，0～B207，0”時，在ECC處理電路270中，依次取入構成該第0列的符號群的各符號“B0，0～B191，0”，進行運算。該運算結果，與外奇偶校驗相同，具有16位的數據量，由鎖存部272鎖存與該運算結果相關的數據。并且，通過取入構成被糾錯碼的最后一行的符號“B191，0”而進行運算的運算結果為外奇偶校驗。
另外，例如，在計算第0行的內奇偶校驗“B0，172～B0，181”時，在ECC處理電路270中，依次取入構成該第0行的符號群的各符號“B0，0～B0，171”，進行運算。該運算結果，與內奇偶校驗相同，具有10位的數據量，將與該運算結果相關的數據鎖存在鎖存部272內。并且，通過取入構成被糾錯碼的最后一列的符號“B0，171”而進行運算的運算結果為外奇偶校驗。
順便說一下，如圖8示意所示，以時分方式進行該圖6所示的數字信號處理電路200的處理。這里，圖8(a)、圖8(b)表示從上述主機接口210向上述緩沖存儲器300轉送的數據對應于哪個塊。另外，圖8(c)～圖8(h)分別表示添加了IED的數據、添加了EDC的數據、加擾處理后的數據、添加了外奇偶校驗的數據、添加了內奇偶校驗的數據、由上述8-16調制電路處理的數據分別是哪個塊的數據。
而且，作為現有的糾錯方法，除此之外，還有例如下述專利文獻1的段落 ～ 中記載的內容。
專利文獻1特開平10-63443號公報但是，在上述數字信號處理電路200中，如圖8所示，由于以時分方式進行向緩沖存儲器300的訪問，所以當進行計算糾錯碼的處理時，由ECC處理電路270占有了向緩沖存儲器300的訪問。并且，從其他處理電路向緩沖存儲器300的訪問處于待機狀態。
尤其，在ECC處理電路270中，由于要進行計算這些外奇偶校驗和內奇偶校驗兩個系統的糾錯碼的處理等，所以其處理時間在數字信號處理電路200的一系列處理中所占的比例很大。因此，例如，當以高倍速將數據記錄到光盤330內等、要求數字信號處理電路200的高速處理時，很難滿足該要求。
發明內容
本發明鑒于上述問題而作出，其目的在于，提供一種可以使糾錯碼的計算處理速度更高速化的糾錯碼產生方法。
本發明能使糾錯碼的計算處理速度進一步高速化。是一種糾錯碼產生方法，其中當用由所定位數構成的符號來行列表示作為成為糾錯對象的所定數據量的數據的被糾錯碼，將該各行和各列的一方作為第一符號群，將另一方作為第二符號群時，應分別將第一糾錯碼添加到各第一符號群，同時，分別將第二糾錯碼添加到各第二符號群，通過從外部取得各符號而產生所述第一和第二糾錯碼，其特征在于，具有第一步驟，通過依次取入構成所述第一符號群的各符號而連續進行計算所述第一糾錯碼用的運算；第二步驟，通過取入為了計算所述第一糾錯碼而取得的各符號，斷續進行計算所述第二糾錯碼用的運算；第三步驟，暫時保持計算所述第二步驟的第二糾錯碼用的中間數據；所述第二步驟根據由所述第一步驟取得的各符號和在所述第三步驟中暫時保持的所述中間數據進行所述運算；所述第三步驟每當在所述第二步驟中進行運算時更新暫時保持的所述中間數據。
根據本發明，可以使糾錯碼的計算處理速度進一步高速化。
圖1是表示針對本發明的糾錯碼產生方法適用于DVD的糾錯碼產生方法的一實施方式，實施其的裝置的框圖。
圖2是表示該實施方式的糾錯碼的計算處理順序的流程圖。
圖3是表示該實施方式的外奇偶校驗和內奇偶校驗的計算處理形態的時間圖。
圖4是表示該實施方式的外奇偶校驗和內奇偶校驗的計算處理形態的時間圖。
圖5是表示該實施方式的各種數字處理的時分形態的時間圖。
圖6是表示現有的DVD數據記錄裝置的構成的框圖。
圖7是表示DVD中具有糾錯碼的代碼字的圖。
圖8是表示現有的各種數字處理的時分形態的時間圖。
圖中100-數字信號處理電路，110-主機接口，120-存儲器接口，130-地址產生電路，140-IED處理電路，150-EDC處理電路，160-加擾處理電路，170-ECC處理電路，171-PO運算電路，171a-運算部，171b-鎖存部，172-PI運算電路，172a-運算部，172b-鎖存部，173、174-選擇器，175-計數器，180-8-16調制電路，190-暫存器。
具體實施例方式
下面，參照附圖，對將本發明的糾錯碼產生方法適用于DVD的糾錯碼產生方法的一實施方式進行說明。
圖1表示本實施方式的DVD數據記錄裝置中的數字信號處理電路100和緩沖存儲器300的構成。這些數字信號處理電路100或緩沖存儲器300，與先前圖6所示的數字信號處理電路100或緩沖存儲器300相對應，另外，在其周圍包括先前圖6所示的微型計算機340或模擬信號處理電路310、光拾器320等。
圖1所示的數字信處理電路100中也包括主機接口110、存儲器接口120、地址產生電路130、IED處理電路140、EDC處理電路150、加擾處理電路160、ECC處理電路170、8-16調制電路180。對于這些中的主機接口110、存儲器接口120、IED處理電路140、EDC處理電路150、加擾處理電路160與先前圖6所示的對應處理電路相同。
這里，進一步說明本實施方式的ECC處理電路170。
該ECC處理電路170包括取入構成先前圖7所示的各列符號群的各符號而連續進行計算外奇偶校驗的運算的PO運算電路171、取入該PO運算電路171所取得的各符號而斷續進行計算內奇偶校驗用的運算的PI運算電路172。這里，PO運算電路171包括運算部171a和鎖存部171b，在運算部171a中，根據由鎖存部171b鎖存的16字節的數據和從外部取入的上述各符號，進行基于外奇偶校驗的計算的運算。另外，PI運算電路172包括運算部172a和鎖存部172b，在運算部172a中，根據由鎖存部172b鎖存的10字節數據和上述各符號，進行基于內奇偶校驗的計算的運算。
進一步，ECC處理電路170包括選擇部173，以選擇取入PI運算電路172的數據為取入PO運算電路171的各符號，還是構成從該PO運算電路171輸出的外奇偶校驗的各符號。另外，ECC處理電路170包括在所定的定時中有選擇地將由PO運算電路171計算的外奇偶校驗和由PI運算電路172計算的內奇偶校驗輸出到存儲器接口120的選擇器174。進一步，ECC處理電路170包括計數由PO運算電路171的鎖存部171b鎖存的數據的更新次數的計數器175，構成為根據該計算值來控制選擇器173、174。
另外，將PI運算電路172的運算結果(鎖存部172b鎖存的10字節數據)暫時保存到例如由SRAM(Static Random Access Memory)構成的暫存器190中。該暫存器190相對于每個內奇偶校驗“B0，172～B0，181、B1， 172～B1，181、…、B207，172～B207，181”都具有10字節的存儲區域。
下面，參照圖2～圖4說明本實施方式的基于內奇偶校驗和外奇偶校驗的計算的處理。
圖2表示本實施方式的基于內奇偶校驗和外奇偶校驗的計算的處理順序。另外，圖3和圖4是表示內奇偶校驗和外奇偶校驗的計算形態的時間圖。順便說一下，圖3(a1)、圖3(a2)、圖4(a1)、圖4(a2)表示與對上述緩沖存儲器300的訪問相關的數據。圖3(b1)、圖3(b2)、圖4(b1)分別表示上述PO運算電路171的運算結果(鎖存部171b所鎖存的16字節數據)，另外，圖3(c1)、圖3(c2)、圖4(c1)表示上述PI運算電路172的運算結果(鎖存到鎖存部172b的10字節數據)。進一步，圖3(d1)、圖3(d2)、圖4(d1)、圖4(d2)表示分配給上述內奇偶校驗的各行的暫存器190的各存儲區域所存儲的數據。
在該圖2所示的一系列處理中，首先，在步驟S10中，依次讀出構成存儲于上述緩沖存儲器300的相應塊的符號中、構成添加外奇偶校驗的符號群的各符號。即，依次讀出沿先前圖7所示的行列的各列的符號，使得在依次讀出圖3(a1)所示的構成第0列符號群“B0，0～B191，0”的各符號后，依次讀出圖3(a2)所示的構成第一列的符號群“B0，1～B191，1”的各符號。順便說一下，根據由先前的圖1所示的地址產生電路130產生的地址進行向緩沖存儲器300的訪問。
并且，在圖2的步驟S20中，在上述PO運算電路171中，每取入一個符號，就從鎖存器171b所鎖存的數據和該新取入的符號進行基于外奇偶校驗計算的運算。并且，將作為運算結果的數據重新鎖存到上述鎖存部171b。順便說一下，圖3(b1)和圖3(b2)表示取入各符號重新進行的運算結果的16字節數據(新鎖存到鎖存部171b中的數據)。例如，分別將基于第0列第0行的符號(B0，0)的運算結果表示為“0列(0)”，將基于第0列第1行的符號(B1，0)的運算結果表示為“0列(1)”。
這里，當取入各列中的第0行符號“B0，0、B0，1、…”時，初始化上述鎖存部171b，根據從該初始化后的鎖存部171b輸出的初始數據和第0行符號進行運算。在取入后續各列的第1行到第191行的各符號來進行運算時，使用鎖存到上述鎖存部171b中的作為16字節數據的中間數據，換而言之上次的運算結果。即，例如在取得第0列第1行的符號“B1，0”時，使用中間數據“0列(0)”；例如在取得第1列第1行的符號“B1，1”時，使用中間數據“1列(0)”。
另一方面，若上述PO運算電路171中取入構成這樣的添加了外奇偶校驗的各列符號群的符號，則在圖2的步驟S30中，如圖3(c1)、圖3(c2)所示，也將這些各符號取入到上述PI運算電路172中。但是，這樣取到PI運算電路172中的各符號與取入運算內奇偶校驗用的符號的順序不同。因此，將由PI運算電路172運算的運算結果(鎖存部172b所鎖存的10字節數據)依次存儲到暫存器190的對應存儲區域中。
即，如圖3所示，例如，每當取入添加了上述外奇偶校驗的第0列的各符號[B0，0～B191，0]來進行運算，就分別將其中間數據
、[1行(0)]、…[191行(0)]暫時存儲到暫存器190的對應存儲區域中。另外，例如，每當取入添加了上述外奇偶校驗的第1列的各符號[B0，1～B191，1]來進行運算，就分別將其中間數據
、[1行(1)]、…[191行(1)]暫時存儲到暫存器190的對應存儲區域中。
這里，如圖3(c1)，當使用添加了外奇偶校驗的第0列的各符號來進行由上述PI運算電路172進行的運算時，分別初始化鎖存部172b，并根據從該初始化后的鎖存部172b輸出的初始數據和第0列符號進行運算。并且，同步于將添加了上述外奇偶校驗的第一列到第171列的各符號取入到運算部171a的定時，將作為計算對應于取得符號行的內奇偶校驗用的運算結果(中間數據)、存儲在暫存器190中的上次運算結果取入到鎖存器172b中。例如，在取入第1列第0行的符號[B0，1]時，從暫存器190中取得中間數據
，當取得第1列第1行的符號[B1，1]時，從暫存器190中取得中間數據[1行(0)]。而且，當將計算各內奇偶校驗用的運算的中間數據存儲到暫存器190中時，覆蓋對應于相同內奇偶校驗的上次中間數據。即，更新保持在暫存器190中的對應中間數據。
另一方面，在圖2的步驟S40中，判斷各列中是否進行了基于第0行到第191行的符號的運算。其通過由上述計數器175計數上述鎖存部171b所鎖存的數據的更新次數來進行判斷。
這里，在各列中進行基于第0行到第191行的符號的運算的時刻，各列的外奇偶校驗鎖存在鎖存部171b內。例如，使用了第0列第191行的符號[B191，0]的運算結果
為第0列的外奇偶校驗[B192，0～B207，0]，另外，例如使用了第1列第191行的符號[B191，1]的運算結果[1列(191)]為第1列的外奇偶校驗[B192，1～B207，1]。并且，在上述步驟S40中，若判斷為在各列中進行了基于第0行到第191行的符號運算的內容，則移至步驟S50。在步驟S50中，切換控制上述選擇器174，而將外奇偶校驗[B192，0～B207，0、B192，1～B207，1、…]中的對應列的外奇偶校驗依次轉送到上述緩沖存儲器300中。
進一步，如圖2的步驟S60所示，在通過切換控制上述選擇器173，而將構成外奇偶校驗的各符號轉送到緩沖存儲器300中時，將同一符號轉送到PI運算電路172中。由此，在PI運算電路172中，除了可進行第0行到第191行的內奇偶校驗以外，還可進行計算構成外奇偶校驗的第192行到第207行的內奇偶校驗用的運算。
另一方面，在圖2的步驟S70中，根據由上述計數器175得到的計數值來判斷是否已將第171列的外奇偶校驗[B192，171～B207，171]轉送到緩沖存儲器300中。即，如圖4(a1)～圖4(d1)所示，判斷到第171列的外奇偶校驗的計算和轉送為止的處理是否結束。順便提一下，使用第171列的被糾錯碼和構成外奇偶校驗的各符號而由上述PI運算電路172進行運算結果
、[1行(171)]、…[207行(171)]為各行的內奇偶校驗。并且，在步驟S70中，若判斷為轉送了上述第171列的外奇偶校驗，則移至步驟S80。在該步驟S80中，切換控制上述選擇器174，如圖4(a2)、圖4(d2)所示，從第0行的內奇偶校驗開始順序轉送保持在暫存器190中的內奇偶校驗。
這樣，在本實施方式中，通過同時進行計算外奇偶校驗和內奇偶校驗的處理，如圖5所示，從而可降低糾錯碼的計算所消耗的處理時間。順便提一下，圖5(a)、圖5(b)表示從上述主機接口向上述緩沖存儲器300轉送的數據對應于哪個塊。另外，圖5(c)～圖5(h)分別表示添加了IED的數據、添加了EDC的數據、加擾處理后的數據、添加了外奇偶校驗的數據、添加了內奇偶校驗的數據、由上述8-16調制電路處理后的數據分別是哪個塊的數據。另外，如該圖5所示，由于為了進行外奇偶校驗處理和內奇偶校驗處理而使緩沖存儲器300所占用的時間縮短，所以在進行高倍率跟蹤或數據的記錄控制時，也可以迅速對應于針對緩沖存儲器300的其他訪問請求。
另外，在本實施方式中，將用PO運算電路171和PI運算電路172進行一次運算的周期設置為其與緩沖存儲器300之間進行數據交換的周期以下。即，在本實施方式中，在數字信號處理電路100的動作時鐘的1個時鐘內進行PO運算電路171和PI運算電路172的一次運算。
與此相對，在上述緩沖存儲器300例如為SDRAM時，訪問其的周期需要例如行地址指定為1個時鐘、列地址指定為1個時鐘、預充電動作為1個時鐘的總共3個時鐘。但是，通過將為計算上述外奇偶校驗而讀出的符號沿緩沖存儲器的存儲區域的行方向進行存儲，從而在將行地址設為一定的列地址地直接進行利用指定了列地址的頁面模式訪問的情況下，由于僅指定列地址即可指定存儲區域，所以訪問緩沖300的周期為1個時鐘。
根據上述說明的本實施方式，可以得到下面的效果。
(1)在依次取入先前的圖7所示的各列符號來進行計算外奇偶校驗的運算的同時，取入同一符號來進行計算內奇偶校驗的運算。由此，可以使該糾錯編碼的計算所需要的處理速度更高速。
(2)當將外奇偶校驗轉送到緩沖存儲器300中時，由PI運算電路172取得構成所轉送的外奇偶校驗的各符號，并進行計算內奇偶校驗用的運算。由此，與讀出轉送到緩沖存儲器300中的外奇偶校驗而重新計算內奇偶校驗的情況相比，可以降低訪問緩沖存儲器300的次數。
(3)在計算第171列的外奇偶校驗(最后的外奇偶校驗)時，將使用了對應列的被糾錯碼和該第171列的外奇偶校驗的各符號的PI運算電路172的運算結果暫時保持在暫存器190中。由此，可以順利地進行基于第171列的外奇偶校驗的計算的處理和基于該外奇偶校驗的轉送的處理。
(4)由于將所有外奇偶校驗轉送到緩沖存儲器300后，將內奇偶校驗轉送到緩沖存儲器300中，所以可適當地回避這種基于內奇偶校驗的轉送的處理和ECC處理電路170內的其他處理之間的干涉。
(5)將暫存器190構成為針對與每行相對應的內奇偶校驗，具有等于各個內奇偶校驗的數據量的存儲區域。并且，在將新運算結果存儲到暫存器190中時，覆蓋對應的存儲區域。由此，可以做成同時計算內奇偶校驗和外奇偶校驗時所需要的必要的最小限度的存儲區域。
另外，上述實施方式可如下所述地變更并實施。
每當進行計算內奇偶校驗的運算時，也可以不一定將讀出保持在暫存器190中的運算結果而進行運算時的新的運算結果保持到存儲了所讀出的運算結果的存儲區域中。例如，也可擴大暫存器的存儲區域，即使將各運算結果存儲到另一存儲區域中，至少可得到先前實施方式的上述(1)的效果。
即使不將內奇偶校驗轉送到緩沖存儲器300的定時設為將所有外奇偶校驗轉送到緩沖存儲器300之后，至少也可得到上述實施方式的上述(1)的效果。
當在緩沖存儲器300中暫時存儲了外奇偶校驗后，即使通過將其讀出而運算第192行到第207行的內奇偶校驗，至少也可以得到上述實施方式的上述(1)的效果。
依次取得構成第一符號群的符號、而連續進行計算第一糾錯碼用的運算的第一步驟和使用為計算第一糾錯碼所取得的符號而斷續進行計算第二糾錯碼用的運算的第二步驟不限于圖2所示。即，例如也可在第一步驟中計算內奇偶校驗，在第二步驟中計算外奇偶校驗。這時，在暫時保持第二步驟中的計算第二糾錯碼用的中間數據的第三步驟中，暫時保持外奇偶校驗相關的中間數據。
基于上述第1～第3步驟的處理并不限于由上述圖1所示的專用電路進行，例如也可在適當的硬件機構上利用可變的軟件來進行。另外，在將上述圖2所示的處理作為軟件處理的情況下，例如，步驟S20和步驟S30的順序可以任意。
作為具有糾錯碼的代碼字的格式，并不限于上述圖6所示例的DVD數據格式。主要也可用由所定位數構成的符號來行列表示作為成為糾錯對象的所定數據量的數據的被糾錯碼，將其各行和各列的一方作為各第一符號群，將另一方作為各第二符號群，而分別添加第一糾錯碼、第二糾錯碼。
權利要求
1.一種糾錯碼產生方法，其中當用由所定位數構成的符號來行列表示作為成為糾錯對象的所定數據量的數據的被糾錯碼，將該各行和各列的一方作為第一符號群，將另一方作為第二符號群時，應分別將第一糾錯碼添加到各第一符號群，同時，分別將第二糾錯碼添加到各第二符號群，通過從外部取得各符號而產生所述第一和第二糾錯碼，其特征在于，包括第一步驟，通過依次取入構成所述第一符號群的各符號而連續進行計算所述第一糾錯碼用的運算；第二步驟，通過取入為了計算所述第一糾錯碼而取得的各符號，斷續進行計算所述第二糾錯碼用的運算；第三步驟，暫時保持計算所述第二步驟的第二糾錯碼用的中間數據，所述第二步驟根據由所述第一步驟取得的各符號和在所述第三步驟中暫時保持的所述中間數據進行所述運算，所述第三步驟每當在所述第二步驟中進行運算時更新暫時保持的所述中間數據。
2.根據權利要求1所述的糾錯碼產生方法，其特征在于，上述第二步驟，針對最初的第一符號，取入為了計算所述第一糾錯碼所取得的各符號和初始數據，來執行計算所述第二糾錯碼用的所定運算；針對第2次以后的第一符號群，取入為了計算所述第一糾錯碼所取得的各符號和在所述第三步驟中暫時保持的所述中間數據，來執行計算所述第二糾錯碼用的所定運算。
3.根據權利要求1或2所述的糾錯碼產生方法，其特征在于，所述各第一糾錯碼由所定的符號數構成，同時，對分別從各第一糾錯碼一個接一個收集符號的代碼添加第二糾錯碼，還具有第四步驟，在所述第一步驟中，每當計算了所述各第一糾錯碼，就將所計算的第一糾錯碼轉送到外部；第五步驟，使用所述第四步驟時所轉送的第一糾錯碼的各符號，進行計算所述第二糾錯碼用的運算；和第六步驟，暫時保持所述第五步驟的計算第二糾錯碼用的中間數據，所述第五步驟使用所述第六步驟中暫時保持的所述中間數據進行運算。
4.根據權利要求3所述的糾錯編碼產生方法，其特征在于，還具有第七步驟，在由所述第一步驟計算所述第一糾錯碼中的最后糾錯碼時，將使用了構成對應第一符號群的各符號的所述第二步驟的運算結果和使用了所計算的最后糾錯碼的各符號的所述第五步驟的運算結果作為第二糾錯碼進行暫時保持。
5.根據權利要求4所述的糾錯編碼產生方法，其特征在于，還具有第八步驟，在所述第四步驟終止了所有所述第一糾錯碼的轉送后，將由所述第七步驟保持在暫存器中的第二糾錯碼轉送到外部。
6.一種糾錯碼產生電路，其中在用由所定位數構成的符號來行列表示作為成為糾錯對象的所定數據量的數據的被糾錯碼，將該各行和各列的一方作為第一符號群，將另一方作為第二符號群時，應分別將第一糾錯碼添加到各第一符號群，同時，分別將第二糾錯碼添加到各第二符號群，通過從外部取入各符號而產生所述第一和第二糾錯碼，其特征在于，包括第一運算電路，其依次取入構成所述第一符號群的各符號，連續進行計算所述第一糾錯碼用的運算；第二運算電路，其將取入所述第一運算單元中的各符號取入，并斷續地進行計算所述第二糾錯碼用的運算；和暫存器，暫時保持計算所述第二運算電路的第二糾錯碼用的運算的中間數據，所述第二運算電路，在取入取到所述第一運算電路的各符號和來自所述暫時保持存儲器的所述中間數據而執行所定的運算后，更新保持在所述暫存器中的中間數據。
7.根據權利要求6所述的糾錯碼產生電路，其特征在于，上述第二運算電路，針對最初的第一符號，取入為了計算所述第一糾錯碼所取得的各符號和初始數據，來執行計算所述第二糾錯碼用的所定運算；針對第2次以后的第一符號群，取入上述第一運算電路所取入的各符號和在暫存器中保持的所述中間數據，來執行計算所述第二糾錯碼用的所定運算。
8.根據權利要求6或7所述的糾錯碼產生電路，其特征在于，所述各第一糾錯碼由所定的符號數構成，同時，對分別從各第一糾錯碼一個接一個收集符號的代碼添加第二糾錯碼，每當由所述第一運算電路計算了所述各第一糾錯碼時，將所計算的第一糾錯碼轉送到外部；在所述第二運算電路中，在將所述第一糾錯碼轉送到外部時，取入構成該第一糾錯碼的各符號來進行計算所述第二糾錯碼用的運算。
9.根據權利要求8所述的糾錯碼產生電路，其特征在于，在由所述第一運算電路計算所述第一糾錯碼中的最后糾錯碼時，將由使用了對應的第一符號群和所述最后糾錯碼的各符號的所述第二運算電路得到的運算結果暫時保持在所述暫存器中。
10.根據權利要求9所述的糾錯編碼產生電路，其特征在于，在將所有所述第一糾錯碼轉送到外部后，將保持在所述暫存器中的第二糾錯碼轉送到外部。
全文摘要
本發明提供一種可使基于糾錯碼的計算的處理速度進一步高速化的糾錯碼產生方法。PO運算電路(171)通過依次取入由8位構成的符號行列表示DVD塊數據時的各列符號來進行計算外奇偶校驗用的運算。另外，在PI運算電路(172)中，通過依次取入PO運算電路(171)所取入的上述符號，來進行各行的內奇偶校驗用的運算。將該PI運算電路(172)的運算結果暫時保持在暫存器(190)中。
文檔編號G11B20/18GK1591658SQ20041005634
公開日2005年3月9日 申請日期2004年8月6日 優先權日2003年9月5日
發明者塚水雄一朗 申請人:三洋電機株式會社