Mram及其數據讀法的制作方法

專利名稱：Mram及其數據讀法的制作方法
技術領域：
本發明涉及具有利用磁阻效應進行“1”、“0”信息存儲的磁性隨機存取存儲器(MRAM)及其數據讀出方法。特別是，以分割位線結構(分層位線方式)配置交叉點型存儲單元的存儲單元陣列中的讀出時的主/副位線以及字線的電位控制。
背景技術：
MRAM，是通過利用磁阻效應進行“1”或“0”信息存儲使存儲器動作的器件，作為兼備非易失性、高集成性、高可靠性、低耗電性以及高速動作性的通用存儲器件的候補之一占有一席之地，各個公司已經開始開發。
在磁阻效應中公知的主要有GMR(巨磁阻)和TMR(隧道磁阻)兩種效應。其中利用GMR效應的元件(GMR元件)的是利用夾持于兩個強磁性層中的導體的電阻根據上下的強磁性層的自旋的方向而變化的現象來存儲信息的器件。不過，GMR元件，由于表示磁阻值的變化的比例的MR比很低，大約為10％，存儲信息的讀出信號很小，確保讀出范圍就成為實現MRAM的最大課題。因此，一般認為在當前實用性還不充分。
另一方面，作為利用TMR效應的代表性的元件，已知有利用自旋極化隧道效應產生的磁阻的變化的MTJ(磁隧道結)元件。此MTJ元件，是一種由強磁性層的兩個金屬層夾持絕緣膜(隧道絕緣膜)的疊層結構。在MTJ元件中，在上下的強磁性層的自旋方向互相平行時，在經由隧道絕緣膜的兩個強磁性層之間的隧穿概率最大，其結果電阻值最小。與此相對，在上下的強磁性層的自旋方向互相反平行時，同一隧穿概率最小而電阻值最大。為了實現這樣的兩種自旋狀態，通常，上述強磁性層(磁性體薄膜)中的某一方，設定其磁化方向為固定不受外部磁化的影響。一般，將此磁化方向固定的強磁性層稱為釘扎層。另一方的強磁性層(磁性體薄膜)，根據施加的磁場方向其磁化方向可以計劃為與上述釘扎層平行或反平行。此強磁性層，一般稱其為自由層，擔負存儲信息的任務。在MTJ元件的場合，現在可以得到作為電阻變化率的MR比超過50％的元件，正在逐漸成為MRAM開發的主流。
利用上述MTJ元件的對MRAM的寫入是，為了使上述自由層的磁化方向反轉，使大于等于一定大小的電流流過對各個存儲單元直交通過的位線和字線，相應于由此而發生的合成磁場的大小控制自由層的磁化方向而進行的。
與此相對，讀出是，在與所選擇的位相對應的MTJ元件的兩個磁性體薄膜之間施加電壓，從流過其中的電流讀取電阻值或者在所選擇的MTJ元件中流過恒定電流，從而可以檢測出在兩個磁性體薄膜之間發生的電壓。
作為這種利用MTJ元件的MRAM一例，比如，在下面的文獻中有報告ISSCC2000技術論文摘要P128《一種10毫微秒存取的在每個單元利用隧道磁阻和FET開關的非易失性存儲陣列》。不過，由于此文獻中描述的MRAM的結構，1位數據是借助兩個MOS晶體管和兩個MTJ元件進行存儲的，難以大容量化和高集成化。另外，如果要獲得大容量化和高集成化，由于寄生電容和寄生電阻的增大可能會使存取速度降低。
為了做到大容量化和高集成化，提出了一種1位數據由一個選擇元件(MOS晶體管或二極管)和一個MTJ元件進行存儲的結構。另外，也提出了一種稱為交叉點型不需要單元選擇元件的存儲單元，即一位數據由一個MTJ元件進行存儲的結構。如果采用交叉點型存儲單元，有可能讀出速度會降低，讀出動作范圍會變小，尚有待改進。

發明內容
所以，本發明的目的是提供一種可獲得大容量化及高集成化而存取速度也可實現高速化的磁性隨機存取存儲器及其數據讀出方法。
根據本發明的一種實施方式，可提供一種具有如下構成的磁性隨機存取存儲器具有表現磁阻效應的交叉點型的存儲單元的多個單元單位；與上述各單元單位中的存儲單元的一端分別連接的字線；與上述各單元單位中的多個存儲單元的另一端以規定的單位共同連接的副位線；經開關電路分別與多個副位線共同連接并與上述副位線一起形成分層位線結構的主位線；用來選擇上述主位線與讀出放大器相連接的列選擇電路；行選擇電路，其結構為在通過控制上述開關電路以上述單元單位為單位進行上述字線的選擇動作、讀出動作時，位于連接了所選擇的存儲單元的選擇字線以外，將與連接了上述所選擇的存儲單元的副位線相連接的非選擇的存儲單元相連接的字線設定為浮動狀態，而將與不包含所選擇的存儲單元的單元單位中的存儲單元相連接的字線設定為與上述主位線同一電位。
另外，根據本發明的一種實施方式，可提供一種具有如下構成的磁性隨機存取存儲器表現磁阻效應的交叉點型的存儲單元配置成為矩陣形狀，在數據讀出時使用的讀出位線由主位線和副位線構成的分層位線方式的存儲單元陣列；以及在讀出動作時，將與所選擇的存儲單元相連接的副位線所連接的非選擇的存儲單元所連接的字線置于浮動狀態，將與不包含所選擇的存儲單元的副位線相連接的上述以外的字線設定為實質上與上述主位線相等的電位的字線電位設定部件。
此外，根據本發明的一種實施方式，可提供一種具有如下構成的磁性隨機存取存儲器表現磁阻效應的交叉點型的存儲單元配置成為矩陣形狀，在數據讀出時使用的讀出位線由主位線和副位線構成的分層位線方式的存儲單元陣列；使用于選擇上述存儲單元的字線與不同的第1、第2電位供給源有選擇地連接的連接部件；以及控制上述連接部件，將上述字線電氣地設定為浮動狀態的控制部件。
根據本發明的一種實施方式，可提供一種具有如下構成的磁性隨機存取存儲器的數據讀出方法，一種磁性隨機存取存儲器的數據讀出方法，其特征在于該方法是一種從具有表現磁阻效應的交叉點型的存儲單元配置成為矩陣形狀，在數據讀出時所使用的讀出位線由主位線和副位線構成的分層位線方式的存儲單元陣列的從磁性隨機存取存儲器讀出數據的方法，其構成包括聲明與要選擇的存儲單元相連接的字線，并且使與要選擇的存儲單元所連接的副位線相連接的非選擇的存儲單元所連接的字線成為浮動狀態；以及將與不包含所選擇的存儲單元的副位線相連接的上述以外的字線設定為與上述主位線實質上相等的電位。
根據上述構成及方法，因為使用的是不需要單元的選擇元件的交叉點型存儲單元，容易實現大容量化和高集成化。另外，因為采用分層位線方式(分割位線結構)，在其讀出動作時，使與所選擇的存儲單元同一副位線(分割位線)相連接的全部存儲單元的字線保持電浮動狀態，并且向與選擇單元不同的副位線所連接的全部存儲單元的字線供給與全部主位線同一的電位，所以可以抑制交叉點型存儲單元固有的讀出時的誤差電流分量。并且，通過將處于非選擇狀態的全部副位線的電位設定為與主位線相同，可以使讀出動作做到高速化。由此，容易達到大容量化和高集成化，并且可以實現讀出范圍大、可高速讀出的MRAM及其數據讀出方法。


圖1為示出按照本發明的實施方式1的磁性隨機存取存儲器(MRAM)的主要部分的抽出示圖，是示出讀出系統的核心部分的框圖。
圖2為示出圖1所示的MRAM的讀出動作時的時序圖。
圖3為示出按照本發明的實施方式2的磁性隨機存取存儲器(MRAM)的主要部分的抽出示圖，是示出讀出系統的核心部分的框圖。
圖4為示出圖3所示的MRAM的讀出動作時的時序圖。
圖5為示出按照本發明的實施方式3的磁性隨機存取存儲器(MRAM)的主要部分的抽出示圖，是示出讀出系統的核心部分的框圖。
圖6為示出圖5所示的MRAM的讀出動作時的時序圖。
圖7為用來說明按照本發明的實施方式1至實施方式3的MRAM的應用例1的示圖，是示出數字用戶線路(DSL)用調制解調器的DSL數據通道部分的框圖。
圖8為用來說明按照本發明的實施方式1至實施方式3的MRAM的應用例2的示圖，是示出手機終端的框圖。
圖9為用來說明按照本發明的實施方式1至實施方式3的MRAM的應用例3的示圖，是示出將MRAM收納于智能媒體等媒體內容的智能卡(MRAM卡)的示例的上視圖。
圖10為示出用來將數據轉寫到MRAM卡的轉寫裝置的平面圖。
圖11為示出用來將數據轉寫到MRAM卡的轉寫裝置的剖面圖。
圖12為示出用來將數據轉寫到MRAM卡的上嵌式轉寫裝置的剖面圖。
圖13為示出用來將數據轉寫到MRAM卡的載入式轉寫裝置的剖面圖。
具體實施例方式圖1為示出按照本發明的實施方式1的磁性隨機存取存儲器(MRAM)的主要部分的抽出示圖。由于本發明系涉及讀出動作，此處為簡化說明起見只示出讀出系統的核心部分，寫入系統的核心部分則省略。由MTJ元件構成的交叉點型存儲單元MC11～MC48，配置于多個(此處為2個)存儲單元塊(單元單位)中。第1存儲單元塊中的存儲單元MC11～MC14、MC21～MC24、MC31～MC34、MC41～MC44分別以其一端與作為共同節點的副位線SBL1、SBL3、SBL5、SBL7各四個相連接。另外，第2存儲單元塊中的存儲單元MC15～MC18、MC25～MC28、MC35～MC38、MC45～MC48分別以其一端與作為共同節點的副位線SBL2、SBL4、SBL6、SBL8各四個相連接。這些副位線SBL1～SBL8，分別經過用作選擇開關(開關電路)的選擇MOS晶體管Q1～Q8的電流通路與主位線MBL1～MBL4每列相連接。就是說，向包含選擇單元的副位線SBL1～SBL8的選擇MOS晶體管Q1～Q8供給高電平的柵信號作為單元單位的選擇信號，換言之，通過使選擇線SS1或SS2遷移到高電位，可以使特定的副位線SBL1～SBL8以單元單位為單位選擇連接到主位線MBL1～主位線MBL4。
在上述主位線MBL1～MBL4上連接有列選擇電路。此列選擇電路，其構成包含偏置電路31-1～31-4、作為列選擇柵的MOS晶體管Q11～Q14、列選擇線CSL1～CSL4、列譯碼器及列選擇線(CSL)驅動器33等。
就是說，主位線MBL1～MBL4，在其一端與上述偏置電路31-1～31-4相連接，對全部主位線MBL1～MBL4施加規定的偏置電壓。另外，各主位線MBL1～MBL4的一個端部，經過上述MOS晶體管Q11～Q14的電流通路選擇地與讀出放大器32相連接，將存儲單元MC11～MC18、MC21～MC28、MC31～MC38 MC41～MC48的存儲數據進行檢測放大而讀出到芯片內或芯片外的其他電路。上述MOS晶體管Q11～Q14的柵與列選擇線CSL1～CSL4相連接，并且在這些列選擇線CSL1～CSL4上輸入有上述列譯碼器及CSL驅動器33的輸出信號。
另一方面，上述交叉點型存儲單元MC11～MC18、MC21～MC28、MC31～MC38、MC41～MC48的另一端分別與每行不同的布線層相連接。在讀出時，這些布線層，用作讀出用字線RWL(RWL1～RWL8)。在上述讀出用字線RWL1～RWL8的兩端設置有行選擇電路。此行選擇電路，其構成包含MOS晶體管Q31～Q38，偏置電路36，第1行譯碼器及讀出字線驅動器35-1、35-2，MOS晶體管Q21～Q28，第2行譯碼器及讀出字線驅動器34-1、34-2等。
就是說，在上述讀出用字線RWL1～RWL8的一端上分別連接有MOS晶體管Q31～Q38的電流通路的一端，MOS晶體管Q31～Q38的電流通路的另一端與偏置電路36的輸出端子相連接。這些MOS晶體管Q31～Q38，由從第1行譯碼器及讀出字線驅動器35-1、35-2輸出的字線電位設定信號RWLSET1、RWLSET2以單元單位為單位驅動，上述讀出用字線RWL1～RWL4或RWL5～RWL8選擇性地由偏置電路36輸出的偏置電壓設定。由此偏置電路36產生與偏置電路31-1～31-4實質上相等的偏置電壓。
在上述讀出用字線RWL1～RWL8的另一端分別連接有MOS晶體管Q21～Q28的電流通路的一端，而MOS晶體管Q21～Q28的電流通路的另一端與作為基準電位Vss電源(接地電位)相連接。這些MOS晶體管Q21～Q28，由第2行譯碼器及讀出字線驅動器34-1、34-2輸出的字線驅動信號RWLACT1～RWLACT8個別驅動，上述讀出用字線RWL1～RWL8(布線層)選擇性地被設定為低電壓電平(比如，Vss電平)。
由這兩個行譯碼器及讀出字線驅動器34-1、34-2、35-1、35-2產生的字線電位的控制方法的差別，在于可否個別控制各讀出用字線RWL1～RWL8或可否以單元單位為單位(或以副位線為單位)進行控制。
如果在數據讀出中，比如，選擇以虛線圍出的存儲單元MC22，則通過使在與此存儲單元MC22相對應的副位線SLB3和主位線MBL2之間設置的選擇MOS晶體管Q3的柵輸入信號(選擇線SS1)遷移到高電位而導通，使主位線MBL2和副位線SBL3連接。另外，利用第2行譯碼器及讀出字線驅動器34-1只使與選擇單元MC22相當的字線驅動信號RWLACT2遷移到高電位，利用第1行譯碼器及讀出字線驅動器35-1使輸出的字線電位設定信號RWLSET1遷移到低電位。
由此，從主位線MBL2經副位線SBL3生成通向讀出用字線RWL2的電流通路。其后，由列譯碼器及CSL驅動器33中的列譯碼器對從外部輸入的列地址信號進行譯碼，利用CSL驅動器使選擇信號CSL2遷移到高電位狀態，使選擇MOS晶體管Q12導通而使主位線MBL2與讀出放大器32相連接。此時，利用上述列選擇信號CSL2將與主位線MBL2相連接的偏置電路(位線偏置電路)31-2設定為非活動狀態。
對上述選擇的主位線MBL2從讀出放大器32施加與偏置電路31-2的同電位(實質上是相等電位)，并通過對流過選擇單元MC22的電流進行檢測和放大而讀出存儲信息。
此時，與包含選擇單元MC22的副位線SBL3相連接的非選擇單元群(MC21、MC23、MC24)相連接的字線群RWL1、RWL3、RWL4，由行譯碼器及讀出字線驅動器35-1、34-1控制為浮動狀態。另一方面，與不包含選擇單元MC22的副位線SBL2、SBL4、SBL6、SBL8相連接的非選擇單元群MC15～MC18、MC25～MC28、MC35～MC38、MC45～MC48所連接的字線群RWL5～RWL8，通過利用行譯碼器及讀出字線驅動器35-2、34-2，設定MOS晶體管Q35～Q38導通、MOS晶體管Q27～Q28為非導通狀態，設定偏置電路36輸出的偏置電壓為，即與主位線MBL1～MBL4實質上相等的偏置電壓。
另外，在上述圖1示出的電路中，是以32位大小的存儲單元MC11～MC18、MC21～MC28、MC31～38、MC41～MC48為例，但在實際的MRAM中，存儲單元采用適當的二維集成配置。另外，例示的是分別與副位線SBL1～SBL8相連接的4位的存儲單元，但也可以進行適當的變更。
圖2為示出選擇上述存儲單元MC22的讀出動作時的時序圖。在待機狀態中，為了使作為在副位線SBL1～SBL8和主位線MBL1～MBL4之間的選擇開關的MOS晶體管Q1～Q8全部處于非導通狀態，選擇線SS1、SS2處于低電位狀態。另一方面，全部主位線MBL1～MBL4，由位線偏置電路31-1～31-4設定為規定的偏置電壓。此外，通過將作為列譯碼器及CSL驅動器33的輸出信號的列選擇信號CSL1～CSL4設定為低電位，讀出放大器32與全部位線(主位線MBL1～MBL4及副位線SBL1～SBL8)斷開。全部的字線RWL1～RWL8，通過將第2行譯碼器及讀出字線驅動器34-1、34-2的輸出信號RWLACT1～RWLACT8設定為低電位，將第1行譯碼器及讀出字線驅動器35-1、35-2的輸出信號RWLSET1、RWLSET2設定為高電位而與偏置電路(字線偏置電路)36相連接。
另外，因為上述字線偏置電路36及位線偏置電路34-1～34-4生成實質上相等的偏置電壓，在待機狀態下，全部主位線MBL1～MBL4和讀出用字線RWL1～RWL8預充電為同電位。另外，全部副位線SBL1～SBL8，由于MTJ元件MC11～MC48是單純的電阻，經由讀出用字線RWL1～RWL8，設定為與字線及位線同樣的電位。
與此相對，在活動(Active)狀態下，因為設想選擇了存儲單元MC22，作為柵輸入信號的選擇線SS1和字線驅動信號RWLACT2向高電位遷移，并且字線電位設定信號RWLSET1向低電位遷移。由此，經過MBL2→SBL3→RWL2形成電流通路。另外，通過輸入與選擇單元MC22相當的列地址信號，列選擇信號CSL2向高電位遷移，選擇的主位線MBL2和讀出放大器32電氣結合。其結果，只有選擇單元MC22的數據轉送到讀出放大器32，于其中經檢測放大后，經由未圖示的讀出系統電路群讀出到存儲器的外部。此時，利用列選擇信號CSL2使選擇主位線MBL2的偏置電路31-2變成非活動狀態。
但是，與包含選擇單元MC22的副位線SBL3相連接的其他非選擇單元用的字線RWL1、RWL3、RWL4，由于字線電位設定信號RWLSET1遷移到低電位，被控制為電浮動狀態。此時，因為字線電位設定信號RWLSET2依然保持為高電位，與不包含選擇單元MC22的副位線SBL2、SBL4、SBL6、SBL8相連接的存儲單元MC15～MC18、MC25～MC28、MC35～MC38、MC45～MC48的字線群RWL5～RWL8保持與字線偏置電路36相連接的狀態。其結果，字線群RWL5～RWL8，保持與主位線MBL1～MBL4同一電位狀態。因此，處于與主位線MBL1～MBL4斷開的狀態的副位線SBL2、SBL4、SBL6、SBL8的電位也經過RWL5～RWL8成為低阻抗狀態，可以保持與主位線MBL1～MBL4同一電位狀態。由此，在下一個周期中，可以避免與副位線SBL2、SBL4、SBL6、SBL8相連接的任意存儲單元存取時的速度散差及速度降低。

圖3為示出按照本發明的實施方式2的MRAM的概略構成框圖。在圖3中，對于與圖1同一構成部賦予相同的標號，其詳細說明則省略。本實施方式2與前述的實施方式1的差異是在圖1中行譯碼器及讀出字線驅動器是配置于讀出字線RWL1～RWL8的兩端，而此處則只設置于一端側。
為實現此電路方式，設置了對每個單元單位選擇性地將讀出字線RWL1～RWL4、RWL5～RWL8連接到偏置電路36的選擇電路37-1、37-2。選擇電路37-1的構成包括電流通路的一端與上述讀出字線RWL1～RWL4分別連接，另一端與偏置電路36的輸出端子的共同連接的N溝道型MOS晶體管Q41～Q44；以及將從行譯碼器及讀出字線驅動器34輸出的柵信號(經選擇線SS1進行轉送，將副位線SBL1、SBL3、SBL5、SBL7選擇性地與主位線MBL1～MBL4相連接的信號)進行邏輯反相的反相器38-1。從此反相器38-1輸出的信號bSS1，供給上述MOS晶體管Q41～Q44的柵。同樣，選擇電路37-2的構成包括電流通路的一端與上述讀出字線RWL5～RWL8分別連接，另一端與偏置電路36的輸出端子的共同連接的N溝道型MOS晶體管Q45～Q48；以及將從行譯碼器及讀出字線驅動器35輸出的柵信號(經選擇線SS2進行轉送，將副位線SBL2、SBL4、SBL6、SBL8選擇性地與主位線MBL1～MBL4相連接的信號)進行邏輯反相的反相器38-2。由此反相器38-2輸出的信號bSS2，供給上述MOS晶體管Q45～Q48的柵。
圖4為示出按照本實施方式2的MRAM的讀出動作的時序圖。比較圖4和圖2的時序圖可知，基本動作與實施方式1相同，只是在對每個單元單位將讀出字線RWL1～RWL4、RWL5～RWL8選擇性地與偏置電路36相連接的動作中使用柵信號(選擇線SS1、SS2)的反相信號bSS1、bSS2這一點不同。
所以，在本實施方式2中也可獲得與上述實施方式1同樣的作用效果。
圖5為示出按照本發明的實施方式3的MRAM概略構成的框圖。
在本實施方式3中，與圖3一樣，原來配置于讀出字線RWL1～RWL8的兩端的行譯碼器及讀出字線驅動器現在只設置于一端側。于是，通過由P溝道型MOS晶體管Q51～Q54、Q55～Q58構成選擇電路39-1、39-2，對這些MOS晶體管Q51～Q54、Q55～Q58直接供給柵信號(經選擇線SS1、SS2轉送，將副位線選擇性地與主位線相連接的信號)。
圖6為示出本實施方式3的動作時的時序圖?；緞幼髋c實施方式1、2相同，只是在對每個單元單位將讀出字線RWL1～RWL4、RWL5～RWL8選擇性地與偏置電路36相連接的動作中使用柵信號(選擇線SS1、SS2的電位)這一點不同。
所以，在本實施方式3中也可獲得與上述實施方式1、2同樣的作用效果。
如上所述，根據本發明的各實施方式，因為使用的是不需要單元的選擇元件的交叉點型存儲單元，容易實現大容量化和高集成化。另外，因為采用分層位線方式(分割位線結構)，在其讀出動作時，使與所選擇的存儲單元同一副位線(分割位線)相連接的全部存儲單元的字線保持電浮動狀態，并且向與選擇單元不同的副位線(分割位線)所連接的全部存儲單元的字線供給與全部主位線同一電位，所以可以抑制交叉點型存儲單元固有的讀出時的誤差電流分量。而且，通過將處于非選擇狀態的全部副位線(分割位線)的電位設定為與主位線相同，可以使讀出動作做到高速化。因此，容易達到大容量化，并且可以實現讀出范圍大、可高速讀出的MRAM。
另外，按照本發明的實施方式1至3的磁性隨機存取存儲器(半導體存儲裝置)，可應用于各種裝置。在圖7至圖13中示出這些應用例的一部分。
(應用例)圖7示出抽出的數字用戶線路(DSL)用調制解調器的DSL數據通道部分的框圖。此調制解調器的構成包括可編程的數字信號處理器(DSP)100、A/D變換器110、D/A變換器120、發送驅動器150以及接收機放大器160等。在圖7中，省略了帶通濾波器而代之以作為用來保持線路碼程序(相應于由DSP執行的、代碼化的用戶線路信息、傳送條件等(線路碼；QAM、CAP、RSK、FM、AM、PAM、DWMT等)選擇調制解調器并使其動作的程序)的各種類型的任選存儲器而示出的本實施方式的磁性隨機存取存儲器170和EEPROM180。
另外，在本應用例中，作為用來保持線路碼程序的存儲器使用的是磁性隨機存取存儲器170和EEPROM180兩種存儲器，不過也可以將EEPROM180換為磁性隨機存取存儲器。就是說，從構成上也可以不使用兩種存儲器，而只使用磁性隨機存取存儲器。
(應用例2)作為另一應用例圖8示出了手機終端300。實現通信功能的通信部200的構成包括收發天線201、天線共用器(雙工器)202、接收部203、基帶處理部204、用作聲音編碼的DSP205、揚聲器(受話器)206、話筒(送話器)207、發送部208以及頻率合成器209等。
另外，在此手機終端300中設置有控制該手機終端的各部的控制部220?？刂撇?20，是CPU221、ROM222、本實施方式的磁性隨機存取存儲器(MRAM)223以及閃存224經CPU總線225連接而形成的微型計算機。在上述ROM222中預先存儲在CPU221中執行的程序及顯示用的字體等必需的數據。MRAM223主要用作作業區，CPU221在程序執行中根據需要臨時存儲計算過程中的數據等或臨時存儲在控制部220和各部之間交換的數據的場合等等時使用。另外，閃存224是用來在手機終端300的電源切斷時，比如，將最后的設定條件進行存儲以便在下一個電源接通時恢復同樣設定的這種使用方法中用來存儲這些設定參數的。由此，即使是手機終端的電源切斷，所存儲的設定參數也不會消失。
此外，在此手機終端300中設置有聲頻再生處理部211、外部輸出端子212、LCD控制器213、顯示用LCD(液晶顯示器)214以及產生呼叫音的振鈴信號器215等。上述聲頻再生處理部211，使輸入到手機終端300的音頻信息(或存儲于后述的外部存儲器240中的音頻信息)再生。再生的音頻信息，可以通過經外部輸出端子212傳送到耳機及便攜式音箱等在外部取出。這樣，通過設置聲頻再生處理部211，就可以對音頻信息進行再生。上述LCD控制器213，比如，可以經CPU總線225接受來自上述CPU221的顯示信息，變換為用來控制LCD214的LCD控制信息，驅動LCD214而進行顯示。
在上述手機終端300中，設置有接口電路(I/F)231、233、235、外部存儲器240、外部存儲器插槽232、按鍵操作部234以及外部輸入輸出端子236等。在上述外部存儲器插槽232之中，可插入存儲卡等外部存儲器240。此外部存儲器插槽232，經接口電路(I/F)231與CPU總線225相連接。這樣，通過在手機終端300中設置插槽232，就可以將手機終端300內部的信息寫到外部存儲器240中，或將存儲于外部存儲器240中的信息(比如音頻信息)輸入到手機終端300。上述按鍵操作部234，經接口電路(I/F)233與CPU總線225相連接。從按鍵操作部234輸入的鍵輸入信息傳送到，比如，CPU221。上述外部輸入輸出端子236，經接口電路(I/F)233與CPU總線225相連接，作為將來自外部的各種信息輸入到手機終端300或從手機終端300將信息輸出到外部之際的端子而發揮作用。
另外，在本應用例中，使用的是ROM222、MRAM223及閃存224，但也可以將閃存224換為磁性隨機存取存儲器，另外，也可以將ROM222置換為磁性隨機存取存儲器。
(應用例3)圖9至13分別示出將磁性隨機存取存儲器應用于容納智能媒體等媒體內容的智能卡(MRAM卡)的示例。
在MRAM卡400中，內置MRAM芯片401。在MRAM卡400中，在與MRAM芯片401相對應的位置形成開口部402，露出MRAM芯片401。在此開口部402中設置擋板403，在攜帶該MRAM卡時以擋板403保護MRAM芯片401。此擋板403，由具有屏蔽外部磁場效果的材料，比如，由陶瓷材料制作的。在轉寫數據時，打開擋板403，使MRAM芯片401露出。外部端子404，是用于將存儲于MRAM卡中的內容數據取出到外部時使用。
圖10和圖11分別示出用來將數據轉寫到上述MRAM卡時使用的轉寫裝置。圖10是插卡型的轉寫裝置上視圖，圖11為其剖面圖。在將終端用戶使用的第2MRAM卡450按照箭頭所示的方向插入到轉寫裝置500的插入部510中時，可一直推進到受到止動器520阻擋為止。此止動器520的作用是使第1MRAM550和第2MRAM卡450位置重合的部件。如果將第2MRAM卡450置于規定的位置，則從第1MRAM數據改寫控制部向外部端子530供給控制信號，將存儲于第1MRAM550中的數據轉寫到第2MRAM卡450。
在圖12中示出上嵌式轉寫裝置的剖面圖。此轉寫裝置，如箭頭所示，是以520為目標將第2MRAM卡450嵌入于第1MRAM550之上的載置型裝置。因為其轉寫方法與插卡型相同，其說明省略。
在圖13中示出載入式轉寫裝置。此轉寫裝置，與CD-ROM驅動器及DVD驅動器一樣，在轉寫裝置500中設置有滑動托盤560，此滑動托盤560可在箭頭所示的方向上移動。在滑動托盤560移動到虛線所示的位置時，將第2MRAM卡450放置到滑動托盤560上而將其傳送到轉寫裝置500內部。因為傳送是使第2MRAM卡450的前端接觸到止動器520為止這一點以及轉寫方法都與插入型相同，其說明省略。
如上所述，根據本發明的一個方面，可獲得一種大容量化及高集成化而存取速度也可實現高速化的磁性隨機存取存儲器及其數據讀出方法。
其他的優點和改型對于本領域人士是易于實現的。因此，本發明在其廣義上不局限于上述具體細節和代表性的實施方式。所以，在不脫離后附的權利要求及其等同體確定的一般發明概念的精神和范圍的情況下可以實現各種改型。
權利要求
1.一種磁性隨機存取存儲器，其特征在于包括具有表現磁阻效應的交叉點型的存儲單元的多個單元單位；與上述各單元單位中的存儲單元的一端分別連接的字線；與上述各單元單位中的多個存儲單元的另一端以規定的單位共同連接的副位線；經開關電路分別與多個副位線共同連接并與上述副位線一起形成分層位線結構的主位線；用來選擇上述主位線與讀出放大器相連接的列選擇電路；行選擇電路，其結構為在通過控制上述開關電路以上述單元單位為單位進行上述字線的選擇動作、讀出動作時，位于連接了所選擇的存儲單元的選擇字線以外，將與連接了上述所選擇的存儲單元的副位線相連接的非選擇的存儲單元相連接的字線設定為浮動狀態，而將與不包含所選擇的存儲單元的單元單位中的存儲單元相連接的字線設定為與上述主位線同一電位。
2.根據權利要求1所述的磁性隨機存取存儲器，其特征在于上述單元單位是存儲單元(MC11～MC48)配置成為矩陣形狀的存儲單元塊，上述各存儲單元塊中的存儲單元的一端分別在每行與上述字線(RWL1～RWL8)相連接，另一端則在每列與上述副位線(SBL1～SBL8)相連接。
3.根據權利要求1所述的磁性隨機存取存儲器，其特征在于上述開關電路，包含電流通路的一端與上述副位線(SBL1～SBL8)分別相連接，而電流通路的另一端在每列與主位線(MBL1～MBL4)相連接，利用從上述行選擇電路(34-1、34-2)輸出的單元單位的選擇信號(SS1、SS2)進行開/關控制的第1MOS晶體管(Q1～Q8)。
4.根據權利要求1所述的磁性隨機存取存儲器，其特征在于上述列選擇電路的構成包括電流通路的一端與上述主位線(MBL1～MBL4)分別相連接，另一端與上述讀出放大器(32)相連接的列選擇用的第2MOS晶體管(Q11～Q14)；與上述第2MOS晶體管的柵相連接的列選擇線(CSL1～CSL4)；向上述列選擇線輸出列地址選擇信號進行選擇性驅動的CSL驅動器(33)；以及基于從上述CSL驅動器輸出的列地址選擇信號向上述主位線選擇性地賦予偏置電壓的第1偏置電路(31-1～31-4)。
5.根據權利要求1所述的磁性隨機存取存儲器，其特征在于上述行選擇電路，包含對上述各單元單位分別選擇性地驅動上述字線(RWL1～RWL8)，并且將包含對上述各單元單位分別控制上述開關電路(Q1～Q8)而選擇的存儲單元的單元單位中的副位線(SBL1～SBL8)與主位線(MBL1～MBL4)相連接的讀出字線驅動器(34-1、34-2、35-1、35-2)；以及將行地址信號譯碼而供給上述讀出字線驅動器的行譯碼器(34-1、34-2、35-1、35-2)。
6.根據權利要求1所述的磁性隨機存取存儲器，其特征在于上述行選擇電路的構成包括電流通路的一端與上述字線(RWL1～RWL8)的一端分別相連接，該電流通路的另一端共同連接的第3MOS晶體管(Q31～Q38)；對上述第3MOS晶體管的另一端賦予偏置電壓的第2偏置電路(36)；以上述單元單位為單位驅動上述第3MOS晶體管的第1讀出字線驅動器(35-1、35-2)；對行地址信號進行譯碼供給上述第1讀出字線驅動器的第1行譯碼器(35-1、35-2)；電流通路的一端分別與上述字線的另一端相連接，該電流通路的另一端與基準電位共同連接的第4MOS晶體管(Q21～Q28)；對上述第4MOS晶體管進行選擇性驅動并且將包含對上述各單元單位分別控制上述開關電路(Q1～Q8)所選擇的存儲單元的單元單位中的副位線(SBL1～SBL8)與主位線(MBL1～MBL4)相連接的第2讀出字線驅動器(34-1、34-2)；以及將上述行地址信號譯碼而供給上述第2讀出字線驅動器的第2行譯碼器(34-1、34-2)。
7.根據權利要求1所述的磁性隨機存取存儲器，其特征在于上述行選擇電路的構成包括電流通路的一端與上述字線(RWL1～RWL8)的一端分別相連接，該電流通路的另一端共同連接的第3MOS晶體管(Q41～Q48或Q51～Q58)；對上述第3MOS晶體管的另一端賦予偏置電壓的第2偏置電路(36)；電流通路的一端分別與上述字線的另一端相連接，該電流通路的另一端與基準電位共同連接的第4MOS晶體管(Q21～Q28)；對上述第4MOS晶體管進行選擇性驅動、并且將包含對上述各單元單位分別控制上述開關電路(Q1～Q8)和上述第3MOS晶體管所選擇的存儲單元的單元單位中的副位線(SBL1～SBL8)與主位線(MBL1～MBL4)相連接、同時將字線(RWL1～RWL8)與上述第2偏置電路相連接的讀出字線驅動器(34、35)；以及將行地址信號譯碼而供給上述讀出字線驅動器的行譯碼器(34、35)。
8.根據權利要求7所述的磁性隨機存取存儲器，其特征在于上述第3MOS晶體管(Q41～Q48)是N溝道型，對每一個單元單位，將供給上述開關電路(Q1～Q8)的信號(SS1、SS2)的反相信號(bSS1、bSS2)供給上述第3MOS晶體管的柵。
9.根據權利要求7所述的磁性隨機存取存儲器，其特征在于上述第3MOS晶體管(Q51～Q58)是P溝道型，對每一個單元單位，將供給上述開關電路(Q1～Q8)的信號(SS1、SS2)供給上述第3MOS晶體管的柵。
10.根據權利要求4所述的磁性隨機存取存儲器，其特征在于上述第1偏置電路(31-1～31-4)，根據從上述CSL驅動器(33)輸出的列地址選擇信號，停止對所選擇的主位線(MBL1～MBL4)進行偏置電壓的施加。
11.根據權利要求10所述的磁性隨機存取存儲器，其特征在于選擇的主位線，響應上述列地址選擇信號被連接到上述讀出放大器(32)而從上述讀出放大器對其施加實質上與從上述第1偏置電路(31-1～31-4)輸出的偏置電壓相等的電壓。
12.根據權利要求6所述的磁性隨機存取存儲器，其特征在于從上述第2偏置電路(36)所輸出的偏置電壓與從上述第1偏置電路(31-1～31-4)所輸出的偏置電壓實質上相等。
13.根據權利要求7所述的磁性隨機存取存儲器，其特征在于從上述第2偏置電路(36)所輸出的偏置電壓與從上述第1偏置電路(31-1～31-4)輸出的偏置電壓實質上相等。
14.一種磁性隨機存取存儲器，其特征在于包括表現磁阻效應的交叉點型的存儲單元配置成為矩陣形狀，在數據讀出時使用的讀出位線由主位線和副位線構成的分層位線方式的存儲單元陣列；以及在讀出動作時，將與所選擇的存儲單元相連接的副位線所連接的非選擇的存儲單元所連接的字線置于浮動狀態，將與不包含所選擇的存儲單元的副位線相連接的上述以外的字線設定為實質上與上述主位線相等的電位的字線電位設定部件。
15.根據權利要求14所述的磁性隨機存取存儲器，其特征在于與所選擇的存儲單元(MC11～MC48)相連接的字線(RWL1～RWL8)的電位，和與不包含選擇的存儲單元的副位線(SBL1～SBL8)相連接的非選擇的存儲單元所連接的字線的電位不同。
16.根據權利要求14所述的磁性隨機存取存儲器，其特征在于其構成還包括使上述主位線(MBL1～MBL4)的電位保持為規定的偏置電壓的偏置部件(31-1～31-4)。
17.根據權利要求16所述的磁性隨機存取存儲器，其特征在于上述偏置部件(31-1～31-4)，響應選擇上述存儲單元陣列的行地址選擇信號，停止對所選擇的主位線(MBL1～MBL4)進行偏置電壓的供給。
18.根據權利要求17所述的磁性隨機存取存儲器，其特征在于上述所選擇的主位線(MBL1～MBL4)，響應上述列地址選擇信號被連接到上述讀出放大器(32)而從上述讀出放大器對其施加實質上與從上述偏置部件(31-1～31-4)輸出的偏置電壓相等的電壓。
19.一種磁性隨機存取存儲器，其特征在于包括表現磁阻效應的交叉點型的存儲單元配置成為矩陣形狀，在數據讀出時使用的讀出位線由主位線和副位線構成的分層位線方式的存儲單元陣列；使用于選擇上述存儲單元的字線與不同的第1、第2電位供給源有選擇地連接的連接部件；以及控制上述連接部件，將上述字線電氣地設定為浮動狀態的控制部件。
20.根據權利要求19所述的磁性隨機存取存儲器，其特征在于上述控制部件，具有在讀出時設定用于字線的電位的第1、第2行譯碼器及字線驅動器(34-1、34-2、35-1、35-2)，通過利用上述第1、第2行譯碼器及字線驅動器使上述連接部件(Q21～Q28、Q31～Q38)非活性化，將上述字線(RWL1～RWL8)電氣地設定為浮動狀態。
21.根據權利要求20所述的磁性隨機存取存儲器，其特征在于上述連接部件(Q1～Q8)，具有根據上述第1、第2行譯碼器及字線驅動器(34-1、34-2、35-1、35-2)的輸出信號，將上述字線(RWL1～RWL8)分別與第1、第2電位供給源相連接的第1、第2選擇電路(Q21～Q28、Q31～Q38)，上述第1、第2選擇電路分別由N溝道型MOS晶體管構成，上述MOS晶體管分別由上述第1、第2行譯碼器及字線驅動器的輸出信號控制。
22.根據權利要求21所述的磁性隨機存取存儲器，其特征在于從第1行譯碼器及字線驅動器(35-1、35-2、34、35)供給上述第1選擇電路(Q31～Q38、37-1、37-2、39-1、39-2)的信號是以各副位線(SBL1～SBL8)為單位獨立的，從上述第2行譯碼器及字線驅動器(34-1、34-2、34、35)供給上述第2選擇電路(Q21～Q28)的信號是在各字線(RWL1～RWL8)分別獨立的。
23.根據權利要求19所述的磁性隨機存取存儲器，其特征在于上述控制部件，具有在讀出時用于設定字線的電位的行譯碼器及字線驅動器(34-1、34-2、35-1、35-2、34、35、37-1、37-2、39-1、39-2)，通過利用上述行譯碼器及字線驅動器使上述連接部件(Q1～Q8)非活性化，將上述字線(RWL1～RWL8)電氣地設定電浮動狀態。
24.根據權利要求23所述的磁性隨機存取存儲器，其特征在于上述連接部件，具有根據上述行譯碼器及字線驅動器的輸出信號，將上述字線分別與第1、第2電位供給源相連接的第1、第2選擇電路(37-1、37-2、Q21～Q28)，上述第1、第2選擇電路分別由N溝道型MOS晶體管(Q41～Q48、Q21～Q28)構成，上述MOS晶體管分別由上述行譯碼器及字線驅動器(34、35)的輸出信號控制。
25.根據權利要求24所述的磁性隨機存取存儲器，其特征在于從上述行譯碼器及字線驅動器(34、35)供給上述第1選擇電路(37-1、37-2)的信號是將主位線(MBL1～MBL4)和副位線(SBL1～SBL8)之間的選擇信號(SS1、SS2)進行邏輯反相的信號(bSS1、bSS2)，從上述行譯碼器及字線驅動器(34、35)供給上述第2選擇電路(Q21～Q28)的輸出信號是在各字線(RWL1～RWL8)分別獨立的。
26.根據權利要求23所述的磁性隨機存取存儲器，其特征在于上述連接部件，具有根據上述行譯碼器及字線驅動器(34、35)的輸出信號，將上述字線(RWL1～RWL8)分別與第1、第2電位供給源相連接的第1、第2選擇電路(39-1、39-2、Q21～Q28)，上述第1選擇電路(39-1、39-2)由P溝道型MOS晶體管(Q51～Q58)構成，上述第2選擇電路由N溝道型MOS晶體管(Q21～Q28)構成，上述各MOS晶體管分別由上述行譯碼器及字線驅動器(34、35)的輸出信號控制。
27.根據權利要求26所述的磁性隨機存取存儲器，其特征在于從上述行譯碼器及字線驅動器(34、35)供給上述第1選擇電路(39-1、39-2)的輸出信號是主位線(MBL1～MBL4)和副位線(SBL1～SBL8)之間的選擇信號(SS1、SS2)，從上述行譯碼器及字線驅動器(34、35)供給上述第2選擇電路(Q21～Q28)的輸出信號是在各字線(RWL1～RWL8)分別獨立的。
28.一種磁性隨機存取存儲器的數據讀出方法，其特征在于該方法是一種從具有表現磁阻效應的交叉點型的存儲單元配置成為矩陣形狀，在數據讀出時所使用的讀出位線由主位線和副位線構成的分層位線方式的存儲單元陣列的從磁性隨機存取存儲器讀出數據的方法，其構成包括聲明與要選擇的存儲單元相連接的字線，并且使與要選擇的存儲單元所連接的副位線相連接的非選擇的存儲單元所連接的字線成為浮動狀態；以及將與不包含所選擇的存儲單元的副位線相連接的上述以外的字線設定為與上述主位線實質上相等的電位。
29.根據權利要求28所述的磁性隨機存取存儲器的數據讀出方法，其特征在于在將上述字線設定為與上述主位線實質上相等的電位之后，使選擇的存儲單元所連接的副位線與主位線相連接，選擇上述主位線與讀出放大器相連接，以及對選擇的存儲單元的存儲數據利用上述讀出放大器進行檢測放大而讀出。
全文摘要
本發明提供MRAM及其數據讀法。本發明的目的是提供一種可獲得大容量化及高集成化而存取速度也可實現高速化的磁性隨機存取存儲器及其數據讀出方法。在使用交叉點型的存儲單元和采用分層位線結構的MRAM中，在讀出動作時，使與選擇單元同一副位線(SBL1～SBL8)相連接的存儲單元(MC11～MC48)的字線(RWL1～RWL8)保持電浮動狀態，對與選擇單元不同的副位線相連接的存儲單元的字線供給與主位線(MBL1～MBL4)同一電位。通過使用交叉點型存儲單元，可很容易獲得大容量化及高集成化。另外，可以抑制交叉點型存儲單元固有的讀出時的誤差電流分量，并且，通過將處于非選擇狀態的全部副位線的電位設定為與主位線相同，可以使讀出動作做到高速化。
文檔編號G11C7/18GK1574070SQ20041004537
公開日2005年2月2日 申請日期2004年5月21日 優先權日2003年5月22日
發明者土田賢二, 巖田佳久, 東知輝 申請人:株式會社東芝