專利名稱：以連續脈沖模式存取數據的與位置無關的半導體存儲器件的制作方法
技術領域：
本發明涉及一種半導體存儲器件，尤其涉及一種以連續脈沖模式(continuous burst mode)存取數據的與位置無關的半導體存儲器件。
背景技術：
一個半導體存儲器件包括多個存儲體(banks)，以提高系統性能。多存儲體結構使每一個存儲體能夠獨立地存取數據，并通過對一個行地址的最重要位進行譯碼來選出一個存儲體。
圖1所示為一種現有存儲器件的輸入/輸出(I/O)接腳的框圖。
參照圖1，一個現有存儲器件包括用于接收指令的多個指令輸入接腳；用于接收n個行地址的n個行地址輸入接腳RA0到RAn-1；用于接收m個列地址的m個列地址輸入接腳CA0到CAm-1；以及用于輸入/輸出由各列地址及行地址選出的數據的多個數據I/O接腳DQ0到DQ15。
除此之外，雙數據速率(DDR)同步存儲器件可通過數據選通脈沖信號輸入接腳接收數據選通脈沖信號DQS及互補型數據選通脈沖信號/DQS。該數據選通脈沖信號指的是于數據輸入計時期間被鎖定的一種信號。該同步存儲器件可利用數據選通脈沖信號使輸入數據對齊。
這里，根據存儲器件內可一次輸入/輸出的數據數量確定該數據輸入接腳的數量，一般為八個或十六個。
此外，可根據存儲器件內所設置的單位單元的數量確定行地址輸入接腳RA0到RAn-1的數量以及列地址輸入接腳CA0到CAm-1的數量。假如該存儲器件內所設置的單位單元的數量為1G，即設置有總數為230的單位單元，地址接腳的數量為30。假如該存儲器件包括四個存儲體，則具有1G存儲容量的存儲器件的存儲體設置有256兆(228)個單位單元。
此例中，行地址輸入接腳的數量為16而列地址輸入接腳的數量則為14。行地址輸入接腳的數量大于列地址輸入接腳數量的原因是行地址輸入接腳包括了存儲體地址的緣故。例如，假如該存儲器件包括四個存儲體，可使用各行地址中的最高兩個地址選出一個存儲體。
圖2所示為現有存儲器件的框圖。
參照圖2，該存儲器件包括一存儲體選擇單元60，用于接收第n個和第n-1個行地址RAn-1和RAn-2，并激活四個存儲體選擇信號BS0到BS3中的一個，以選出四個存儲體中的一個；以及四個存儲體10到40，啟動時響應存儲體選擇信號BS0到BS3。
存儲體10到40包括行譯碼器11、21、31和41，用于對行地址進行譯碼，以便從某個存儲體內選出字線WL0到WL2n-3中的一個；列譯碼器12、22、32和42，用于對列地址進行譯碼，以便從某個存儲體內選出2m個位線對中的一個；以及位線讀出放大器13、23、33和43，以將存儲體的輸出數據讀出/放大為加到由列譯碼器12、22、32和42選出的位線對上的數據。除此之外，每一個存儲體都包括2n-3個字線以及2m個位線對。
此外，該存儲器件包括一數據輸出緩沖器50，用于放大并閉鎖由各個存儲體10到40輸出的數據，并輸出經放大及閉鎖的數據。
之后將參照圖1和圖2說明該現有存儲器件的操作過程。
假如該存儲器件工作，可通過該指令輸入接腳輸入根據讀或書操作的指令。分別通過該行地址輸入接腳RA0到RAn-1及列地址輸入接腳CA0到CAm-1輸入對應于該輸入指令的n位行地址及m位列地址。
然后，將通過n位行地址中最高的兩個輸入接腳RAn-1和RAn-2輸入的行地址輸入到該存儲體選擇單元60上，該存儲體選擇單元60則對輸入的行地址進行譯碼，以激活四個存儲體選擇信號BS0到BS3中的一個。
使存儲體(例如存儲體10)內由存儲體選擇信號(例如BS0)選出的行譯碼器11啟動，并將通過各行地址輸入接腳RA0到RAn-3輸入的行地址輸入到該存儲體10的行譯碼器11。
然后，行譯碼器11對所輸入的n-2個行地址進行譯碼，以激活設置于該存儲體內的2n-2個字線中的一個。通過設置于該存儲體10一側內的位線讀出放大器13對儲存在對應于所激活字線(例如WL0)的單位單元內的2m個數據進行讀出/放大。
然后，列譯碼器12對各列地址進行譯碼，以選出設置于該位線讀出放大器13內的2m個讀出放大器中的一個。該位線讀出放大器13包括數量等于設置于該存儲體10內的位線對數量的讀出放大器，且各讀出放大器連接到各位線對上。
假如該執行指令為一讀指令，可通過數據輸出緩沖器50輸出經所選出的讀出放大器讀出/放大的數據信號；假如該執行指令為一寫指令，可通過所選出的讀出放大器閉鎖該外部數據。
然后，重新將由該位線讀出放大器13讀出/放大的2m個數據儲存到對應于由該執行指令激活的字線的2m個單位單元內。
圖3所示為一現有存儲器件的問題的框圖。現有存儲器件的問題將參考圖3進行描述。
該存儲器件使用脈沖模式以便更快速地存取數據。該脈沖模式指的是一種由位線讀出放大器對對應于由所輸入地址激活的字線的2m個數據進行讀出/放大，然后在無額外輸入任何地址的情況下使用經讀出/放大的數據順序輸出數據的模式。
由于并未在對對應于由所激活字線的數據進行讀出/放大之后輸入額外的地址，因此能以極高速率輸入/輸出大量的數據。
參照圖3，激活存儲體10的字線(例如WL9)，以響應對應于該指令的已輸入行地址，并通過設置于該位線讀出放大器13內的2m個讀出放大器對儲存于已激活字線(WL9)上的2m個單位單元內的數據進行讀出/放大。
此時，如果脈沖長度為‘4’且對由執行指令輸入的列地址進行譯碼以選出讀出放大器SA0，順序將由讀出放大器SA0到SA3加以讀出/放大的四個數據輸出到外部。這里，‘脈沖長度’指的是在脈沖模式下順序輸出的數據數量。假如該脈沖長度為‘8’，則順序將由讀出放大器SA0到SA7加以讀出/放大的八個數據輸出到外部。
不過，如果脈沖長度為‘4’，假如選出的是讀出放大器SA2m-2，由于只有對應于最高地址的一個數據受到讀出/放大，因此只順序輸出兩個數據。
此例中，順序一次輸出由讀出放大器SA2m-2及SA2m-1加以讀出/放大的兩個數據，然后再將由該位線讀出放大器13加以讀出/放大的2m個數據重新儲存于字線WL9上。之后，激活下一條字線WL10。再次對對應于該字線WL10的2m個數據進行讀出/放大，并且對應于讀出放大器SA0到SA1的兩個數據被輸出。因此，順序輸出四個數據，但兩個數據是在輸出兩個數據之后的預定時間內才輸出的。
如果脈沖長度為‘8’，八個數據并非順序輸出，而是在從輸出兩個數據算起的預定時間之后順序輸出六個數據。
因此，即使采用脈沖模式，也可能發生因為對應于所輸入列地址所存取數據的位置而未順序輸出對應于該脈沖長度的所有數據的情況。
為了解決上述問題，現有存儲器件使用的是包裹模式。假如由當前輸入的列地址檢驗出對應于該脈沖長度的數據全部被讀出/放大，則關閉該包裹模式，以順序輸出對應于該脈沖長度的所有數據。假如經讀出/放大數據的數量小于該脈沖長度，則開啟該包裹模式，以規則地循環各已輸入列地址，然后再輸出對應于經循環的列地址的數據。
例如，假設該列地址為‘2’。如果該包裹模式呈關閉狀態，順序輸出對應于列地址2，3，4和5的數據。如果該包裹模式呈開啟狀態，順序輸出對應于列地址2，3，0和1的數據。包裹模式的關閉狀態指的是一種‘連續脈沖模式’。
在存儲器件內一次被讀出/放大的數據數量稱作一‘頁’。該頁由設置于該位線讀出放大器內的讀出放大器的數量確定。
由于以高速輸出一頁內的各連續數據，因此該現有存儲器件可工作在連續脈沖模式下。不過，由于該現有存儲器件無法在各頁之間的邊界上輸出各連續數據，因此可在包裹模式的關閉狀態下工作。
換句話說，根據所存取數據的位置，該現有存儲器件能或不能以高速輸入/輸出多個數據。結果，由于諸如芯片集之類用于在存儲器件上傳送/接收的外部裝置無法總是以高速接收多個數據，因此限制了整體系統的性能。
發明內容
因此，本發明的基本目的是提供一種半導體存儲器件，其中無論待存取數據的位置在哪，該半導體存儲器件都可高速連續地輸入/輸出大量的數據。
根據本發明的一個方面，提供了一種半導體存儲器件，包括第一存儲體，包括對應于第一行地址的第一字線；以及第二存儲體，包括對應于第二行地址的第二字線，其中該第二行地址與該第一行地址連續。
在脈沖模式下，對應于各連續地址儲存的N個數據被順序存取，在激活第一字線的同時激活第二字線，使得在對應于該第一字線的多個單位單元內順序存取該N個數據中預定數量的數據，并在對應于該第二字線的多個單位單元內順序存取剩余的數據。
根據本發明的另一方面，提供了一種半導體存儲器件，包括多個存儲體；以及一個控制器，用于對與存儲體的數量對應的低M-位行地址信號進行譯碼，以啟動多個存儲體，其中M是等于或大于1的整數。
根據本發明的另一方面，提供了一種用于驅動包括多個存儲體的半導體存儲器件的方法，其中該半導體內存裝置順序地存取對應于連續地址儲存的N個數據，該方法包括下列步驟接收對應于一指令的第一行地址；激活對應于該第一行地址的第一存儲體上的字線；激活對應于第二行地址的第二存儲體的字線，該第二行地址與該第一行地址連續；在對應于所述第一存儲體的字線的多個單位單元內順序存取N個數據中預定數量的數據；以及在對應于所述第二存儲體的字線的多個單位單元內順序存取剩余數據。
根據本發明的另一方面，提供了一種對包括多個存儲體的存儲器件進行尋址的方法，其中對已輸入行地址中與該存儲體的數量對應的低M-位行地址信號進行譯碼以選出一存儲體，其中M是等于或大于1的整數。
通過下述優選實施例結合附圖的描述，本發明的上述及其它目的與特點將會變得更加明顯，其中圖1所示為一現有存儲器件的輸入/輸出(I/O)接腳的框圖；圖2所示為一現有存儲器件的框圖；
圖3所示為一現有存儲器件的問題的框圖；圖4所示為一根據本發明第一實施例的存儲器件的框圖；圖5所示為一根據本發明第二實施例的存儲器件的框圖；圖6所示為在連續脈沖模式下，圖4所示的存儲器件的數據輸入/輸出框圖。
具體實施例方式
下面將參照附圖詳細說明本發明的各較佳實施例。
圖4所示為一根據本發明第一實施例的存儲器件的框圖。
參照圖4，根據本發明的存儲器件包括一存儲體0，具有對應于第一行地址RA(n)的第一字線WLa；以及一存儲體1，具有對應于與該第一行地址RA(n)連續的第二行地址RA(n+1)的第二字線WLb。
根據本發明的一個實施例，該存儲器件通過順序存取對應于各連續地址所儲存的N個數據的脈沖模式偵測到對應于第一執行指令所存取的第一數據的位置。
然后，考慮到所存取的第一數據以及將在脈沖模式下連續輸出的數據數量，判斷是否只激活對應于該執行指令的一條字線(例如WLa)，或者是否也激活對應于該連續行地址的其它存儲體的字線。根據判斷結果，在相同的時序激活存儲體0和存儲體1的行譯碼器，或只激活存儲體0的行譯碼器。
例如，假設有1024個單位單元對應到一條字線WLa。假如對應于該執行指令所存取的數據是該字線WLa的第1023個數據且以脈沖模式輸出的數據數量為‘8’，則存儲體0和1的字線WLa和WLb在相同的時序被激活。
此例中，將對應于字線WLa的第1023和1024個單位單元的數據以及在相同的時序對來自字線WLb的第一數據的第六數據進行讀出/放大。
除此之外，偵測出將要以脈沖模式連續輸出的八個數據的位置以及對應于該執行指令所存取的第一數據的位置。在對應于第一數據的高位地址的八個數據可被讀出/放大的狀態下，只對字線WLa進行讀出/放大，并于稍后順序存取八個經讀出/放大的數據。
圖5所示為一根據本發明第二實施例的存儲器件的框圖。圖5中，假設該存儲器件接收n個行地址及m個列地址。
參照圖5，根據本發明第二實施例的存儲器件包括四個存儲體100到400；以及一控制器，用于對與該存儲體數量(例如四個)對應的低2-位行地址RA0和RA1進行譯碼，以產生存儲體選擇信號BS0和BS3，用于選擇四個存儲體100到400。
除此之外，每一個存儲體都包括行譯碼器110到410，用于對除行地址RA0和RA1之外的(n-2)-位行地址RA2和RAn-1進行譯碼；位線讀出放大器130到430，每個都具有2m個讀出放大器，用于為加到設置于某一字線上的2m個位線對的數據信號進行讀出/放大；以及列譯碼器120到420，用于對m-位列地址進行譯碼，以選出設置于位線讀出放大器130到430內的2m個讀出放大器之一。
此外，設置于某一存儲體(例如存儲體100)內的2n-2個字線并非對應到各連續行地址而是對應于跳過該存儲體數量(例如四個)的行地址。
換句話說，根據現有存儲器件，隨著行地址順序增加，設置于該存儲體(例如存儲體0)內的字線如WL0，WL1，WL2，…也增加了。不過，根據本發明，行地址在順序增加，也可根據各存儲體循環各對應字線。由此，在存儲體0的例子里，增加了設置于某一存儲體內的字線如WL0，WL4，WL8。
圖6所示為如圖4所示的在連續脈沖模式下存儲器件的數據輸入/輸出框圖，其中有1024個單位單元對應到一條字線。以下，將參照第5和6圖說明根據本發明第二較佳實施例的存儲器件的操作。
存儲器件的控制器600接收所輸入行地址中的最低2-位行地址RA0和RA1，以輸出存儲體選擇信號BS0到BS3，以便選擇四個存儲體(存儲體0到存儲體3)。由控制器600輸出的存儲體選擇信號BS0到BS3使沒置于每一個存儲體一側上的各行譯碼器啟動。
除此之外，該控制器600接收該列地址并偵測出所存取數據的位置，以響應該執行指令以及將要以脈沖模式連續輸出的數據數量。根據偵測結果，判斷是啟動一個存儲體還是啟動兩個存儲體。
例如，如圖6所示，假設對應于某一字線的單位單元數量為“1024”，且將要以脈沖模式輸出的數據數量為“4”。假如首先通過輸入列地址存取的是第1023個數據，則該控制器600激活存儲體選擇信號BS0及BS1。
換句話說，該控制器600激活兩個存儲體，使得當對應于第一行地址的第一字線WL0被激活的同時，對應于與第一行地址連續的第二行地址的第二字線WL1也被激活。
因此，當執行一個指令時，存儲體100和200的所有行譯碼器110和210都啟動，且因此激活所有字線WL0和WL1。
假如同時激活了字線WL0和WL1，對應于該字線的1024個單位單元中儲存的1024個數據通過位線讀出放大器130和230進行讀出/放大。
然后，在經讀出/放大的數據中，通過位線讀出放大器130的第1023和1024個讀出放大器SA1022和SA1023進行讀出/放大的數據和由位線讀出放大器230的第一和第二讀出放大器SA0和SA1讀出/放大的第四數據通過該數據輸出緩沖器(圖6中的‘A’)順序存取。
在該執行指令為一讀取指令時，由位線讀出放大器130的讀出放大器SA1022和SA1023以及由位線讀出放大器230的讀出放大器SA0和SA1讀出/放大的第四數據順序輸出到外部。在該執行指令為一寫入指令時，順序由該位線讀出放大器130的讀出放大器SA1022和SA1023以及位線讀出放大器230的讀出放大器SA0和SA1閉鎖的第四外部數據輸出到外部。
然后，將閉鎖于該位線讀出放大器內的1024個數據重新儲存到對應于字線WL0和WL1的各個單位單元。
同時，當數量大于根據該指令被讀出/放大的1024個數據中被首先存取的數據之后以脈沖模式輸出的數據數量時，不需要激活兩個字線。此例中，該控制器600產生存儲體選擇信號，以激活某一存儲體。由此，此例中的存儲器件具有和現有存儲器件相同的工作方式。此時，某一位線讀出放大器順序存取和以脈沖模式連續輸出的數據數量相同的數據。
現有存儲器件只能在對應于某一字線的單位單元上的數據(一頁數據)內實現連續的脈沖模式，無法在超出一頁的邊界部分實現連續的脈沖模式。此例中，在輸出對應于某一字線的最后一個數據之后，激活該字線，并再次對對應于該單位單元的數據進行讀出/放大。由此，根據最先存取的數據的位置，無法使用連續的脈沖模式。因此在外部裝置(例如芯片集)與存儲器件之間的數據接口技術上有其限制存在。
如上所述，根據本發明，利用該地址的最不重要位選出該存儲器件的各存儲體，并根據所存取數據的位置選擇性地操作一個或兩個存儲體。因此，無論所存取數據的位置在哪里，總是能夠連續地輸出多個數據。換句話說，可實現連續脈沖模式。
由此，在外部裝置(例如芯片集)與存儲器件之間進行數據連接時，可忽略在所存取數據在位置上的限制。因此，該外部裝置能高速連續地接收多個數據，因此明顯地提高了整體的操作速度。
除此之外，在包括多個存儲體且順序存取對應于各連續地址所儲存的N個數據的存儲器件中，一種用于驅動該存儲器件的方法包括下列步驟接收對應于一指令的第一行地址；激活對應于該第一行地址的第一存儲體的字線；激活對應于該第二行地址的第二存儲體的字線，其中該第二行地址與該第一行地址連續；順序存取與該第一存儲體的字線對應的多個單位單元內的N個數據中預定數量的數據；以及順序存取與該第二存儲體的字線對應的多個單位單元內的剩余數據。
此外，一種包括多個存儲體的存儲器件的尋址方法，其中對已輸入行地址中對應于該存儲體數量的低M-位行地址信號進行譯碼，以選出一存儲體，其中M是等于或大于1的整數。
假如利用本發明的驅動及尋址方法對存儲器件進行驅動與尋址，則無論所存取數據的位置在哪里，總是能夠高速連續地存取多個數據。
在具有多個存儲體的存儲器件內連續地輸出多個數據的例子里，無論所存取數據的位置在哪里，總是能夠高速連續地輸出多個數據。因此，使用根據本發明的存儲器件的系統總是能夠高速接收來自存儲器件的多個數據，因而提高了該系統的性能。
此外，可照例使用現有存儲器件的存儲體結構并利用各行地址的低位選出各存儲體，使得在無任何額外成本的情況下提高系統的性能。
雖然結合具體實施例對本發明進行了描述，但顯而易見的是，本領域的技術人員可以在不脫離下述權利要求所定義的本發明范圍的情況下，做出各種變化和修改。
權利要求
1.一種半導體存儲器件，包括第一存儲體，包括對應于第一行地址的第一字線；以及第二存儲體，包括對應于第二行地址的第二字線，其中該第二行地址與該第一行地址連續。
2.如權利要求1所述的半導體存儲器件，其中在脈沖模式下，對應于各連續地址儲存的N個數據被順序存取，在激活所述第一字線的同時激活所述第二字線，使得在對應于所述第一字線的多個單位單元內順序存取所述N個數據中預定數量的數據，并在對應于所述第二字線的所述多個單位單元內順序存取剩余的數據。
3.一種半導體存儲器件，包括多個存儲體；以及一個控制器，用于對與存儲體的數量對應的低M-位行地址信號進行譯碼，以啟動所述多個存儲體，其中M是等于或大于1的整數。
4.如權利要求3所述的半導體存儲器件，其中每一個存儲體都包括多個對應于跳過所述存儲體數量的行地址的字線。
5.如權利要求3所述的半導體存儲器件，其中所述控制器啟動兩個存儲體，使得當對應于第一行地址的第一字線被激活的同時，對應于與所述第一行地址連續的第二行地址的第二字線也被激活。
6.如權利要求5所述的半導體存儲器件，其中在脈沖模式下，對應于各連續地址儲存的N個數據被順序存取，所述控制器在對應于所述第一字線的多個單位單元內順序存取所述N個數據中預定數量的數據，并在對應于所述第二字線的多個單位單元內順序存取剩余的數據。
7.一種用于驅動包括多個存儲體的半導體存儲器件的方法，其中該半導體內存裝置順序地存取對應于連續地址儲存的N個數據，該方法包括下列步驟接收對應于一指令的第一行地址；激活對應于所述第一行地址的第一存儲體的字線；激活對應于第二行地址的第二存儲體的字線，所述第二行地址與所述第一行地址連續；在對應于所述第一存儲體的字線的多個單位單元內順序存取N個數據中預定數量的數據；以及在對應于所述第二存儲體的字線的多個單位單元內順序存取剩余數據。
8.一種對包括多個存儲體的存儲器件進行尋址的方法，其中對已輸入行地址中與所述存儲體的數量對應的低M-位行地址信號進行譯碼以選出一存儲體，其中M是等于或大于1的整數。
全文摘要
本發明提供了一種半導體存儲器件及其驅動方法與尋址方法，無論待存取數據的位置在哪，都可以連續脈沖模式存取數據。該半導體存儲器件包括第一存儲體，包括對應于第一行地址的第一字線；以及第二存儲體，包括對應于第二行地址的第二字線，其中該第二行地址與該第一行地址連續。本發明用于驅動半導體存儲器件的方法包括下列步驟接收對應于一指令的第一行地址；激活對應于所述第一行地址的第一存儲體的字線；激活對應于第二行地址的第二存儲體的字線，所述第二行地址與所述第一行地址連續；在對應于所述第一存儲體的字線的多個單位單元內順序存取N個數據中預定數量的數據；以及在對應于所述第二存儲體的字線的多個單位單元內順序存取剩余數據。
文檔編號G11C7/10GK1577613SQ20041003745
公開日2005年2月9日 申請日期2004年4月29日 優先權日2003年6月30日
發明者安進弘, 洪祥熏, 高在范, 金世埈 申請人:海力士半導體有限公司