專利名稱：自動均衡系統的制作方法
技術領域：
本發明涉及自動均衡系統，用于抑制傳輸的數字信息信號中差錯。而且，本發明涉及噪音降低電路。此外，本發明涉及鎖相控制電路。
背景技術：
大家知道，傳輸數字視頻和音頻信息信號通過有限的頻帶。大家也知道，從記錄介質再現數字視頻和音頻信息信號。此外，出錯率取決于傳輸路徑特性，記錄介質類型，或傳輸類型。
存在著各種類型的現有技術自動均衡系統，其作用是抑制傳輸的數字信息信號中差錯，現有技術自動均衡系統實現電平控制，位同步控制，和波形均衡。電平控制調整信號樣品的最高電平到給定電平上，以便能準確地檢測由傳輸的數字信息信號代表的各個值。位同步控制調整采樣時鐘信號，使它與數據位的時刻保持一致。波形均衡補償傳輸的數字信息信號中高頻分量和低頻分量的退化，還補償符號間干擾。
一般說來，現有技術自動均衡系統各個部分的校準和調整相對地比較復雜。
發明內容
本發明的第一個目的是提供一個改進的自動均衡系統。
本發明的第二個目的是提供一個改進的噪聲降低電路。
本發明的第三個目的是提供一個改進的鎖相控制電路。
本發明的第一方面是提供一種自動均衡系統，包括模數轉換器，用于響應于采樣時鐘信號，周期性地采樣代表數字信息的模擬信號，并且用于把每個模擬信號樣品轉換成對應的數字樣品，以使模擬信號轉換成對應的數字信號；相位檢測電路，用于響應于模數轉換器產生的數字信號樣品之間的相關性，檢測采樣時鐘信號的相位誤差；受控振蕩器，用于響應于相位檢測電路測得的相位誤差，控制采樣時鐘信號的頻率；波形均衡電路，用于使模數轉換器產生的數字信號經過一個濾波過程，以使模數轉換器產生的數字信號轉變成濾波后信號，該濾波過程相當于波形均衡過程；其特征在于，控制電路，用于響應于從波形均衡電路產生的濾波后信號樣品之間的相關性得到的幅度誤差，控制由波形均衡電路執行的濾波過程；其中模數轉換器，相位檢測電路及受控振蕩器組成一個鎖相回路，波形均衡電路及控制電路組成一個波形均衡回路，鎖相回路與波形均衡回路相分開；其中波形均衡電路包含一個可變濾波器，用于使模數轉換器產生的數字信號經過一個可變濾波過程；及其中相位檢測電路包含臨時判定電路，用于在最大似然檢測的基礎上，臨時判定數字信號的樣品值，還包含誤差產生電路，用于響應于臨時判定的數字信號的樣品值，產生出相位誤差。本發明的第二方面是根據本發明的第一方面，它提供一個自動均衡系統，其中第一裝置包括檢測相位誤差的裝置，對模數轉換器產生的三個相繼數字信號樣品的響應是檢測其相位誤差。
本發明的第三方面是根據本發明的第一方面，它提供一個自動均衡系統，其中第一裝置測得采樣時鐘信號的相位誤差是相對于模擬信號而確定的。
本發明的第四方面是根據本發明的第一方面，它提供一個自動均衡系統，其中第一裝置包括比較裝置，把模數轉換器產生的每個數字信號樣品電平與參考電平進行比較；改變裝置，對于模數轉換器產生數字信號的響應是，自適應地改變參考電平；和檢測裝置，對電平比較結果的響應是測量相位誤差。
本發明的第五方面是提供一個噪聲降低電路，它包括第一裝置，對有關輸入信號最大似然的響應是，確定代表數字信息的每個輸入信號樣品電平；第二裝置，對第一裝置確定電平的響應是，產生一個理想信號；第三裝置，計算第二裝置產生的理想信號與輸入信號二者之差；第四裝置，對第三裝置算得二者之差的響應是，產生一個修正信號；以及第五裝置，對第四裝置產生修正信號的響應是，改正輸入信號。
本發明的第六方面是提供一個噪聲降低電路，它包括第一裝置，對有關輸入信號最大似然的響應是，確定每個代表數字信息的輸入信號樣品電平，并產生一個代表確定電平的電平確定信號；第一存儲器，貯存第一裝置產生的相繼幾個電平確定信號樣品；第二存儲器，貯存相繼幾個輸入信號，其中貯存在第二存儲器中的信號樣品分別對應于貯存在第一存儲器中的信號樣品；第二裝置，把給定數量先前相繼幾個電平確定信號樣品代表的第一模式與第一存儲器中信號樣品代表的第二模式進行比較，從第二模式中檢測對應于第一模式的先前模式，對測得先前模式位置的響應是，產生一個地址信號；第三裝置，對第二裝置產生地址信號的響應是，從第二存儲器的眾多信號樣品中選取一個信號樣品；第四裝置，計算第三裝置選取的信號樣品與對應的輸入信號樣品二者之差；第五裝置，對第四裝置算得二者之差的響應是，產生一個修正信號；以及第六裝置，對第五裝置產生修正信號的響應是，把輸入信號換成改正后信號。
本發明的第七方面是根據本發明的第六方面，它提供一個噪聲降低電路，此電路還包括第七裝置，在第二存儲器的對應信號樣品上寫入一個當前的改正后信號樣品。
本發明的第八方面是提供一個鎖相控制電路，它包括模數轉換器，對采樣時鐘信號的響應是，周期性地采樣代表數字信息的模擬信號，并把每個模擬信號樣品轉換成對應的數字樣品，以使模擬信號轉換成對應的數字信號；第一裝置，它對有關模擬信號最大似然的響應以及對模數轉換器產生的幾個數字信號樣品之間相關的響應是，檢測采樣時鐘信號與橫擬信號之間的相位誤差；和第二裝置，它對第一裝置測得相位誤差的響應是，控制采樣時鐘信號的頻率。
本發明的第九方面是根據本發明的第八方面，它提供一個鎖相控制電路，其中第一裝置包括檢測裝置，對模數轉換器產生的三個相繼數字信號樣品的響應是，檢測其相位誤差。
圖1是現有技術自動均衡系統的方框圖。
圖2是按照本發明第一個實施例中自動均衡系統的方框圖。
圖3是圖2中相位檢測電路的方框圖。
圖4是對應于位序列“010”的信號波形時域圖，此信號波形相對于采樣時刻沒有相位誤差。
圖5是對應于位序列“010”的信號波形時域圖，此信號波形相對于采樣時刻有相位滯后。
圖6是對應于位序列“010”的信號波形時域圖，此信號波形相對于采樣時刻有相位超前。
圖7是圖2中自動均衡系統的信號時域圖。
圖8是圖2中波形均衡電路以及相關控制電路的方框圖。
圖9是圖8中保持選擇電路的方框圖。
圖10是圖8中誤差計算電路的方框圖。
圖11是信號樣品的時域圖。
圖12是圖2中自動均衡系統對圖11中信號樣品處理后得到的信號樣品時域圖。
圖13是按照本發明第二個實施例的噪聲降低電路方框圖。
圖14是圖13中NR計算電路的方框圖。
圖15是信號樣品的時域圖。
圖16是圖13中噪聲降低電路對圖15中信號樣品處理后得到的信號樣品時域圖。
圖17是按照本發明第三個實施例的噪聲降低電路方框圖。
圖18是圖3中一個臨時判定電路實例的方框圖。
圖19是圖8中一個臨時判定電路實例的方框圖。
具體實施例方式
為了更好地理解本發明，以下說明現有技術自動均衡系統。
參照圖1，現有技術自動均衡系統包括均衡電路901，增益調整電路902，模數(A/D)轉換器903，波形均衡電路904，維特比電路905，相位檢測電路906，壓控振蕩器(VCO)907，控制電路908和909，數模(D/A)轉換器915，以及濾波器916。
在圖1的現有技術自動均衡系統中，代表數字信息信號的輸入模擬信號加到均衡電路901上，因而，此信號受到均衡以抑制傳輸側或記錄側引起的符號間干擾。均衡電路901是模擬類型的。均衡電路901的輸出信號，即，均衡后信號，被增益調整電路902以可變增益加以放大。A/D轉換器903對采樣時鐘信號的響應是，周期性地采樣增益調整電路902的輸出信號，并把增益調整電路902的每個輸出信號樣品轉換成數字形式。因此，A/D轉換器903把增益調整電路902的輸出信號改變成對應的數字信號。A/D轉換器903產生的數字信號被波形均衡電路904處理。波形均衡電路904的信號處理設計成響應于可變波形均衡系數的波形均衡。波形均衡電路904的輸出信號，即，波形均衡后信號，饋入到維特比電路905，相位檢測電路906，以及控制電路908和909中。
維特比電路905經過判定過程從濾波均衡電路904的輸出信號中恢復二值信息信號，即，數字信息信號。維特比電路905輸出恢復的數字信息信號到外部器件(未畫出)。
相位檢測電路906對波形均衡電路904輸出信號的響應是，產生一個相位誤差的數字信號。相位誤差是A/D轉換器903所用的采樣時鐘信號與從增益調整電路902輸出到A/D轉換器903信號之間的同步差。相位檢測電路906輸出數字相位誤差信號到D/A轉換器915。D/A轉換器915把數字相位誤差信號改變成對應的模擬相位誤差信號。模擬相位誤差信號從D/A轉換器915經過濾波器916作為控制電壓饋入到壓控振蕩器907。通常，濾波器916是低通類型濾波器。壓控振蕩器907產生一個信號(可變頻率信號)，其頻率取決于模擬相位誤差信號。壓控振蕩器907產生的可變頻率信號作為采樣時鐘信號饋入到A/D轉換器903。
A/D轉換器903，波形均衡電路904，相位檢測電路906，D/A轉換器915，濾波器916，和壓控振蕩器907組成鎖相回路。通常，濾波器916稱之為回路濾波器。
控制電路908對波形均衡電路904輸出信號的響應是，產生一個控制波形均衡系數的信號。控制電路908輸出控制信號到波形均衡電路904。控制信號調整波形均衡電路904中用到的波形均衡系數。波形均衡電路904和控制電路908組成波形均衡回路。
控制電路909對波形均衡電路904輸出信號的響應是，產生一個控制增益調整電路902中增益的信號。控制電路909輸出控制信號到增益調整電路902。因而，控制電路909調整增益調整電路902中的增益。
增益調整電路902，A/D轉換器903，波形均衡電路904，和控制電路909組成增益控制回路。
在圖1的現有技術自動均衡系統中，A/D轉換器903是鎖相回路和增益控制回路共有的。波形均衡電路904是鎖相回路，增益控制回路和波形均衡回路共有的。因此，鎖相回路，增益控制回路，和波形均衡回路有一條共有的信號路徑。共有的信號路徑使現有技術自動均衡系統中各個部分的校準和調整相對地比較復雜。
在圖1的現有技術自動均衡系統中，由于鎖相回路包含波形均衡電路904，鎖相回路提供的俘獲范圍往往相對地較窄。
第一個實施例圖2表示按照本發明第一個實施例的自動均衡系統。圖2的自動均衡系統包括均衡電路1，增益調整電路2，模數(A/D)轉換器3，波形均衡電路4，維特比電路5，相位檢測電路6，壓控振蕩器(VCO)7，控制電路8和9，數模(D/A)轉換器15，以及濾波器16。
均衡電路1的輸入端經前置放大器1C連接到磁頭1B。磁頭1B掃描磁帶1A。應該指出，低通濾波器可以放在前置放大器1C與均衡電路1之間，均衡電路1的輸出端連接到增益調整電路2的輸入端。增益調整電路2有一個連接到控制電路9輸出端的控制端。增益調整電路2的輸出端連到A/D轉換器3的輸入端，還連到控制電路9的輸入端。A/D轉換器3有一個連到壓控電路7輸出端的時鐘端。
A/D轉換器3的輸出端連到波形均衡電路4的輸入端，還連到相位檢測電路6的輸入端。波形均衡電路4有一個連到控制電路8輸出端的控制端。波形均衡電路4的輸出端連到維特比電路5的輸入端，還連到控制電路8的輸入端。維特比電路5的輸出端能夠連接到外部器件(未畫出)。
相位檢測電路6的輸出端連接到D/A轉換器15的輸入端。D/A轉換器15的輸出端連到濾波器16的輸入端。濾波器16的輸出端連到壓控振蕩器7的控制端。
磁帶1A貯存一個含數字信息信號(例如，數字視頻/音頻信號)的信號。貯存在磁帶1A中的信號符合部分響應格式，如PR(1，0，-1)格式。磁頭1B從磁帶1A再現該信號。再現的信號從磁頭1B經前置放大器1C饋入到均衡電路1，作為一個代表數字信息信號的輸入模擬信號。應該指出，代表數字信息信號并經傳輸線傳送的信號可以作為輸入信號加到均衡電路1上。
均衡電路1使輸入模擬信號均衡以抑制傳輸側或記錄側引起的符號間干擾。均衡電路1是模擬類型的、均衡電路1的輸出信號，即，均衡后信號，被增益調整電路2以可變增益加以放大。A/D轉換器3對采樣時鐘信號的響應是，周期性地采樣增益調整電路2的輸出信號，并把增益調整電路2的每個輸出信號樣品轉換成數字形式。因此。A/D轉換器3把增益調整電路2的輸出信號改變成對應的數字信號。A/D轉換器3輸出數字信號到波形均衡電路4和相位檢測電路6。
A/D轉換器3產生的數字信號被波形均衡電路4處理。波形均衡電路4的信號處理設計成響應于可變波形均衡系數的波形均衡。波形均衡電路4包括實現波形均衡的數字橫向濾波器。波形均衡電路4的輸出信號，即，波形均衡后信號，饋入到維特比電路5和控制電路8。
維特比電路5通過判定過程從波形均衡電路4的輸出信號中恢復二值信息信號，即，數字信息信號。維特比電路5輸出恢復的數字信息信號到外部器件(未畫出)。
相位檢測電路6對A/D轉換器3輸出信號的響應是，產生一個相位誤差的數字信號。此相位誤差表示從信號調整電路2饋入到A/D轉換器3的信號相位與A/D轉換器3所用采樣時鐘信號相位之間誤差。相位檢測電路6輸出數字相位誤差信號到D/A轉換器15。D/A轉換器15把數字相位誤差信號改變成對應的模擬相位誤差信號。模擬相位誤差信號從D/A轉換器15經濾波器16作為控制電壓饋入到壓控振蕩器7。通常，濾波器16是低通類型的濾波器。壓控振蕩器7產生一個信號(可變頻率信號)，其頻率取決于模擬相位誤差信號。壓控振蕩器7產生的可變頻率信號作為采樣時鐘信號饋入到A/D轉換器3。
A/D轉換器3，相位檢測電路6，D/A轉換器15，濾波器16，和壓控振蕩器7組成鎖相回路。通常，濾波器16稱之為回路濾波器。鎖相回路設計成執行下列過程。若相位誤差為負值，壓控振蕩器7推遲A/D轉換器3的采樣時鐘信號，使相位誤差等于零。若相位誤差是正值，壓控振蕩器7提前A/D轉換器3的采樣時鐘信號相位，使相位誤差等于零。因此，鎖相回路調整采樣時鐘信號，使其相位與從增益調整電路2饋入到A/D轉換器3的信號相位一致。
控制電路8對波形均衡電路4輸出信號的響應是，產生一個控制波形均衡系數的信號。控制電路8輸出控制信號到波形均衡電路4。控制信號調整波形均衡電路4中所用波形均衡系數。波形均衡電路4和控制電路8組成波形均衡回路。
控制電路9對增益調整電路2輸出信號的響應是，產生一個控制增益調整電路2中增益的信號。控制電路9輸出控制信號到增益調整電路2。因而，控制電路9對增益調整電路2輸出信號的響應是，調整增益調整電路2中的增益。增益調整設計成使增益調整電路2的輸出信號幅度保持在預定恒值上，增益調整電路2和控制電路9組成增益控制回路。
在圖2的自動均衡系統中，鎖相回路，波形均衡回路，和增益控制回路是互相分開的。這種設計簡化了自動均衡系統中各個部分的校準和調整。由于波形均衡電路4是在鎖相回路以外，鎖相回路提供的俘獲范圍以相對地較寬。
如圖3所示，相位檢測電路6包括延遲電路11和12，臨時判定電路13，以及誤差計算電路14。誤差計算電路包括減法器141，反相器142，信號發生器143，開關144，和鎖存器145。
延遲電路11的輸入端連接到A/D轉換器3的輸出端。延遲電路11的輸出端連到延遲電路12的輸入端，還連到臨時判定電路13的輸入端。延遲電路12的輸出端連接到減法器141的第一輸入端。減法器141的第二端入端連接到A/D轉換器3的輸出端。減法器141的輸出端連到鎖存器145的輸入端。鎖存器145的輸出端連到反相器142的輸入端。反相器142的輸出端連到開關144的第一固定接點。鎖存器145的輸出端直接連到開關144的第二固定接點，鎖存器145有一個連到臨時判定電路13第一輸出端的使能端。信號發生器143的輸出端連到開關144的第三固定接點。開關144有一個連到臨時判定電路13第二輸出端的控制端。開關144有一個可移動接點，此可移動接點對加到控制端的響應是，與第一、第二和第三固定接點三者之一連接。開關144的可移動接點連到D/A轉換器15的輸入端。
延遲電路11接收A/D轉換器3的輸出信號。延遲電路11推遲A/D轉換器3輸出信號一個預定時間，相當于1個樣品間隔或1比特對應間隔。延遲電路11的輸出信號加到延遲電路12和臨時判定電路13上。延遲電路12推遲延遲電路11輸出信號一個預定時間，相當于1個樣品間隔(1比特對應間隔)。延遲電路12的輸出信號加到減法器141上。減法器141接收A/D轉換器3的輸出信號。減法器141產生并輸出一個相當于A/D轉換器3輸出信號減去延遲電路12輸出信號的信號，即，對應于A/D轉換器3輸出信號與延遲電路12輸出信號之差。
臨時判定電路13判定，究竟延遲電路11輸出信號代表的值是等于“0”，“1”，或“-1”。臨時判定電路13產生第一和第二控制信號取決于判定結果。臨時判定電路13輸出第一控制信號給鎖存器45作為啟動信號。臨時判定電路13輸出第二控制信號給開關144作為開關控制信號。例如，開頭控制信號有2比特。若臨時判定電路13判定，延遲電路11輸出信號代表的值等于“1”，開關控制信號就設定在對應于“1”的第一狀態。若臨時判定電路13判字，延遲電路11輸出信號代表的值等于“0”，開關控制信號就設定在對應于“0”的第二狀態。若臨時判定電路13判定，延遲電路11輸出信號代表的值等于“-1”，開關控制信號就設定在對應于“-1”的第三狀態。
減法器141輸出信號相當于兩個信號樣品之差，這兩個信號樣品分別是臨時判定電路13當前判定信號樣品緊接著的前一個和后一個。
鎖存器145對系統時鐘信號的響應，例如，對壓控振蕩器7(見圖2)輸出信號的響應，是周期性地取樣和保持減法器141的輸出信號。鎖存器145對從臨時判定電路13饋入第一控制信號的響應是，有選擇地允許和禁止。例如，第一控制信號有1比特。若第一控制信號是“1”，鎖存器145是允許。若第一控制信號是“0”，鎖存器145是禁止。當鎖存器145處在允許狀態時，它用作1個樣品延遲電路。當鎖存器145處在禁止狀態時，鎖存器145保持的信號不能被更新。
反相器142接收鎖存器145的輸出信號。此器件142反轉鎖存器145的輸出信號，并把反轉后的信號輸出到開關144的第一固定接點。開關144的第二固定接點接收鎖存器145的輸出信號。信號發生器143給開關144第三固定接點提供一個預定信號，此信號相當于相位誤差為零的狀況。開關144的可移動接點對從臨時判定電路13饋入開關控制信號的響應是，與此開關的第一、第二、和第三固定接點三者之一相連。因此，開關144對從臨時判定電路13饋入開關控制信號的響應是，選取反相器142輸出信號，鎖存器145輸出信號，和信號發生器143輸出信號三者之一。開關144把選取的信號作為相位誤差信號傳送到D/A轉換器15。
具體地說，若臨時判定電路13判定，延遲電路11的輸出信號等于“1”，即，若臨時判定電路13判定的結果對應于“1”，開關144就選取鎖存器145的輸出信號。若臨時判定電路13判定，延遲電路11的輸出信號等于“-1”，即，若臨時判定電路13判定的結果對應于“-1”，開關144就選取反相器142的輸出信號。若臨時判定電路13判定，延遲電路11的輸出信號等于“0”，即，若臨時判定電路13判定的結果對應于“0”，開關144就選取信號發生器143的輸出信號。
圖4表示在相對于采樣時刻沒有信號相位誤差情況下，在三個相繼采樣時刻對應于數字信息信號為“0”，“1”和“0”的信號波形。參照圖4，在第一采樣時刻“a-1”，信號電平為零，檢測到“0”信號狀態。在第二采樣時刻“a”，信號電平遠遠大于零，檢測到“+1”信號狀態，在第三采樣時刻“a+1”，信號電平為零，檢測到“0”信號狀態。因此，在圖4中，在第一采樣時刻“a-1”和第三采樣時刻“a+1”兩個信號電平之差等于零。
圖5表示在相對于采樣時刻的值“θ”存在信號相位滯后情況下，在三個相繼采樣時刻對應于數字信息信號為“0”，“1”和“0”的信號波形。參照圖5，在第一采樣時刻“a-1”，信號電平為零。在第二采樣時刻“a”，信號電平遠遠大于零。在第三采樣時刻“a+1”，信號電平等于值“X”，此值略大于零。因此，在圖5中，在第一采樣時刻“a-1”和第三采樣時刻“a+1”兩個信號電平之差等于非零值“-X”。非零值“-X”隨相對于采樣時刻的信號相位滯后而定。
圖6表示在相對于采樣時刻的值“θ”存在信號相位超前情況下，在三個相繼采樣時刻對應于數字信息信號為“0”，“1”，和“0”的信號波形。參照圖6，在第一采樣時刻“a-1”，信號電平等于值“Y”，此值略大于零。在第二采樣時刻“a”，信號電平遠遠大于零。在第三采樣時刻“a+1”，信號電平為零。因此，在圖6中，在第一采樣時刻“a-1”和第三采樣時刻“a+1”兩個信號電平之差等于非零值“Y”。非零值“Y”隨相對于采樣時刻的信號相位超前而定。
從圖4，圖5和圖6知道，在第二采樣時刻“a”檢測到“+1”信號狀態的情況下，根據第一采樣時刻“a-1”和第三采樣時刻“a+1”兩個信號電平之差，能夠檢測到信號相位誤差。類似地，在第二采樣時刻“a”檢測到“-1”信號狀態的情況下，根據第一采樣時刻“a-1”和第三采樣時刻“a+1”兩個信號電平之差，能夠檢測到信號相位誤差。減法器141計算第一采樣時刻“a-1”和第三采樣時刻“a+1”兩個信號電平之差。臨時判定電路13判定，究竟信號樣品在第二采樣時刻“a”是“1”，“0”或“-1”。
臨時判定電路13設計成執行以下說明的信號處理。
參照圖7，假定記錄在磁帶1A上數字信息信號的位序列為“1100010011110001”。在圖7中，根據從磁帶1A再現的信號檢測到三值信息信號，其電平或值在時域的變化為“10(-1)001(-1)01000(-1)001”。磁記錄再現系統和波形均衡電路4中的橫向濾波器具有“1-D”(1比特延遲和減法運算符)轉換特性，使測得信息信號的時域電平變化不同于記錄數字信息信號的位序列。關于測得的信息信號，每個“-1”電平是由符號間干擾引起的。
關于數字信息信號的磁記錄，采用部分響應方法的編碼數字信息信號的傳遞函數表示為“1/1-D2”，此式可以分成或換成“1/(1-D)(1+D)”。“1-D”這一項對應于信號再現提供的微分特性。因此，再現信號是按照“1-D”函數處理，所以產生了上述的時域電平變化“10(-1)001(-1)01000(-1)001”。波形均衡后的信號是按照“1+D”(1比特延遲和加法運算符)的函數處理，從中再現二值信息信號。
參照圖7，從磁帶1A再現的信號有交變電壓。再現信號在時刻(1)，(2)...和(16)被周期性地采樣。假定在時刻(1)，信號樣品電平確定為“-1”，此信號樣品是在時刻(1)之前的采樣時刻發生的。在此情況下，在時刻(1)，參考電平設置成給定的負方向值以檢測“+1”信號電平。
在時刻(2)，當前信號樣品電平在負方向超過參考值，所以，參考電平從給定的負方向值變化到給定的正方向值，信號樣品電平確定為“+1”。此時可以預言，信號樣品電平在時刻(2)為“0”或“-1”，因為兩個相繼的“+1”信號樣品不會發生。
在時刻(3)，當前信號樣品電平比時刻(2)的信號樣品電平更接近于“-1”。因此，時刻(2)的信號樣品電平確定為“0”。
在時刻(4)，當前信號樣品電平比時刻(3)的信號樣品電平更接近于“0”。而且，當前信號樣品電平不超過參考電平。因而，當前信號樣品電平，即，在時刻(4)的信號樣品電平，確定為“0”，而在時刻(3)的信號樣品電平仍然未定。
在時刻(5)，當前信號樣品電平超過參考電平，所以，時刻(3)的信號樣品電平確定為“-1”。而且，參考電平從給定的正方向值變化到給定的負方向值。
關于再現信號，“+1”和“-1”信號電平分別對應于波形尖銳部分的峰和谷。所以，在“+1”和“-1”信號樣品周圍信號樣品電平的變化跨越參考電平。由于這個事實，采用以下的設計。在所求信號樣品的下一個信號樣品電平不超過參考電平以及比所求信號樣品電平更接近于“0”的情況下，所求信號樣品電平仍然未定，而下一個信號樣品電平確定為“0”。
例如，在時刻(4)，當前信號樣品電平，即，時刻(4)的信號樣品電平，確定為“0”，而時刻(3)的信號樣品電平仍然未定。在時刻(5)，時刻(3)的信號樣品電平是確定的。具體地說，在時刻(5)，若當前信號樣品電平低于時刻(3)的信號樣品電平，則時刻(3)的信號樣品電平確定為“0”。若當前信號樣品電平高于時刻(4)的信號樣品電平，或當前信號樣品電平超過圖7所示參考電平，則時刻(3)的信號樣品電平確定為“-1”。
時刻(5)和以后時刻的信號樣品電平是類似地確定的，而參考值是類似地被更新。
按照這一方法，臨時判定電路13檢測“+1”和“-1”信號樣品，這兩個信號樣品對應于最大似然。臨時判定電路13判定其他信號樣品為“0”。因此，即使因符號間干擾產生的噪聲加到波形的峰或谷周圍原先為零電平信號樣品上，此信號樣品電平能夠正確地確定為“0”。
在部分響應方法中磁帶1A上記錄數字信息信號正確地利用符號間干擾。所以，再現信號不會有接連的峰或接連的谷。換句話說，再現信號有交替的峰和谷。例如，數字信息信號00100測定為三值信息信號001(-1)0，其中緊接著信號樣品“1”的信號樣品“-1”反映了符號間干擾。所以，在出現兩個接連的信號樣品“+1”情況下，兩個信號樣品中的一個是由噪聲引起的，所以是一個差錯。
臨時判定電路13執行基于最大似然的信號處理。以確定哪一個接連信號樣品“+1”(或“-1”)是真的，基于最大似然的信號處理前提是，代表信息的各個信號分量之間存在相關，而再現信號中的噪聲沒有任何相關。例如，若在某一采樣時刻測得幅度為“+1”電平，在下一采樣時刻測得另一個更大幅度的“+1”電平，則后一個“+1”電平的可能性高于前一個“+1”電平。因此，在此情況中，后一個“+1”電平確定為真，而前一個“+1”電平確定為假，應作為“0”電平。若在某一采樣時刻測得“+1”電平，在下一采樣時刻測得“-1”電平，則“+1”電平的可能性大。因此，關于“+1”電平信號樣品的判定結果取決于下一個信號樣品電平。例如，若在某一采樣時刻測得絕對幅度為“-1”電平，在下一采樣時刻測得另一個更大絕對幅度的“-1”電平，則后一個“-1”電平的可能性高于前一個“-1”電平。因此，在此情況中，后-個“-1”電平確定為真，前一個“-1”電平確定為假，應作為“0”電平。
在臨時判定電路13判定當前信號樣品電平為“-1”情況下，鎖存器145輸出信號的符號或極性(即，A/D轉換器3輸出信號與延遲電路12輸出信號之差的符號)相對于信號樣品為“+1”的情況是反轉的。因此，當臨時判定電路13判定的結果對應于“-1”時，臨時判定電路13控制開關144以選取反相器142的輸出信號。
如前所述，當臨時判定電路13判定的結果對應于“0”時，臨時判定電路13控制開關144以選取信號發生器143的輸出信號，這相當于相位誤差為零的狀況。
如圖8所示，波形均衡電路4包括去直流電路或直流控制器4A，延遲電路4B，4C，4D和4E，乘法器4F，4G，4H，4I和4J，以及加法器4K。
去直流電路4A接在A/D轉換器3之后，延遲電路4B，4C，4D和4E按這一順序串級相連。第一延遲電路4B接在去直流電路4A之后。去直流電路4A的輸出端連接到乘法器4F的第一輸入端。此外，去直流電路4A的輸出端還連到控制電路8。延遲電路4B，4C，4D和4E的輸出端分別連接到乘法器4G，4H，4I和4J的第一輸入端，乘法器4F，4G，4H，4I和4J的第二輸入端連接到控制電路8。乘法器4F，4G，4H，4I和4J連接到加法器4K的輸入端。加法器4K的輸出端連接到維特比電路5，還連接到控制電路8。
如圖8所示，控制電路8包括保持選擇電路8A，乘法器8B，8C，8D，8E和8F，低通濾波器8G，8H，8I，8J和8K，臨時判定電路8L，以及誤差計算電路8M。
保持選擇電路8A的第一輸入端連接到波形均衡電路4內的去直流電路4A輸出端。保持選擇電路8A的第二及隨后的輸入端分別連接到延遲電路4B，4C，4D和4E的輸出端。保持選擇電路8A的各個輸出端分別連接到乘法器8B，8C，8D，8E和8F的第一輸入端。保持選擇電路8A有第一和第二控制端，它們分別連到臨時判定電路8L的第一和第二輸出端。乘法器8B，8C，8D，8E和8F的第二輸入端連接到誤差計算電路8M的輸出端。乘法器8B，8C，8D，8E和8F的輸出端分別連接到低通濾波器8G，8H，8I，8J和8K的輸入端。低通濾波器8G，8H，8I，8J和8K的輸出端分別連接到波形均衡電路4內的乘法器4F，4G，4H，4I和4J的第二輸入端。臨時判定電路8L的輸入端連到波形均衡電路4內的加法器4K的輸出端。臨時判定電路8L的第一輸出端連到誤差計算電路8M的第一輸入端。臨時判定電路8L的第三輸出端連到誤差計算電路8M的第二輸入端。誤差計算電路8M的第三輸入端連接到波形均衡電路4內的加法器4K的輸出端。
去直流電路4A處理A/D轉換器3的輸出信號，在其中設置DC電平。去直流電路4A輸出處理后的信號到延遲電路4B。去直流電路4A的輸出信號相繼通過延遲電路4B，4C，4D和4E，在該處同時被延遲。每個延遲電路4B，4C，4D和4E提供一個對應于1個樣品間隔(1比特對應間隔)的預定延遲。去直流電路4A的輸出信號加到乘法器4F。延遲電路4B，4C，4D和4E的輸出信號分別加到乘法器4G，4H，4I和4J，乘法器4F，4G，4H，4I和4J接收控制電路8的輸出信號，這些輸出信號分別代表抽頭系數。抽頭系數相當于波形均衡系數。器件4F把去直流電路4A的輸出信號與有關的抽頭系數相乘，并輸出相乘后的信號到加法器20。器件4G把延遲電路4B的輸出信號與有關的抽頭系數相乘，并輸出相乘后的信號到加法器20。器件4H把延遲電路4C的輸出信號與有關的抽頭系數相乘，并輸出相乘后的信號到加法器20。器件4I把延遲電路4E的輸出信號與有關的抽頭系數相乘，并輸出相乘后的信號到加法器20。器件4J把延遲電路4D的輸出信號與有關的抽頭系數相乘，并輸出相乘后的信號到加法器20。加法器20把乘法器4F，4G，4H，4I和4J的輸出信號組合成波形均衡后信號。
延遲電路4B，4C，4D和4E，乘法器4F，4G，4H，4I和4J，以及加法器4K組成橫向濾波器。
以下還要說明控制電路8。控制電路8中的臨時判定電路8L類似于相位檢測電路6中的臨時判定電路13。臨時判定電路8L判定每個波形均衡后信號(即，波形均衡電路4內加法器20的輸出信號)的樣品電平。根據電平判定結果，臨時判定電路8L產生第一，第二和第三控制信號。臨時判定電路8L輸出第一和第二控制信號給保持選擇電路8A。臨時判定電路8L輸出第一和第三控制信號給誤差計算電路8M。
如圖9所示，保持選擇電路8A包括鎖存器L1，L2，L3，L4，L5和開關SW1，SW2，SW3，SW4，SW5。鎖存器L1，L2，L3，L4和L5接收來自臨時判定電路8L的第一控制信號作為啟動信號。開關SW1，SW2，SW3，SW4和SW5接收來自臨時判定電路8L的第二控制信號作為開關控制信號。
鎖存器L1對系統時鐘信號的響應是，例如，對壓控振蕩器7(見圖2)輸出信號的響應是，周期性地取樣和保持去直流電路4A輸出信號。鎖存器L1對從臨時判定電路8L饋入第一控制信號的響應是，有選擇地允許和禁止。例如，第一控制信號有1比特。當第一控制信號為“1”時，鎖存器L1是允許。當第一控制信號為“0”時，鎖存器L1是禁止。在允許時，鎖存器L1的作用是1個樣品延遲電路。當鎖存器L1是禁止時，鎖存器L1保持的信號不能被更新。開關SW1對從臨時判定電路8L饋入第二控制信號的響應是，選取鎖存器L1輸出信號和去直流電路4A輸出信號二者之一。開關SW1傳輸選取的信號到乘法器8B。
鎖存器L2對系統時鐘信號的響應是，周期性地取樣和保持延遲電路4B輸出信號。鎖存器L2對從臨時判定電路8L饋入第一控制信號的響應是，有選擇地允許和禁止。當第一控制信號為“1”時，鎖存器L2是允許，當第一控制信號為“0”時，鎖存器L2是禁止。在允許時，鎖存器L2的作用是1個樣品延遲電路。當鎖存器L2是禁止時，鎖存器L2保持的信號不能被更新。開關SW2對從臨時判定電路8L饋入第二控制信號的響應是，選取鎖存器L2輸出信號和延遲電路4B輸出信號二者之一。開關SW2傳輸選取的信號到乘法器8C。
鎖存器L3對系統時鐘信號的響應是，周期性地取樣和保持延遲電路4C輸出信號。鎖存器L3對從臨時判定電路8L饋入第一控制信號的響應是，有選擇地允許和禁止。當第一控制信號為“1”時，鎖存器L3是允許。當第一控制信號為“0”時，鎖存器L3是禁止。在允許時，鎖存器L3的作用是1個樣品延遲電路。當鎖存器L3是禁止時，鎖存器L3保持的信號不能被更新。開關SW3對從臨時判定電路8L饋入第二控制信號的響應是，選取鎖存器L3輸出信號和延遲電路4C輸出信號二者之一。開關SW3傳送選取的信號到乘法器8D。
鎖存器L4對系統時鐘信號的響應是，周期性地取樣和保持延遲電路4D輸出信號。鎖存器L4對從臨時判定電路8L饋入第一控制信號的響應是，有選擇地允許和禁止。當第一控制信號為“1”時，鎖存器L4是允許。當第一控制信號為“0”時，鎖存器L4是禁止。在允許時，鎖存器L4的作用是1個樣品延遲電路。當鎖存器L4是禁止時，鎖存器L4保持的信號不能被更新。開關SW4對從臨時判定電路8L饋入第二控制信號的響應是，選取鎖存器L4輸出信號和延遲電路4D輸出信號二者之一。開關SW4傳輸選取的信號到乘法器8E。
鎖存器L5對系統時鐘信號的響應是，周期性地取樣和保持延遲電路4E輸出信號。鎖存器L5對從臨時判定電路8L饋入第一控制信號的響應是，有選擇地允許和禁止。當第一控制信號為“1”時，鎖存器L5是允許。當第一控制信號為“0”時，鎖存器L5是禁止。在允許時，鎖存器L5的作用是1個樣品延遲電路。當鎖存器L5是禁止時，鎖存器L5保持的信號不能被更新。開關SW5對從臨時判定電路8L饋入第二控制信號的響應是，選取鎖存器L5輸出信號和延遲電路4E輸出信號二者之一。開關SW5傳輸選取的信號到乘法器8F。
如圖10所示，誤差計算電路8M包括開關420，信號發生器421，422，423，減法器424，425和426和鎖存器427，428，429。減法器424，425和426的第一輸入端連到波形均衡電路4內的加法器4K輸出端。減法器424，425，和426的第二輸入端分別連到信號發生器421，422，和423的輸出端。減法器424的輸出端連到鎖存器427的輸入端。鎖存器427的輸出端連到開關420的第一固定接點。減法器425的輸出端連到鎖存器428的輸入端，還連到開關420的第二固定接點。鎖存器428的輸出端連到開關420的第三固定接點。減法器426的輸出端連到鎖存器429的輸入端。鎖存器429的輸出端連到開關420的第四固定接點。鎖存器427，428和429有連接到臨時判定電路8L第一輸出端的使能端。開關420有控制端。開關420還有一個可移動接點，它對加在開頭控制端一個信號的響應是，與第一，第二，第三和第四固定接點中四者之一連接。開關420的控制端連接到臨時判定電路8L的第三輸出端。
信號發生器421產生一個對應于預定理想“+1”電平的信號。信號發生器421輸出此“+1”電平信號到減法器424。減法器424接收波形均衡后信號，即，波形均衡電路4內的加法器4K輸出信號。減法器424產生并輸出一個信號，此信號相當于波形均衡后信號減去“+1”電平信號，即相當于波形均衡后信號與“+1”電平信號之間的幅度誤差(差值)。鎖存器427對系統時鐘信號的響應是，取樣和保持減法器424的輸出信號。鎖存器427輸出此保持信號到開關420的第一固定接點。鎖存器427接收來自臨時判定電路8L的第一控制信號作為啟動信號。鎖存器427對從臨時判定電路8L饋入啟動信號的響應是，有選擇地允許和禁止。當啟動信號為“1”時，鎖存器427是允許。當啟動信號為“0”時，鎖存器427是禁止。在允許時，鎖存器427的作用是1個樣品延遲電路。當鎖存器427是禁止時，鎖存器427保持的信號不能被更新。
信號發生器422產生一個對應于預定理想“0”電平的信號。信號發生器422輸出此“0”電平信號到減法器425。減法器425接收波形均衡后信號，即，波形均衡電路4內的加法器4K輸出信號。減法器425產生并輸出一個信號，此信號相當于波形均衡后信號減去“0”電平信號，即，相當于波形均衡后信號與“0”電平信號之間的幅度誤差(差值)。減法器425的輸出信號加到鎖存器428，還加到開關420的第二固定接點。鎖存器428對系統時鐘信號的響應是，周期性地取樣和保持減法器425的輸出信號。鎖存器428輸出此保持信號到開關420的第三固定接點。鎖存器428接收來自臨時判定電路8L的第一控制信號作為啟動信號。鎖存器428對從臨時判定電路8L饋入啟動信號的響應是，有選擇地允許和禁止。當啟動信號為“1”時，鎖存器428是允許。當啟動信號為“0”時，鎖存器428是禁止。在允許時，鎖存器428的作用是1個樣品延遲電路。當鎖存器428是禁止時，鎖存器428保持的信號不能被更新。
信號發生器423產生一個對應于預定理想“-1”電平的信號。信號發生器423輸出此“-1”電平信號到減法器426。減法器426接收波形均衡后信號，即，波形均衡電路4內的加法器4K輸出信號。減法器426產生并輸出一個信號，此信號相當于波形均衡后信號減去“-1”電平信號，即，相當于波形均衡后信號與“-1”電平信號之間的幅度誤差(差值)。鎖存器429對系統時鐘信號的響應是，周期性地取樣和保持減法器426的輸出信號。鎖存器429輸出此保持信號到開關420的第四固定接點。鎖存器接收來自臨時判定電路8L的第一控制信號作為啟動信號。鎖存器429對從臨時判定電路8L饋入啟動信號的響應是，有選擇地允許和禁止。當啟動信號為“1”時，鎖存器429是允許。當啟動信號為“0”時，鎖存器429是禁止。在允許時，鎖存器429的作用是1個樣品延遲電路。當鎖存器429是禁止時，鎖存器429保持的信號不能被更新。
開關420的可移動接點對從臨時判定電路8L輸出第三控制信號(開關控制信號)的響應是，與開關420的第一，第二，第三和第四固定接點中四者之一連接。因此，開關420對開關控制信號的響應是，選取器件425，427，428和429的輸出信號四者之一。開關420傳送選取的信號到乘法器8B，8C，8D，8E和8F作為幅度誤差信號。
臨時判定電路8L的運行情況以及誤差計算電路8M的運行情況還要進一步說明。臨時判定電路8L產生用于誤差計算電路8M內開關420的控制信號，開關420的控制信號能夠在四個不同狀態之間變化。控制信號的第一狀態對應于當前采樣時刻這樣一個狀況，在緊接當前采樣時刻的前一采樣時刻，信號樣品的電平確定為“+1”，在此情況下，控制開關420以選擇鎖存器427的輸出信號。控制信號的第二狀態對應于當前采樣時刻這樣一個狀況，在緊接當前采樣時刻的前一采樣時刻，信號樣品的電平確定為“0”。在此情況下，控制開關420以選擇鎖存器428的輸出信號。控制信號的第三狀態對應于當前采樣時刻這樣一個狀況，在緊接當前采樣時刻的前一采樣時刻，信號樣品的電平確定為“-1”。在此情況下，控制開關420以選擇鎖存器429的輸出信號。控制信號的第四狀態對應于當前采樣時刻這樣一個狀況，在緊接當前采樣時刻的前一采樣時刻，信號樣品的電平仍然未定，而當前采樣時刻的信號樣品電平確定為“0”。在此情況下，控制開關420以選擇減法器425的輸出信號。
參照圖7，在時刻(1)，當前信號樣品的電平未定。可以預期，當前信號樣品的電平是“0”或“+1”。在時刻(2)，當前信號樣品的電平在負方向超過參考值，所以，在時刻(1)的信號樣品電平確定為“+1”。此時，開關420對從臨時判定電路8L輸出開關控制信號的響應是，選擇鎖存器427的輸出信號。
若當前信號樣品的電平在負方向超過參考電平，且在時刻(2)接近于“0”，則在時刻(1)的信號樣品電平仍然未定，而當前信號樣品的電平確定為“0”。在此情況下，開關420對從臨時判定電路8L輸出開關控制信號的響應是，選擇減法器425的輸出信號。
若當前信號樣品的電平在負方向并不超過參考電平，且在時刻(2)接近于“+1”，則在時刻(1)的信號樣品電平確定為“0”。在此情況下，開關420對從臨時判定電路8L輸出開關控制信號的響應是，選擇鎖存器428的輸出信號。
在緊接當前采樣時刻的前一采樣時刻，信號樣品的電平確定為“-1”的情況下，開關420對從臨時判定電路8L輸出開關控制信號的響應是，選擇鎖存器429的輸出信號。
臨時判定電路8L的運行情況以及保持選擇電路8A的運行情況還要進一步說明。臨時判定電路8L產生用于保持選擇電路8A內各個開關SW1，SW2，SW3，SW4和SW5的控制信號。開關SW1，SW2，SW3，SW4和SW5的控制信號能夠在兩個不同狀態之間變化。控制信號的第一狀態對應于當前采樣時刻這樣一個狀況，在緊接當前采樣時刻的前一采樣時刻，信號樣品的電平確定為“+1”，“0”，或“-1”。在此情況下，控制各個開關SW1，SW2，SW3，SW4，和SW5以選擇鎖存器L1，L2，L3，L4，和L5的輸出信號。因此，當開關420選擇誤差計算電路8M內鎖存器427，428和429的輸出信號中三者之一時，開關SW1，SW2，SW3，SW4，和SW5選擇鎖存器L1，L2，L3，L4和L5的輸出信號。控制信號的第二狀態對應于當前采樣時刻這樣一個狀況，在緊接當前采樣時刻的前一采樣時刻，信號樣品的電平仍然未定，而當前采樣時刻的信號樣品電平確定為“0”，在此情況下，控制各個開關SW1，SW2，SW3，SW4，和SW5以選擇器件4A，4B，4C，4D，和4E的輸出信號。因此，當開關420選擇誤差計算電路8M內減法器425的輸出信號時，開關SW1，SW2，SW3，SW4，和SW5以選擇器件4A，4B，4C，4D，和4E的輸出信號。
在圖8的控制電路8中，器件8B，8C，8D，8E和8F把誤差計算電路8M饋入的幅度誤差信號乘以保持選擇電路8A的各個輸出信號。乘法器8B，8C，8D，8E，和8F把乘得的信號分別輸出到低通濾波器8G，8H，8I，8J，和8K。低通濾波器8G，8H，8I，8J，和8K分別處理乘法器8B，8C，8D，8E，和8F的輸出信號，得到代表各個抽頭系數的信號。低通濾波器8G，8H，8I，8J，和8K分別輸出各個抽頭系數信號到波形均衡電路4內的乘法器4F，4G，4H，4I，和4J。
做了一些實驗，在這些實驗中，代表數字信息信號的模擬信號輸入到圖2的自動均衡系統，此信號具有圖11所示的狀況。在圖11中，橫坐標代表時域中的采樣時刻，縱坐標代表信號樣品的電平。輸入的模擬信號被圖2的自動均衡系統處理成波形均衡后信號，此信號出現在波形均衡電路4的輸出端。圖12表示波形均衡后信號的狀況。在圖12中，橫坐標代表時域中的采樣時刻，縱坐標代表信號樣品的電平。如圖12所示，波形均衡后信號樣品聚集在對應于“+1”，“0”，和“-1”三個不同電平上。
圖18表示圖3中臨時判定電路13的一個實例。圖18的臨時判定電路13包括矩陣電路13A，鎖存器13B，13C，13D，13E和信號發生器13F，13G。矩陣電路13A有輸入端IN1，IN2，IN3，IN4，IN5和輸出端OUT1，OUT2，OUT3。矩陣電路13A的輸入端IN1連接到延遲電路11的輸出端。而且，鎖存器13E的輸入端與連接到延遲電路11的輸出端。矩陣電路13A的輸入端IN4和IN5分別連接到信號發生器13F和13G的輸出端。矩陣電路13A的輸出端OUT1，OUT2，OUT3分別連接到鎖存器13B，13C，13D的輸入端。
如圖18所示，開關144包括第一子開關144A和第二子開關144B。鎖存器13B的輸出端連到子開關144B的控制端。鎖存器13C的輸出端連到鎖存器145的使能端。鎖存器13D的輸出端連到矩陣電路13A的輸入端IN3和子開關144A的控制端。鎖存器13D有一個連接到矩陣電路13A輸出端OUT1的使能端。鎖存器13E的輸出端連到矩陣電路13A的輸入端IN2。鎖存器13E有一個連接到矩陣電路13A輸出端OUT2的使能端。
信號發生器13F輸出一個信號到矩陣電路13A的輸入端IN4，此信號代表一個預定正閾值(正參考值)TH。信號發生器13G輸出一個信號到矩陣電路13A的輸入端IN5，此信號代表一個預定負閾值(負參考值)-TH。
現在，字符“in1”表示加到矩陣電路13A輸入端IN1上信號代表的值，即，延遲電路11的輸出信號。字符“in2”表示加到矩陣電路13A輸入端IN2上信號代表的值，即，鎖存器13E的輸出信號。字符“in3”表示加到矩陣電路13A輸入端IN3上的信號邏輯狀態，即，鎖存器13D的輸出信號。字符“out1”表示出現在矩陣電路13A輸出端OUT1上的信號邏輯狀態。字符“out2”表示出現在矩陣電路13A輸出端OUT2上的信號邏輯狀態。字符“out3”表示出現在矩陣電路13A輸出端OUT3上的信號邏輯狀態。
矩陣電路13A設計成提供輸入到其中信號與從其中輸出信號之間的以下關系。在“in3”是“1”和“in1”＜“in2”的情況下，“out1”是“0”和“out2”是“1”，以及“out3”是“Qn-1”，它表示緊接著的前一個樣品間隔中的邏輯狀態。在“in3”是“1”和“in1”＞“in2”+TH的情況下，“out1”是“1”和“out2”是“1”，以及“out3”是“0”，在“in3”是“1”和“in2”≤“in1”≤“in2”+TH的情況下，“out1”是“0”和“out2”是“0”，以及“out3”是“Qn-1”。在“in3”是“0”和“in1”＞“in2”的情況下，“out1”是“0”和“out2”是“1”，以及“out3”是“Qn-1”。在“in3”是“0”和“in1”＜“in2”-TH的情況下，“out1”是“ 1”和“out2”是“1”，以及“out3”是“1”。在“in3”是“0”和“in2”≥“in1”≥“in2”-TH的情況下，“out1”是“0”和“out2”是“0”以及“out3”是“Qn-1”。
鎖存器13B接收來自矩陣電路13A輸出端OUT1的信號，它對系統時鐘信號的響應是，周期性地取樣和保持接收到的信號。鎖存器13B的作用是1個樣品間隔延遲電路。來自鎖存器13B的輸出信號加到子開關144B的控制端。
鎖存器13C接收來自矩陣電路13A輸出端OUT2的信號，它對系統時鐘信號的響應是，周期性地取樣和保持接收到的信號。鎖存器13C的作用是1個樣品間隔延遲電路。來自鎖存器13C的輸出信號加到鎖存器145的使能端。
鎖存器13D接收來自矩陣電路13A輸出端OUT3的信號，它對系統時鐘信號的響應是，周期性地取樣和保持接收到的信號。鎖存器13D接收來自矩陣電路13A輸出端OUT1的信號作為啟動信號。鎖存器13D對啟動信號的響應是，有選擇地允許和禁止。通常，若啟動信號是“1”，鎖存器13D是允許。若啟動信號是“0”，鎖存器13D是禁止。在允許時，鎖存器13D的作用是1個樣品延遲電路。當鎖存器13D是禁止時，鎖存器13D保持的信號不能被更新。鎖存器13D的輸出信號加到子開關144A的控制端，還加到矩陣電路13A的輸入端IN3。
鎖存器13E接收延遲電路11的輸出信號，它對系統時鐘信號的響應是，周期性地取樣和保持接收到的信號。鎖存器13E接收來自矩陣電路13A輸出端OUT2的信號作為啟動信號。鎖存器13E對啟動信號的響應是，有選擇地允許和禁止。通常，若啟動信號是“1”，鎖存器13E是允許。若啟動信號是“0”，鎖存器13E是禁止。在允許時，鎖存器13E的作用是1個樣品延遲電路。當鎖存器13E是禁止時，鎖存器13E保持的信號不能被更新。鎖存器13E的輸出信號加到矩陣電路13A的輸入端IN2。
子開關144A的兩個輸入側分別連到反相器142和鎖存器145的輸出端。子開關144A的輸出側連到子開關144B的輸入側。子開關144B的另一輸入側連到信號發生器143的輸出端。子開關144A對鎖存器13D輸出信號的響應是，選擇反相器142輸出信號和鎖存器145輸出信號中二者之一。具體地說，當鎖存器13D的輸出信號是“1”時，子開關144A選取反相器142的輸出信號。當鎖存器13D的輸出信號是“0”時，子開關144A選取鎖存器145的輸出信號。子開關144A傳送選取的信號到子開關144B。子開關144B對鎖存器13B輸出信號的響應是，選擇子開關144A輸出信號和信號發生器143輸出信號中二者之一。具體地說，當鎖存器13B的輸出信號是“1”時，子開關144B選取子開關144A的輸出信號。當鎖存器13B的輸出信號是“0”時，子開關144B選取信號發生器143的輸出信號。子開關144B傳送選取的信號到D/A轉換器15。
圖19表示圖8中臨時判定電路8L的一個實例。圖19的臨時判定電路8L包括矩陣電路8P，鎖存器8Q，8R，OR(或)門8S，和信號發生器8T，8U。矩陣電路8P有輸入端IN1，IN2，IN3，IN4，IN5和輸出端OUT1，OUT2，OUT3，OUT4。矩陣電路8P的輸入端IN1連到波形均衡電路4的輸出端。而且，鎖存器8R的輸入端也連到波形均衡電路4的輸出端。矩陣電路8P的輸入端IN4和IN5分別連到信號發生器8T和8U的輸出端。矩陣電路8P的輸出端OUT1連到鎖存器8Q的使能端。矩陣電路8P的輸出端OUT2連到鎖存器8R的使能端，還連到鎖存器427，428和429的使能端。此外，矩陣電路8P的輸出端OUT2連接到保持選擇電路8A內的鎖存器L1至L5的使能端。矩陣電路8P的輸出端OUT3連接到鎖存器8Q的輸入端。鎖存器8Q的輸出端連接到矩陣電路8P的輸入端IN3。鎖存器8R的輸出端連接到矩陣電路8P的輸入端IN2。
矩陣電路8P的輸出端OUT4有連到開關420控制端的兩個位。矩陣電路8P輸出端OUT4的兩個位分別連到OR門8S的兩個輸入端。OR門8S的輸出端連到保持選擇電路8A內的開關SW1至SW5控制端。
信號發生器8T輸出一個信號到矩陣電路8P輸入端IN4，此信號代表一個預定正閾值(正參考值)TH。信號發生器8U輸出一個信號到矩陣電路8P輸入端IN5，此信號代表一個預定負閾值(負參考值)-TH。
現在，字符“in1”代表加到矩陣電路8P輸入端IN1上信號代表的值，即，波形均衡電路4的輸入信號。字符“in2”表示加到矩陣電路8P輸入端IN2上信號代表的值，即，鎖存器8R的輸出信號，字符“in3”表示加到矩陣電路8P輸入端IN3上的信號邏輯狀態。即，鎖存器8Q的輸出信號。字符“out1”表示出現在矩陣電路8P輸出端OUT1上的信號邏輯狀態。字符“out2”表示出現在矩陣電路8P輸出端OUT2上的信號邏輯狀態。字符“out3”表示出現在矩陣電路8P輸出端OUT3上的信號邏輯狀態。字符“out4”表示出現在矩陣電路8P輸出端OUT4上的信號邏輯狀態。
矩陣電路8P設計成提供輸入到其中信號與從其中輸出信號之間的以下關系。在“in3”是“1”和“in1”＜“in2”的情況下，“out1”是“0”和“out2”是“1”，以及“out4”是“10”和“out3”是“Qn-1”，它表示緊接著的前一個樣品間隔中的邏輯狀態。在“in3”是“1”和“in1”＞“in2”+TH的情況下，“out1”是“1”和“out2”是“1”以及“out4”是“11”和“out3”是“0”。在“in3”是“1”和“in2”≤“ in1”≤“in2”+TH的情況下，“out1”是“0”和“out2”是“0”，以及“out4”是“00”和“out3”是“Qn-1”。在“in3”是“0”和“in1”＞“in2”的情況下，“out1”是“0”和“out2”是“1”，以及“out4”是“10”和“out3”是“Qn-1”。在“in3”是“0”和“in1”＜“in2”-TH的情況下，“out1”是“1”和“out2”是“1”，以及“out4”是“01”和“out3”是“1”，在“in3”是“0”和“in2”≥“in1”≥“in2”-TH的情況下，“out1”是“0”和“out2”是“0”，以及“out4”是“00”和“out3”是“Qn-1”。
鎖存器8Q接收來自矩陣電路8P輸出端OUT3的信號，它對系統時鐘信號的響應是，周期性地取樣和保持接收到的信號。鎖存器8Q接收來自矩陣電路8P輸出端OUT1的信號作為啟動信號。鎖存器8Q對啟動信號的響應是，有選擇地允許和禁止。通常，若啟動信號是“1”，鎖存器8Q是允許。若啟動信號是“0”鎖存器8Q是禁止。在允許時，鎖存器8Q的作用是1個樣品延遲電路。當鎖存器8Q是禁止時，鎖存器8Q保持的信號不能被更新。鎖存器8Q的輸出信號加到矩陣電路8P的輸入端IN3。
鎖存器8R接收波形均衡電路4的輸出信號，它對系統時鐘信號的響應是，周期性地取樣和保持接收到的信號。鎖存器8R接收來自矩陣電路8P輸出端OUT2的信號作為啟動信號。鎖存器8R對啟動信號的響應是，有選擇地允許和禁止。通常，若啟動信號是“1”，鎖存器8R是允許。若啟動信號是“0”，鎖存器8R是禁止。在允許時，鎖存器8R的作用是1個樣品延遲電路。當鎖存器8R是禁止時，鎖存器8R保持的信號不能被更新。鎖存器8R的輸出信號加到矩陣電路8P的輸入端IN2。
來自矩陣電路8P輸出端OUT2的信號饋入到鎖存器427，428和429作為啟動信號。而且，來自矩陣電路8P輸出端OUT2的信號還饋入到保持選擇電路8A內的鎖存器L1至L5。
來自矩陣電路8P輸出端OUT4的信號饋入到開關420作為開關控制信號。當開關控制信號是“01”時，控制開關420以選擇鎖存器429的輸出信號。當開關控制信號是“10”時，控制開關420以選擇鎖存器428的輸出信號。當開關控制信號是“11”時，控制開關420以選擇鎖存器427的輸出信號。當開關控制信號是“00”時，控制開關420以選擇減法器425的輸出信號(見圖10)。
來自矩陣電路8P輸出端OUT4的兩個比特分別加到OR門8S的兩個輸入端，OR門8S執行來自矩陣電路8P輸出端OUT4兩個比特信號之間運算。OR門8S輸出運算后的信號到保持選擇電路8A內開關SW1至SW5的控制端。當OR門8S的輸出信號是“1”時，開關SW1至SW5選取鎖存器L1至L5的輸出信號。當OR門8S的輸出信號是“0”時，開關SWl至SW5選取器件4A至4E的輸出信號第二個實施例圖13表示按照本發明第二個實施例的噪聲降低電路。圖13的噪聲降低電路包括均衡電路601，延遲電路602，臨時判定電路603，NR計算電路604，模式搜索電路605，以及移位寄存器606和607。
均衡電路601的輸入端經前置放大器601C連到磁頭601B。磁頭601B掃描磁帶601C。應當指出，低通濾波器可以放在前置放大器601C與均衡電路601之間。均衡電路601的輸出端連到延遲電路602的輸入端，還連到臨時判定電路603的輸入端。此外，均衡電路601的輸出端連到移位寄存器607。延遲電路602的輸出端連到NR計算電路604的第一輸入端。NR計算電路604的第二輸入端連到移位寄存器607。NR計算電路604的輸出端連到移位寄存器607。而且，NR計算電路604的輸出端還連到一個外部器件(未畫出)，如維特比電路。臨時判定電路603的輸出端連到模式搜索電路605和移位寄存器606。模式搜索電路605連到移位寄存器606和607。
磁帶601A貯存含數字信息信號(例如，數字視頻/音頻信號)的信號。磁帶601A中貯存的信號符合部分響應格式，如PR(1，0，-1)格式。磁頭601B從磁帶601A中再現信號。再現的信號從磁頭601B經前置放大器601C饋入到均衡電路601，作為代表數字信息信號的輸入模擬信號。應當指出，代表數字信息信號并經傳輸線傳送的信號可以作為輸入信號加到均衡電路601。
使輸入模擬信號受到均衡電路601均衡。均衡電路601是數字類型的。因此，均衡電路601包含處理輸入模擬信號的模數(A/D)轉換器。均衡電路601的輸出信號，即，均衡后信號，饋入到延遲電路602，臨時判定電路603，和移位寄存器607中。
臨時判定電路603類似于圖3和圖18中的臨時判定電路13或圖8和圖19中的臨時判定電路8L。臨時判定電路603判定均衡電路601的每個輸出信號樣品究竟對應于“1”，“0”，或“-1”。若均衡電路601輸出信號的樣品電平對應于“1”，臨時判定電路603就輸出一個預定理想“1”信號到模式搜索電路605和移位寄存器606。若均衡電路606輸出信號的樣品電平對應于“0”，臨時判定電路603就輸出一個預定理想“0”信號到模式搜索電路605和移位寄存器606。若均衡電路606輸出信號的樣品電平對應于“-1”，臨時判定電路603就輸出一個預定理想“-1”信號到模式搜索電路605和移位寄存器606。
移位寄存器606貯存來自臨時判定電路603第一預定數目相繼樣品的輸出信號(幾個比特或1比特對應段)。模式搜索電路605包含一個移位寄存器，此寄存器貯存來自臨時判定電路603第二預定數目相繼樣品的輸出信號(幾個比特或1比特對應段)。第二預定數目遠遠少于第一預定數目，貯存在模式搜索電路605內的移位寄存器中位模式稱之為現行位模式。模式搜索電路605包含一個比較器，它執行模式比較過程，在移位寄存器606中尋找這樣的位序列，其先前位模式等于現行位模式，或與現有位模式相關。當模式搜索電路605在移位寄存器606中找到這種先前位模式時，模式搜索電路605就輸出一個模式匹配信號到移位寄存器607。模式匹配信號代表眾多信號樣品中一個時間上中心的信號樣品地址(位置)，此信號樣品代表移位寄存器606中上述的先前位模式。
移位寄存器607貯存來自均衡電路601第一預定數目相繼樣品的輸出信號(幾個比特或1比特對應段)。移位寄存器607中的信號樣品在時間位置和地址上對應于移位寄存器606中的信號樣品。為了使這兩個時間一致，在均衡電路601與移位寄存器607之間可以放入延遲電路。如以下要說明的，移位寄存器607中每個信號樣品被改正后信號樣品取代。當移位寄存器607接收來自模式搜索電路605的模式匹配信號時，對應于模式匹配信號代表地址的信號從移位寄存器607中被讀出，并饋入到NR計算電路604。在模式匹配信號沒有饋入到移位寄存器607時，最后的信號樣品從移位寄存器607傳送到NR計算電路604中。
延遲電路602推遲均衡電路601輸出信號一段時間，這段時間相當于器件603，605，606，和607的總體引起的信號延遲。延遲電路602輸出延遲的信號到NR計算電路604。延遲電路602使從延遲電路602饋入到NR計算電路604的信號樣品與從移位寄存器607饋入到NR計算電路604的信號樣品在時間上一致。
如圖14所示，NR計算電路604包括減法器641，限幅器642，衰減器643，和減法器644。減法器641的第一輸入端連到延遲電路602的輸出端。而且，減法器644的第一輸入端也連到延遲電路602的輸出端。減法器641的第二輸入端連到移位寄存器607。減法器641的輸出端連到限幅器642的輸入端。限幅器642的輸出端連到衰減器643的輸入端，衰減器643的輸出端連到減法器644的第二輸入端。減法器644的輸出端連到移位寄存器607，還連到外部器件(未畫出)。
減法器641接收延遲電路602的輸出信號。而且，減法器641還接收移位寄存器607的輸出信號。減法器641產生并輸出這樣一個信號，此信號相當于延遲電路602輸出信號減去移位寄存器607輸出信號。即，相當于延遲電路602輸出信號與移位寄存器607輸出信號之差。減法器641的輸出信號代表延遲電路602輸出信號的噪聲分量。限幅器642接收減法器641的輸出信號。限幅器642使減法器641輸出信號受到處理，這個處理相當于把幅度限制在一個給定范圍內。限幅器642輸出處理后的信號到衰減器643。衰減器643使限幅器642輸出信號受到處理，這個處理相當于以給定的比率衰減。衰減器643輸出衰減后的信號到減法器644，作為一個修正信號。減法器644接收延遲電路602的輸出信號。減法器644產生一個改正后信號，此信號相當于延遲電路602輸出信號減去從衰減器643饋入的修正信號，即，相當于延遲電路602輸出信號與從衰減器643饋入的修正信號之差。因而，減法器644的作用是減小或抑制延遲電路602輸出信號的噪聲分量。改正后信號從減法器644輸出到移位寄存器607和外部器件(未畫出)。
在移位寄存器607中，減法器644輸出信號(改正后信號)的每個信號樣品取代均衡電路601輸出信號的對應信號樣品。換句話說，減法器644輸出信號(改正后信號)的每個信號樣品寫入到均衡電路601輸出信號的對應信號樣品上以實現更新。
做了一些實驗。在這些實驗中，代表數字信息信號的模擬信號輸入到圖13的噪聲降低電路，此信號具有圖15所示的狀況。在圖15中，橫坐標代表時域中的采樣時刻，縱坐標代表信號樣品的電平。在圖15所示狀況下，間隔aa1，aa2，和aa3中信號電平分開得不好，而在間隔bb1和bb2中信號電平分開得很好。圖13的噪聲降低電路把輸入模擬信號處理成改正后信號，此信號出現在NR計算電路604的輸出端。圖16表示改正后信號的狀況。在圖16中，橫坐標代表時域中的采樣時刻，縱坐標代表信號樣品的電平。如圖16所示，改正后信號樣品聚集在對應于“+1”，“0”，和“-1”三個不同的電平上。
第三個實施例圖17表示按照本發明第三個實施例的噪聲降低電路。除了下面指出的設計改變以外，圖17的噪聲降低電路類似于圖13的噪聲降低電路。
在圖17的噪聲降低電路中，臨時判定電路603直接連到NR計算電路604。NR計算電路604內的減法器641(見圖14)第一輸入端接收延遲電路602的輸出信號，而減法器641的第二輸入端接收臨時判定電路603的輸出信號。
權利要求
1.一種鎖相控制電路，包括模數轉換器，對采樣時鐘信號的響應是，周期性地采樣代表數字信息的模擬信號，并把每個模擬信號樣品轉換成對應的數字樣品，以使模擬信號轉換成對應的數字信號；第一裝置，對有關模擬信號最大似然的響應，以及對模數轉換器產生的數字信號樣品之間相關性的響應，是檢測采樣時鐘信號與模擬信號之間的相位誤差；以及第二裝置，對第一裝置測得的相位誤差的響應是，控制采樣時鐘信號的頻率。
2.按照權利要求1的鎖相控制電路，其中第一裝置包括檢測相位誤差的裝置，對模數轉換器產生的三個相繼的數字信號樣品的響應是，檢測其相位誤差。
全文摘要
一種自動均衡系統包括模數轉換器；第一裝置；第二裝置；可變濾波器；第三裝置；第四裝置。模數轉換器，第一裝置，和第二裝置組成鎖相回路，而可變濾波器，第三裝置，和第四裝置組成與鎖相回路分開的幅度誤差改正回路。
文檔編號G11B20/10GK1501620SQ20031010271
公開日2004年6月2日 申請日期1998年5月26日 優先權日1997年5月26日
發明者戶波淳一郎, 清藤隆志, 志 申請人:日本勝利株式會社