專利名稱：可設置電壓擺動控制的讀出放大器的制作方法
技術領域：
本發明涉及用于在COMS存儲單元中讀出數據的讀出放大器，特別地，涉及這種讀出放大器內的鎖定控制電路。
背景技術：
在集成存儲電路中，讀出放大器常用于提高存儲器的速度性能，并用于提供與存儲器中驅動外圍電路要求相一致的信號。一讀出放大器是一有源電路，可以減少從一被訪問存儲單元到存儲單元陣列外圍的邏輯電路的信號傳遞時間，并將位線上產生的無序邏輯電平轉換成外圍電路的數字邏輯電平。讀出放大器的讀出部分檢測并確定所選存儲單元中的數據內容。讀出可以是“非破壞性”的，其特點是所選存儲單元的數據內容是無變化的，例如在靜態存儲器(SRAM)，只讀存儲器(ROM)和可編程序的只讀存儲器(PROM)中；讀出也可以是“破壞性”的，其特點是所選存儲單元中的數據內容可能被讀出操作所改變，例如在動態隨機存取存儲器(DRAM)中。
許多讀出放大器在輸出端有電壓擺動的傾向，這是因為由讀出放大器所驅動的電路輸入端上的有效門電壓會導致被驅動電路中的輸出轉換時間變快，但是在相同輸出電流下，較強的有效門電壓和相同負載電容上較強充電的轉換，則需要較長的轉換時間。為了改善讀出放大器的速度和電能特性，眾所周知的在本技術領域中是將電壓擺動量限制到一較小的優化量。除了實質性地改善速度和電能外，降低電壓擺動成為深亞微米CMOS(deep-submicrometer CMOS)工藝設計的關鍵。減小電壓擺動會導致熱載子擴散、串擾、噪聲以及讀出安全系數下降。為了限制輸出電壓的擺動，最廣泛采用的是振幅定時技術和電壓箝位技術。振幅定時技術是當電壓擺動在一最佳值時，通過抑制此時的讀出放大器來實現。然而，這種技術可能因設備參數的改變而導致電壓擺動的較大變化。電壓箝位技術對設備參數波動的影響較小。
鑒于存儲設備尺寸不斷小型化的趨勢，人們希望通過使用盡可能最少的和最小的，即小縱/橫比的晶體管來控制讀出放大器的電壓擺動。此外，為了滿足更高速度的需要，人們希望在仍能保持受控的電壓擺動的同時，讀出放大器的運行速度盡可能地快。
本發明旨在提供一讀出放大器，此讀出放大器的電壓擺動受控。
本發明進一步目的在于提供一讀出放大器，此讀出放大器運行速度快。
本發明再一個目的在于提供一讀出放大器，此讀出放大器在電壓擺動控制電路中使用最少的晶體管，并且都是小尺寸的晶體管。
發明內容
上述目的已由本發明的讀出放大器實現，該讀出放大器具有一對反饋通路，此反饋通路位于讀出放大器輸出和讀出放大器輸入之間以控制讀出放大器輸出上的電壓擺動量。讀出放大器可設置成兩種不同的運行模式。在第一種運行模式中，即“增壓”模式中，兩條反饋通路均運行，第一條反饋通路包括一沒有門限電壓增強的晶體管，并且該晶體管具有小的縱/橫比以進行盡可能最快的讀出運行，而第二條反饋通路提供穩定性以控制讀出放大器輸出的電壓擺動。在第二種運行模式中，即“非增壓”模式中，僅有第一條反饋通路是激活的，在讀出速度降低最少的條件下提供最大的擺動。第一種運行模式提供較大幅度的擺動控制，因此具有較高的讀出速度，而第二種運行模式有更高的穩定性并且無需犧牲可靠性就可實現低能耗。本發明允許用戶對讀出放大器進行設置而具有靈活性以滿足讀出放大器對速度、放大安全系數或者能耗有關需求。
圖1是本發明本發明讀出放大器的方框圖。
圖2包括圖2A和圖2B，圖2A和圖2B分別示出了本發明讀出放大器的電路示意圖。
具體實施例方式
如圖1所示，本發明讀出放大器15一較佳實施例包括一讀出輸入節點20，讀出輸入節點20連接到一存儲單元陣列的位線上。一激活信號30輸入到一讀出電路35上以檢測并確定與讀出放大器15相連的存儲單元中的數據內容。讀出電路35的速度通過對讀出電路35接收到的激活信號升壓，BOOST 80和BOOST# 82，來設定；更多細節將在下文結合圖2討論。激活信號30用于控制讀出電路的運行速度。讀出電路35的輸出38輸入到放大電路45，放大電路45將位線的無序電平轉換成標準的數字邏輯電平，標準的數字邏輯電平和連接在讀出放大器輸出40上的任何的外圍電路兼容。可選擇地，一個或多個緩沖電路55可以連在放大電路45之后來為讀出放大器輸出節點40提供更穩定的輸出。此外，一鎖定控制電路60連接在讀出電路輸入67和讀出放大器輸出節點40之間。鎖定功能由在鎖定控制電路60處接收的鎖定激活信號LAT 84和LAT# 86控制，更詳細將在下文結合圖2進行討論。讀出電路35、放大電路45，緩沖電路55和鎖定控制電路60組成一鎖定電路用于存儲讀出放大器輸出的電壓值，這樣電平的保持時間可以比通常的存儲循環更長。同樣，通過鎖定輸出，讀出放大器的殘留電壓可以關掉或停頓直到需要再次打開。這種好處可以節省大量的電能。鎖定控制電路60的輸出67輸回到讀出電路35的輸入端。一讀出線晶體管50連接在鎖定控制電路60與讀出線輸入20之間，以將讀出放大器輸入20與鎖定電路的輸出67隔離開來。
參見圖2，讀出電路包括一對變極器，第一個變極器由晶體管P101和N101構成，第二個變極器由晶體管P102和N102構成。在以下對讀出放大器電路的描述中，由“P”標出的晶體管，如P101和P102，是P型金屬氧化物半導體(MOS)晶體管，而“N”標出的晶體管，如N101和N102，是N型金屬氧化物半導體(MOS)晶體管。晶體管P101和N101有相互連接在一起的控制門接線端以形成讀出電路的輸入，并接收鎖定電路的輸出67。晶體管P102和N102形成一第二變極器，其控制門接線端電連接在一起，同時與讀出電路的輸入電連接。晶體管P101的電源端與一外部電壓源Vcc，70連接，Vcc，70為讀出放大器外圍數字邏輯電路的電壓值。晶體管N101的電源端與一接地電位80連接。兩個變極器輸出都作用于讀出線38上。
由P102和N102構成的第二個變極器連接到一對升壓晶體管P121和N121上。升壓晶體管P121電連接在晶體管P102電源端與外部電壓源Vcc，70之間。升壓晶體管N121電連接在晶體管N102電源端和接地端80之間。升壓晶體管P121在其控制門接線端32處接收第一個升壓激活信號BOOST#，升壓晶體管N121在其控制門接線端31處接收第二個升壓激活信號BOOST。升壓激活信號(BOOST，BOOST#)設定電路的讀出速度。第二個升壓激活信號BOOST與第一個升壓激活信號BOOST#相位差180度。一讀出激活信號SAEN#輸入在節點30處輸送到一讀出激活晶體管P131的控制門接線端上。
讀出電路還包括一第一反饋通路，該第一反饋通路具有一第一反饋晶體管N133。該第一反饋晶體管N133有一控制門接線端與變極器(P102、N102)的輸出電連接，有一連接到讀出激活晶體管P131的漏極端子上的漏極端子，還有一電源端與讀出電路輸入67電連接。讀出電路還包括一第二反饋通路，該第二反饋通路有一對串聯的反饋晶體管N132和N131。晶體管N132有一與讀出線38連接的控制門接線端，一與晶體管P131的漏極端子和與晶體管N133的漏極端子連接的漏極端子，以及有一與晶體管N131的漏極端子連接的電源端。晶體管N131有一電源與讀出電路67的輸入連接，并在其控制門接線端接收第二升壓激活信號BOOST。晶體管N133是一非金屬氧化物半導體(NMOS)晶體管，其沒有門限電壓(VT)增強，可以更方便地設置晶體管適當的偏壓。晶體管N133具有低的縱/橫比，所以尺寸小。一般而言，一較大的縱/橫比對應于控制門和給定電流的電源之間的較小電壓變化。因此，當同時降低電壓擺動時，那么晶體管的初始響應將更慢。因為晶體管N133的縱/橫比低，晶體管的響應時間將更快。晶體管N132是一與晶體管N133并聯的放置在第二反饋通路中的增強晶體管。當第二升壓激活信號BOOST為“高”時，晶體管N132運行，打開轉換晶體管N131以轉換至第二反饋通路。運行時，當位線與讀出輸出線之間的壓差接近它的門限電壓時，晶體管N132僅提供電流。這樣的作用是晶體管N133能以快的初始響應進行運行，從而當電壓接近門限電壓時，晶體管N132為回路提供電流以控制電壓的擺動。
本發明讀出放大器還包括一放大電路。該放大電路具有由晶體管P103和N103組成的變極器。晶體管P103有一與讀出線38連接的控制門接線端，一與電壓源Vcc 70連接的電源端，以及有一與晶體管N103的漏極端子連的漏極端子接。晶體管N103有一電源端與接地端80連接，一控制門接線端與讀出線38連接。變極器(P103，N103)的輸出都引至讀出輸出線48上。
緩沖電路能可選擇性地加到讀出放大器上。如圖2所示的緩沖電路是一對變極器，一個緩沖變極器由晶體管P104和N104組成，第二變極器由晶體管P105和N105組成。第一變極器(P104，N104)接收的輸入來自變極器P103和N103的輸出48。兩種變極器都具有連接到電壓源Vcc上的P型晶體管(P104、P105)的電源端和接地的N型晶體管(N104、N105)的電源端。第一變極器(P104、N104)的輸出58作為第二變極器(P105、N105)的控制門接線端輸入，第二變極器(P105、N105)的輸出作為讀出放大的輸出節點40。
由晶體管P151和晶體管N151組成的一鎖定控制電路連接在讀出放大器輸出40和讀出電路輸入67之間。鎖定控制電路(P151、N151)接收鎖定激活信號Lat和Lat#，以此來控制鎖定功能。晶體管N151有一與讀出放大器輸出節點40連接的漏極端子，一與接收鎖定信號Lat的節點21連接的控制門接線端，以及有一與讀出電路輸入67電連接的電源端。晶體管P151有一漏極端子與讀出電路輸入67電連接，并有一控制門接線端與接收鎖定信號Lat#的節點22電連接。
讀出線晶體管N134連接在鎖定輸出67和讀出放大器輸入20之間。讀出線晶體管N134有一與讀出線輸入20連接的電源端，一與鎖定輸出67連接的漏極端子，以及一與接收鎖定信號Lat#的節點22電連接的控制門接線端。讀出線晶體管N134用來防止由于與讀出放大器輸入20連接的位線的阻抗而使儲存在鎖定中輸出信號的電壓下降或故障。例如，如果輸出節點40的電壓輸出用邏輯電平1表示，那么讀出放大器輸入線20的阻抗可能會把輸出節點的電壓降低到接近該鎖定的轉換門限電壓的電平。這樣會產生一不穩定的情況，一個瞬間的故障將影響到存儲在鎖定中的電壓值。晶體管N134提升輸出端的電壓，并把該鎖定的輸出與輸入線隔離開來，以此防止這些可能影響存儲單元讀取的瞬間故障。
讀出放大器的運行如下第一，讀出激活信號SAEN#和鎖定信號Lat、Lat#將電路設置在主動讀取或鎖定配置。進行讀取時，SAEN#信號為一低邏輯電平，鎖定信號Lat為低，鎖定信號Lat#為高。鎖定運行時，SAEN#信號為一高邏輯電平，鎖定信號Lat為高，鎖定信號Lat#為低。提供對上述信號的適當定時可以保證從讀取運行向鎖定運行的平穩轉換。升壓信號BOOST和升壓信號BOOST#用于設置電路的讀出速度。當處于“高升壓”讀取模式時，在高能耗條件下實現快速讀出。或者，信號也可以在較低的速度下運行，即“低升壓”模式，以節能。當以高升壓信號BOOST(BOOST#低)讀取時，變極器(P101、N101)和(P102、N102)控制反饋晶體管N132和N131，為連接在讀出輸入節點20上的位線提供預充電、調整和第一階段讀出。與流過讀出線晶體管N134的第一電流成比例的壓差形成在讀出線38和讀出鎖定67節點之間。如果第一電流大于或等于設定的最小檢測值，那么讀出節點電壓將驅動變極器(P103和N103)的輸出到低狀態。否則，放大變極器P103和N103的輸出保持在高狀態。在讀取運行中，讀出鎖定節點67的電壓處在預充電值，因此使得兩個變極器(P101、N101)和(P102、N102)產生靜電流。當讀取處在“低升壓”模式(Boost#高)時，運行與上述一樣，只是包括晶體管P102和N102的變極器以及反饋裝置N132已停止。在這種設置中，讀出節點的電壓擺動更大，為電路提供更高的可靠性，消耗更少的電能。
在鎖定模式運行中，鎖定讀出放大器輸出節點40的狀態提供了一種將電路電能消耗量降低到0的方法。鎖定信號Lat由低向高，鎖定信號Lat#由高向低，讀出激活信號SAEN#由低向高。當讀出放大器輸入20被隔離時，這允許保持在讀出放大器輸出節點40中的電壓傳遞到讀出鎖定節點67。由于讀出線晶體管N134與之隔離，通常具有高電容量的讀出放大器輸入節點20不必通過輸出驅動裝置P105、N105充電或放電，這樣可以有一更快、更安全和節省更多電能的鎖定裝置。
可以理解的是不脫離本發明構思范圍還可以對上述實施例做出許多改變。因此，本發明并不僅限于上述的具體實施例，而是包括在由所附權利要求書所限定的本發明實質構思和范圍內所有的變化。
權利要求
1.一種讀出放大器，包括a)一讀出放大器輸入節點，用于接收來自一存儲單元的位線的數據信號；b)一輸出節點，用于產生一讀出放大器輸出信號；以及c)一鎖定電路，用于鎖定讀出放大器輸出信號，具有i)一激活信號輸入節點，用于接收一激活信號；ii)一讀出電路，電連接在所述讀出放大器輸入節點和所述輸出節點之間，并且與所述激活信號輸入節點電連接，所述讀出電路具有一讀出電路輸入以接收來自一讀出鎖定節點的數據信號和接收來自所述激活信號輸入節點的所述激活信號，并且所述讀出電路產生一間接連接到產生所述讀出放大器輸出信號的所述輸出節點上的讀出電路輸出信號，所述讀出電路包括并聯的一第一變極器和一第二變極器，所述第一變極器的輸入與所述讀出鎖定節點電連接，所述第二變極器的輸出與所述輸出節點電連接；iii)一第一反饋通路，包括一第一反饋晶體管，所述第一反饋晶體管與所述第二變極器的所述輸出以及所述讀出鎖定節點電連接；以及iv)一第二反饋通路，包括串聯的一第二反饋晶體管和一第三反饋晶體管，所述第二反饋晶體管有一與所述第二變極器的所述輸出連接的控制門接線端，有一連接到所述第一反饋晶體管上的漏極接線端，有一與所述第三反饋晶體管連接的電源端，所述第三反饋晶體管與所述讀出鎖定節點連接并在控制門接線端處接收一升壓激活信號。
2.如權利要求1所述的讀出放大器，其特征在于，所述讀出電路的所述第一變極器和所述第二變極器都由一p型晶體管和一n型晶體管組成，所述p型晶體管和n型晶體管具有電連接的控制門以形成一變極器輸入。
3.如權利要求2所述的讀出放大器，其特征在于，所述讀出電路還包括一第一和第二升壓晶體管，各所述晶體管與所述第二變極器連接，所述第一升壓晶體管是一P型晶體管，所述P型晶體管在控制門接線端處接收一變極升壓激活信號并具有電連接到所述第二變極器的所述P型晶體管電源端上的漏極端子和連接到一電壓源上的電源端，所述第二升壓晶體管是一n型晶體管，所述n型晶體管在控制門接線端處接收所述升壓激活信號并具有電連接到所述第二變極器的n型晶體管電源端上的漏極端子和連接到一接地電位的電源端；以及一讀出激活晶體管，接收一控制門接線端處的所述激活信號，并具有與所述第一、第二反饋通路電連接的漏極端子和與所述電壓源電連接的電源端。
4.如權利要求3所述的讀出放大器，其特征在于，所述第一反饋晶體管具有與所述第二變極器的所述輸出電連接的控制門接線端，一與所述讀出激活晶體管的所述漏極端子電連接的漏極端子和一與所述讀出鎖定節點電連接的電源端。
5.如權利要求4所述的讀出放大器，其特征在于，所述第三反饋晶體管具有連接到所述讀出鎖定節點上的電源端。
6.如權利要求1所述的讀出放大器，其特征在于，所述鎖定電路還包括一放大電路，電連接在所述讀出電路和所述輸出節點之間。
7.如權利要求6所述的讀出放大器，其特征在于，鎖定電路還包括至少一個緩沖電路，電連接在所述放大電路和所述輸出節點之間。
8.如權利要求1所述的讀出放大器，其特征在于，所述鎖定電路還包括一鎖定控制電路，電連接在所述放大電路輸出節點和所述讀出鎖定節點之間。
9.如權利要求8所述的讀出放大器，其特征在于，所述鎖定控制電路包括一第一和第二鎖定節點，用于接收一第一鎖定控制信號和一第二鎖定控制信號，所述第一鎖定控制信號與所述激活信號同相，所述第二控制鎖定信號相對所述激活信號異相。
10.如權利要求9所述的讀出放大器，其特征在于，所述鎖定控制電路包括并聯電連接并且各自具有一控制門的一p通路晶體管和一n通路晶體管，所述p通路晶體管和n通路晶體管電連接在所述讀出鎖定節點與所述輸出節點之間，所述n通路晶體管在其所述控制門處接收所述第一鎖定控制信號，所述p通路晶體管在其所述控制門處接收所述第二鎖定控制信號。
11.如權利要求6所述的讀出放大器，其特征在于，所述放大電路包括一放大變極器，所述放大變極器有各自具有一控制門接線端的一p型晶體管和一n型晶體管，所述控制門接線端互相電連接以及與所述讀出電路的所述輸出電連接，所述p型晶體管具有與一電壓源電連接的電源端和與所述輸出節點電連接的一漏極端子，所述n型晶體管具有與一接地電位連接的電源端和連接到所述輸出節點上的一漏極端子。
12.如權利要求7所述的讀出放大器，其特征在于，至少一個緩沖電路是一變極器。
13.如權利要求1所述的讀出放大器，其特征在于，所述第二反饋晶體管是一增強型的金屬氧化物半導體場效應晶體管(MOSFET)。
14.如權利要求1所述的讀出放大器，其特征在于，所述第一反饋晶體管是一非增強型的金屬氧化物半導體場效應晶體管(MOSFET)。
15.一種讀出放大器，包括a)一讀出放大器輸入節點，用于接收來自一存儲單元的位線的數據信號；b)一輸出節點，用于產生一讀出放大器輸出信號；以及c)一鎖定電路，用于鎖定所述讀出放大器輸出信號，所述鎖定電路具有i)一激活信號輸入節點，用于接收一激活信號；ii)一讀出電路，電連接在所述讀出放大器輸入節點和所述輸出節點之間并與所述激活信號輸入節點電連接，所述讀出電路有一讀出電路輸入以接收來自一讀出鎖定節點的數據信號和接收來自所述激活信號輸入節點的所述激活信號以及產生一讀出電路輸出信號，所述讀出電路輸出信號間接地與產生所述讀出放大器輸出信號的所述輸出節點連接，所述讀出電路包括并聯連接一第一變極器和一第二變極器，所述第一變極器的一輸入與所述讀出鎖定節點電連接，所述第二變極器的一輸出與一讀出線電連接；iii)一第一反饋通路，包括一第一反饋晶體管，所述第一反饋晶體管有一與所述第二變極器的所述輸出電連接的控制門接線端，與一放大激活晶體管的一漏極端子電連接的一漏極端子和電連接到所述讀出鎖定節點上的電源端；以及iv)一第二反饋電路，包括串聯連接的一第二反饋晶體管和一第三反饋晶體管，所述第二反饋晶體管具有一連接到所述第二變極器的所述輸出上的控制門接線端，有與所述第一反饋晶體管連接的一漏極端子和有連接到所述第三反饋晶體管上的一電源端，所述第三晶體管具有一與所述讀出鎖定節點連接并在一控制門接線端處接收一升壓激活信號的電源端。
16.如權利要求15所述的讀出放大器，其特征在于，所述讀出電路的所述第一變極器和所述第二變極器都由一p型晶體管和一n型晶體管組成，所述p型晶體管和n型晶體管具有電連接的控制門以形成一變極器輸入。
17.如權利要求16所述的讀出放大器，其特征在于，所述讀出電路還包括一第一和第二升壓晶體管，各所述晶體管與所述第二變極器連接，所述第一升壓晶體管是一P型晶體管，所述P型晶體管在控制門接線端處接收一變極升壓激活信號并具有電連接到所述第二變極器的所述P型晶體管電源端上的漏極端子和連接到一電壓源上的電源端，所述第二升壓晶體管是一n型晶體管，所述n型晶體管在控制門接線端處接收所述升壓激活信號并具有電連接到所述第二變極器的n型晶體管電源端上的漏極端子和連接到一接地電位的電源端；以及一讀出激活晶體管，接收一控制門接線端處的所述激活信號，并具有與所述第一、第二反饋通路電連接的漏極端子和與所述電壓源電連接的電源端。
18.如權利要求15所述的讀出放大器，其特征在于，所述鎖定電路還包括一放大電路，電連接在所述讀出電路和所述輸出節點之間。
19.如權利要求18所述的讀出放大器，其特征在于，鎖定電路還包括至少一個緩沖電路，電連接在所述放大電路和所述輸出節點之間。
20.如權利要求15所述的讀出放大器，其特征在于，鎖定電路還包括一鎖定控制電路，電連接在所述放大電路輸出節點和所述讀出鎖定節點之間。
21.如權利要求20所述的讀出放大器，其特征在于，所述鎖定控制電路包括一第一和第二鎖定節點用于接收一第一鎖定控制信號和一第二鎖定控制信號，所述第一鎖定控制信號與所述激活信號同相，所述第二控制鎖定信號相對所述激活信號異相。
22.如權利要求21所述的讀出放大器，其特征在于，所述鎖定控制電路包括并聯電連接并且各自具有一控制門的一p通路晶體管和一n通路晶體管，所述p通路晶體管和n通路晶體管電連接在所述讀出線晶體管和所述輸出節點之間，所述n通路晶體管在其所述控制門處接收所述第一鎖定控制信號，所述p通路晶體管在其所述控制門處接收所述第二鎖定控制信號。
23.如權利要求18所述的讀出放大器，其特征在于，所述放大電路包括一放大變極器，所述放大變極器有各自具有一控制門接線端的一p型晶體管和一n型晶體管，所述控制門接線端互相電連接以及與所述讀出電路的所述輸出電連接，所述p型晶體管具有與一電壓源電連接的電源端和與所述輸出節點電連接的一漏極端子，所述n型晶體管具有與一接地電位連接的電源端和連接到所述輸出節點上的一漏極端子。
全文摘要
一種讀出放大器(15)，可設置成以兩種模式運行用來控制讀出放大器輸出(40)上的電壓擺動。讀出放大器有兩條反饋通路(45到35)，各反饋通路包括一響應時間快的晶體管(N133)的第一反饋通路(P101、N101、N133)以使電路運行得盡可能快，以及一第二反饋通路(P121、P102、N102、N121、N132、N131)以提供電壓擺動控制。在第一種運行模式中，即“增壓”(Turbo)模式，兩條反饋通路均運行(BOOST＝高)，以此來提供一較大幅度的擺動控制，因此有較高的讀出速度。在第二運行模式中，即“非增壓”(non－turbo)模式，僅第一反饋通路運行(BOOST＝低)，從而允許有更高的穩定性和低能耗。
文檔編號G11C11/419GK1688888SQ03823882
公開日2005年10月26日 申請日期2003年8月11日 優先權日2002年10月9日
發明者N·特勒柯 申請人:愛特梅爾股份有限公司