驅動移位寄存器的方法、移位寄存器、具有移位寄存器的液晶顯示設備的制作方法

專利名稱：驅動移位寄存器的方法、移位寄存器、具有移位寄存器的液晶顯示設備的制作方法
技術領域：
本發明涉及一種驅動移位寄存器的方法、移位寄存器和具有該移位寄存器的液晶顯示(LCD)設備。更具體地說，本發明涉及一種可用于具有大顯示屏的非晶硅(a-Si)薄膜晶體管液晶顯示設備(非晶硅TFT LCD)中的移位寄存器的驅動方法、移位寄存器和具有該移位寄存器的液晶顯示(LCD)設備。
背景技術：
TFT LCD設備被分成非晶硅TFT LCD(或a-Si TFT LCD)設備和多晶硅TFT LCD設備兩類。與非晶硅TFT LCD設備相比，多晶硅TFT LCD(或poly-Si TFT LCD)設備具有較低的功耗和低價格，但是通過復雜的工藝來制造。從而，多晶硅TFT LCD用于具有小顯示屏的顯示設備如移動電話中。
非晶硅TFT LCD設備可提供大顯示屏和高成品率(或高生產率)，并且用于具有大顯示屏的顯示設備如膝上型計算機、LCD監視器或高清晰電視(HDTV)中。
圖1是示出傳統多晶硅薄膜晶體管LCD的示意圖，而圖2是示出傳統非晶硅薄膜晶體管LCD的示意圖。
如圖1所示，多晶硅TFT LCD設備包括在玻璃基板10上形成的多晶硅TFT像素陣列。在玻璃基板10上形成數據驅動器電路12和柵極驅動器電路14。集成印刷電路板20通過薄膜電纜18連接到端子部分16，從而由于數據驅動器電路12和柵極驅動器電路14集成在玻璃基板10上而可降低多晶硅TFT LCD設備的制造成本，可減小多晶硅TFT LCD設備的厚度并且可最小化功耗。
然而，如圖2所示，在非晶硅TFT LCD設備中，數據驅動器芯片34通過薄膜上的芯片(COF)安裝在柔性印刷電路板32上，并且數據印刷電路板36通過柔性印刷電路板32連接到非晶硅TFT像素陣列上的數據線端子。柵極驅動器芯片404通過薄膜上的芯片(COF)安裝在柔性印刷電路板32上，并且柵極印刷電路板42通過柔性印刷電路板40連接到非晶硅TFT像素陣列上的柵極線端子。
非晶硅TFT LCD設備具有成品率(或生產率)方面的優點，但是具有制造成本和厚度方面的缺點。
另外，在用于在具有高分辨率的大顯示屏上顯示圖像的非晶硅TFT LCD設備中，柵極驅動器電路需要對在連接到像素的柵極線上累積(或充電)的電荷進行快速放電。柵極線具有電容性負載。
然而，當傳統柵極驅動器電路用于具有大顯示屏的非晶硅TFT LCD設備中時，可能發生顯示質量的惡化。

發明內容
從而，本發明被提供用來基本上消除由于相關技術領域的限制和缺點而造成的一個或多個問題。
本發明的一方面是提供一種移位寄存器，其可驅動用于在具有高分辨率的大顯示屏上顯示圖像的非晶硅TFT LCD設備。
本發明的另一方面是提供一種具有上述移位寄存器的液晶顯示設備。
本發明的另一方面是提供一種驅動上述移位寄存器的方法。
在本發明的一方面，提供了一種移位寄存器，其包括多個級聯(cascade-connected)的級。這些級接收第一時鐘信號和第二時鐘信號以順序產生用于選擇多條掃描線的多個掃描線驅動信號。每個級包括進位緩沖器(carry buffer)、上拉(pull-up)部分、下拉(pull-down)部分、上拉驅動器部分和下拉驅動器部分。進位緩沖器向下一級提供對應于第一時鐘信號或第二時鐘信號的進位信號，并且第二時鐘信號具有與第一時鐘信號相反的相位。上拉部分向輸出端子提供對應于第一時鐘信號或第二時鐘信號的第一掃描線驅動信號。下拉部分向輸出端子提供第一電源電壓。上拉驅動器部分響應從前一級提供的進位信號而導通上拉部分，并且響應下一級的第二掃描線驅動信號而關斷上拉部分。下拉驅動器部分響應從前一級提供的進位信號而關斷下拉部分，并且響應下一級的第二掃描線驅動信號而導通上拉部分。
在本發明的另一方面，提供了一種液晶顯示設備，其包括顯示單元陣列、數據驅動器電路和柵極驅動器電路。顯示單元陣列形成在透明基板上并且包括多條柵極線、多條數據線和多個開關元件。開關元件耦合于柵極線和數據線。數據驅動器電路向每條數據線提供圖像信號。柵極驅動器電路包括移位寄存器，并且該移位寄存器包括多個級聯的級。這些級接收第一時鐘信號和第二時鐘信號以順序產生用于選擇柵極線的多個柵極線驅動信號。每個級包括進位緩沖器、上拉部分、下拉部分、上拉驅動器部分和下拉驅動器部分。進位緩沖器向下一級提供對應于第一時鐘信號或第二時鐘信號的進位信號，并且第二時鐘信號具有與第一時鐘信號相反的相位。上拉部分向輸出端子提供對應于第一時鐘信號或第二時鐘信號的第一柵極驅動信號。下拉部分向輸出端子提供第一電源電壓。上拉驅動器部分響應從前一級提供的進位信號而導通上拉部分，并且響應下一級的第二柵極線驅動信號而關斷上拉部分。下拉驅動器部分響應從前一級提供的進位信號而關斷下拉部分，并且響應下一級的第二柵極線驅動信號而導通上拉部分。
在本發明的另一方面，提供了一種驅動移位寄存器的方法。該移位寄存器包括多個級聯的級。這些級接收第一時鐘信號和第二時鐘信號以順序產生用于選擇多條掃描線的多個掃描線驅動信號。向下一級提供對應于第一時鐘信號或第二時鐘信號的進位信號，并且第二時鐘信號具有與第一時鐘信號相反的相位。然后，響應從前一級輸出的進位信號而產生對應于第一時鐘信號或第二時鐘信號的第一掃描線驅動信號。響應從下一級輸出的第二掃描線驅動信號而降低從當前級輸出的第一掃描線驅動信號的第一電壓電平。
在本發明的另一方面，提供了一種移位寄存器，其包括多個級聯的級。第一級接收掃描啟動信號，并且這些級接收第一時鐘信號和第二時鐘信號以順序產生用于選擇多條掃描線的多個掃描線驅動信號。每個級包括第一進位緩沖器、上拉部分、下拉部分、上拉驅動器部分和下拉驅動器部分以及第二進位緩沖器。第一進位緩沖器向下一級提供對應于第一時鐘信號或第二時鐘信號的第一進位信號，并且第二時鐘信號具有與第一時鐘信號相反的相位。上拉部分向第一輸出端子提供對應于第一時鐘信號或第二時鐘信號的第一掃描線驅動信號。下拉部分向第一輸出端子提供第一電源電壓。上拉驅動器部分響應從前一級的第一進位緩沖器輸出的第二進位信號而導通上拉部分，并且響應下一級的第二掃描線驅動信號而關斷上拉部分。下拉驅動器部分響應從前一級的第一進位緩沖器提供的第一進位信號而關斷下拉部分，并且響應下一級的第二掃描線驅動信號而導通上拉部分。第二進位緩沖器降低第二進位信號的第一電壓電平，并且從前一級的第一進位緩沖器輸出第一進位信號以施加于上拉部分。
在本發明的另一方面，提供了一種液晶顯示設備，其包括顯示單元陣列、數據驅動器電路和柵極驅動器電路。顯示單元陣列形成在透明基板上并且包括多條柵極線、多條數據線和多個開關元件。開關元件耦合于柵極線和數據線。數據驅動器電路向每條數據線提供圖像信號。柵極驅動器電路包括移位寄存器，并且該移位寄存器包括多個級聯的級。這些級接收第一時鐘信號和第二時鐘信號以順序產生用于選擇柵極線的多個柵極線驅動信號。每個級包括第一進位緩沖器、上拉部分、下拉部分、上拉驅動器部分和下拉驅動器部分以及第二進位緩沖器。第一進位緩沖器向下一級提供對應于第一時鐘信號或第二時鐘信號的第一進位信號，并且第二時鐘信號具有與第一時鐘信號相反的相位。上拉部分向第一輸出端子提供對應于第一時鐘信號或第二時鐘信號的第一掃描線驅動信號。下拉部分向第一輸出端子提供第一電源電壓。上拉驅動器部分響應從前一級的第一進位緩沖器輸出的第二進位信號而導通上拉部分，并且響應下一級的第二掃描線驅動信號而關斷上拉部分。下拉驅動器部分響應從前一級的第一進位緩沖器提供的第一進位信號而關斷下拉部分，并且響應下一級的第二掃描線驅動信號而導通上拉部分。第二進位緩沖器降低第二進位信號的第一電壓電平，并且從前一級的第一進位緩沖器輸出第一進位信號，以施加于上拉部分。
在本發明的另一方面，提供了一種移位寄存器，其包括多個級聯的級。這些級接收第一時鐘信號和第二時鐘信號以順序產生用于選擇多條掃描線的多個掃描線驅動信號。每個級包括上拉開關器件、第一上拉驅動器開關器件、第二上拉驅動器開關器件、第一下拉開關器件、下拉驅動器開關器件以及第二下拉開關器件。上拉開關器件向每個級的輸出端子提供對應于第一時鐘信號或第二時鐘信號的第一掃描線驅動信號。第一上拉驅動器開關器件響應從前一級輸出的掃描啟動信號或第二掃描線驅動信號而導通上拉開關器件。第二上拉驅動器開關器件響應從下一級輸出的第三掃描線驅動信號而關斷上拉開關器件。第一下拉開關器件向輸出端子提供第一電源電壓。下拉驅動器開關器件響應從前一級輸出的掃描啟動信號或第二掃描線驅動信號而關斷下拉開關器件。第二下拉開關器件響應第三掃描線驅動信號而導通以向輸出端子提供第一電源電壓。
在本發明的另一方面，提供了一種液晶顯示設備，其包括顯示單元陣列、數據驅動器電路和柵極驅動器電路。顯示單元陣列形成在透明基板上并且包括多條柵極線、多條數據線和多個開關元件。開關元件耦合于柵極線和數據線。數據驅動器電路向每條數據線提供圖像信號。柵極驅動器電路包括移位寄存器，并且該移位寄存器包括多個級聯的級。這些級接收第一時鐘信號和第二時鐘信號以順序產生用于選擇柵極線的多個柵極線驅動信號。每個級包括上拉開關器件、第一上拉驅動器開關器件、第二上拉驅動器開關器件、第一下拉開關器件、下拉驅動器開關器件以及第二下拉開關器件。上拉開關器件向每個級的輸出端子提供對應于第一時鐘信號或第二時鐘信號的第一柵極線驅動信號。第一上拉驅動器開關器件響應從前一級輸出的掃描啟動信號或第二柵極線驅動信號而導通上拉開關器件。第二上拉驅動器開關器件響應從下一級輸出的第三柵極線驅動信號而關斷上拉開關器件。第一下拉開關器件向輸出端子提供第一電源電壓。下拉驅動器開關器件響應從前一級輸出的掃描啟動信號或第二柵極線驅動信號而關斷下拉開關器件。第二下拉開關器件響應第三柵極線驅動信號而導通以向輸出端子提供第一電源電壓。
在本發明的另一方面，提供了一種移位寄存器，其包括多個級聯的級。這些級接收第一時鐘信號和第二時鐘信號以順序產生用于選擇多條掃描線的多個掃描線驅動信號。每個級包括第一上拉驅動器開關器件、上拉開關器件、第一下拉開關器件、第二下拉開關器件、電容器、第二上拉驅動器開關器件、第三上拉驅動器開關器件、第一上拉驅動器開關器件和第二下拉驅動器開關器件。第一上拉驅動器開關器件的第一電極接收第二電源電壓，第一上拉驅動器開關器件的第二電極接收從前一級輸出的掃描啟動信號或第一掃描線驅動信號，并且第一上拉驅動器開關器件的第三電級耦合于第一節點。上拉開關器件的第四電極接收第一時鐘信號或第二時鐘信號，上拉開關器件的第五電極耦合于第一節點，并且上拉開關器件的第六電極耦合于輸出端子。第一下拉開關器件的第七電極耦合于輸出端子，第一下拉開關器件的第八電極耦合于第二節點，并且第一下拉開關器件的第九電極接收第一電源電壓。第二下拉開關器件的第十電極耦合于輸出端子，第二下拉開關器件的第十一電極接收從下一級輸出的第二柵極線驅動信號，并且第二下拉開關器件的第十二電極接收第一電源電壓。電容器耦合于第一節點與輸出端子之間。第二上拉驅動器開關器件的第十三電極耦合于第一節點，第二上拉驅動器開關器件的第十四電極接收從下一級輸出的第二柵極線驅動信號，并且第二上拉驅動器開關器件的第十五電極接收第一電源電壓。第三上拉驅動器開關器件的第十六電極耦合于第一節點，第三上拉驅動器開關器件的第十七電極耦合于第二節點，并且第三上拉驅動器開關器件的第十八電極接收第一電源電壓。第一上拉驅動器開關器件的第十九電極和第一上拉驅動器開關器件的第二十電極相互共同耦合并接收第二電源電壓，并且第一上拉驅動器開關器件的第二十一電極耦合于第二節點。第二下拉驅動器開關器件的第二十二電極耦合于第二節點，第二下拉驅動器開關器件的第二十三電極耦合于第一節點，并且第二下拉驅動器開關器件的第二十四電極接收第一電源電壓。
在本發明的另一方面，提供了一種驅動移位寄存器的方法。該移位寄存器包括多個級聯的級，并且這些級接收第一時鐘信號和第二時鐘信號以順序產生用于選擇多條掃描線的多個掃描線驅動信號。接收第一時鐘信號或第二時鐘信號，并且向每個級提供第一時鐘信號或第二時鐘信號。第一時鐘信號和第二時鐘信號基本上具有與第一電源電壓的第一電壓電平對應的第一電壓電平。產生第二電源電壓，并且向每個級提供第二電源電壓。第二電源電壓具有比第一電壓電平高預定電壓電平的第二電壓電平。產生用于選擇耦合于當前級的第一掃描線的第一掃描線驅動信號。響應從下一級輸出的第二掃描線驅動信號，將第一掃描線驅動信號的第三電壓電平降至低于第三電壓電平的第四電壓電平。向第一掃描線提供具有第四電壓電平的第一掃描線驅動信號。在降低第一掃描線驅動信號的第三電壓電平之后，當下拉開關器件的輸出信號的電壓電平從第五電壓電平變至高于第五電壓電平的第六電壓電平時，將第一掃描線驅動信號的第四電壓電平保持預定周期。
在本發明的另一方面，提供了一種驅動移位寄存器的方法。該移位寄存器包括多個級聯的級，并且這些級交替接收從時鐘產生器產生的第一時鐘信號和第二時鐘信號，以順序產生用于選擇多條掃描線的多個掃描線驅動信號。第一和第二時鐘信號基本上具有與第一電源電壓的第一電壓電平對應的第一電壓電平。每個級包括上拉開關器件、第一上拉驅動器開關器件、第二上拉驅動器開關器件、下拉開關器件、以及下拉驅動器開關器件。上拉開關器件向每個級的輸出端子提供對應于第一時鐘信號或第二時鐘信號的第一掃描線驅動信號。第一上拉驅動器開關器件響應從前一級輸出的掃描啟動信號或第二掃描線驅動信號而導通上拉開關器件。第二上拉驅動器開關器件響應從下一級輸出的第三掃描線驅動信號而關斷上拉開關器件。下拉開關器件向輸出端子提供第三電源電壓。下拉驅動器開關器件響應從前一級輸出的掃描啟動信號或第二掃描線驅動信號而關斷下拉開關器件。接收第一時鐘信號或第二時鐘信號，并且向每個級提供第一時鐘信號或第二時鐘信號。產生第二電源電壓，并且向每個級提供第二電源電壓。第二電源電壓具有比第一電壓電平高預定電壓電平的第二電壓電平。在第一時鐘信號或第二時鐘信號的高電平周期期間，產生用于選擇耦合于當前級的第一掃描線的第一掃描線驅動信號。響應從下一級輸出的第三掃描線驅動信號，將第一掃描線驅動信號的第三電壓電平降至低于第三電壓電平的第四電壓電平。向第一掃描線提供具有第四電壓電平的第一掃描線驅動信號。在降低第一掃描線驅動信號的第三電壓電平之后，當下拉開關器件的輸出信號的電壓電平從第五電壓電平變至高于第五電壓電平的第六電壓電平時，將第一掃描線驅動信號的第四電壓電平保持預定周期。
如上所述，根據本發明的移位寄存器，該移位寄存器包括多個級以及用于產生進位信號的進位緩沖器晶體管。在具有大屏幕尺寸和高分辨率的液晶顯示設備中可以最小化由于柵極線的RC延遲而造成的信號延遲。
進位信號獨立于從當前級的輸出端子輸出的輸出信號，并且由位于當前級中的進位緩沖器晶體管傳輸到柵極線。因此，可以防止由于柵極線造成的RC負載的效應。
另外，由于下一級不是由柵極線驅動信號復位而是由時鐘信號復位，因此圖像顯示質量不會惡化。
另外，在具有大屏幕尺寸和高分辨率的液晶顯示設備中，移位寄存器獨立于薄膜晶體管的閾值電壓的變化，因此即使當薄膜晶體管的閾值電壓由于周圍溫度的變化而變化時，移位寄存器也可輸出正常的柵極線驅動信號，并且可以防止由于薄膜晶體管閾值電壓變化而造成的移位寄存器的異常操作。
另外，由于在具有大屏幕尺寸和高分辨率的液晶顯示設備中，移位寄存器獨立于薄膜晶體管的閾值電壓變化，因此其可被增強。
另外，在大范圍的周圍溫度內，可提高移位寄存器的可靠性。
另外，由于可提高閾值電壓變化的容限，因此可提高制造移位寄存器的成品率。
另外，移位寄存器的每個級的下拉晶體管分成第一下拉晶體管和第二下拉晶體管。因此，可以減小對移位寄存器的逆變器(inverter)的電容負載有影響的下拉晶體管的晶體管尺寸，可以提高逆變器的操作速度，因此圖像顯示質量不會惡化。
另外，大于施加于時鐘產生器的電源電壓Von的電源電壓Vona施加于移位寄存器，因此即使在具有大屏幕尺寸和高分辨率的液晶顯示設備中，圖像顯示質量也不會惡化。


通過參照附圖對本發明的優選實施例進行詳細描述，本發明的上述和其它優點將會變得更加清楚，其中圖1是傳統多晶硅薄膜晶體管LCD的示意圖；圖2是示出傳統非晶硅薄膜晶體管LCD的示意圖；圖3是示出根據本發明一個示例性實施例的非晶硅薄膜晶體管LCD的分解透視圖；圖4是示出圖3的非晶硅薄膜晶體管基板的示意圖；圖5是示出圖4的數據驅動器電路的方框圖；圖6是示出用于圖4的柵極驅動器電路中的移位寄存器的方框圖；圖7是示出圖6的移位寄存器的級的電路圖；圖8是示出從圖7的級輸出的掃描線驅動信號的圖；圖9是示出從圖6的移位寄存器輸出的掃描線驅動信號的圖；圖10是示出圖6的移位寄存器以及柵極線的示意圖；圖11是示出根據本發明第一示例性實施例的用于柵極驅動器電路中的移位寄存器的方框圖；圖12是示出圖11的移位寄存器中的第N級的電路圖；圖13是示出圖11的移位寄存器中的最后級和偽級(dummy stage)的電路圖；圖14是示出圖11的移位寄存器以及柵極線的示意圖；圖15A和15B是示出圖11的移位寄存器的級中的上拉部分、下拉部分和進位緩沖器的布局圖；圖15C是示出圖15A的移位寄存器中的進位緩沖器的放大圖；圖16A、16B和16C是示出從圖7的移位寄存器輸出的柵極線驅動信號的圖；
圖17是示出根據本發明第二示例性實施例的用于柵極驅動器電路中的移位寄存器的方框圖；圖18是示出根據本發明第三示例性實施例的用于柵極驅動器電路中的移位寄存器的方框圖；圖19A和19B是示出圖18的移位寄存器的輸出的圖；圖20是示出根據本發明第四示例性實施例的用于柵極驅動器電路中的移位寄存器的方框圖；圖21是示出根據本發明第五示例性實施例的用于柵極驅動器電路中的移位寄存器的方框圖；圖22是在圖21的電容器處測量的電壓的圖；圖23是示出從圖7的移位寄存器輸出的柵極線驅動信號的圖；圖24是示出根據本發明第六示例性實施例的用于柵極驅動器電路中的移位寄存器的單元級的方框圖；圖25是示出從圖24的移位寄存器輸出的柵極線驅動信號的圖；圖26是示出從圖7的移位寄存器輸出的柵極線驅動信號和從圖24的移位寄存器輸出的柵極線驅動信號的圖；圖27是根據本發明第七示例性實施例的電源和時鐘產生器的方框圖；圖28是示出當將與施加于圖27的時鐘產生器的電源電壓相同的電源電壓施加于移位寄存器時、從移位寄存器輸出的柵極線驅動信號的圖；圖29是根據本發明第七示例性實施例的電源和時鐘產生器的方框圖；圖30是圖29的直流到直流轉換器的示例電路圖；圖31是示出當圖29的電源和時鐘產生器驅動移位寄存器時、從移位寄存器輸出的柵極線驅動信號的圖；以及圖32是當圖29和28的電源和時鐘產生器驅動移位寄存器時、從移位寄存器輸出的柵極線驅動信號的圖。
具體實施例方式
以下，將參照附圖詳細描述本發明的優選實施例。
圖3是示出根據本發明一個示例性實施例的非晶硅薄膜晶體管LCD的分解透視圖。
參照圖3，液晶顯示設備100包括液晶顯示板組件110、背光組件120、底盤(chassis)130和罩殼(cover case)140。
液晶顯示板組件110包括液晶顯示板112、柔性印刷電路板116和集成控制芯片118。液晶顯示板112包括TFT基板112a和濾色器基板112b。
在TFT基板112a上形成顯示單元陣列、數據驅動器電路、柵極驅動器電路和外部連接端子。在濾色器基板112b上形成濾色器和透明公共電極。濾色器基板112b面對TFT基板112a，并且在濾色器基板112b與TFT基板112a之間填充液晶。
集成控制芯片118通過柔性印刷電路116電氣連接到在TFT基板112a的顯示單元陣列上形成的薄膜晶體管。將數據信號、數據定時信號、柵極定時信號以及用于驅動柵極驅動器電路的電源電壓提供給在TFT基板112a上形成的數據驅動器電路和柵極驅動器電路。顯示單元陣列包括多條柵極線、多條數據線以及多個開關元件，并且開關元件分別連接到數據線的每一條和柵極線的每一條。柵極驅動器電路與柵極線連接，并且驅動開關元件。數據驅動器電路與數據線連接，并且向數據線提供圖像信號。
背光組件120包括燈組件122、光導片124、光片126、反射片128以及鑄模框架(mold frame)129。
圖4是示出圖3的非晶硅薄膜晶體管基板的示意圖。
參照圖4，采用在TFT基板112a上形成TFT的相同工藝，在TFT基板112a上形成顯示單元陣列150、數據驅動器電路160、柵極驅動器電路170、用于將數據驅動器電路160連接到集成控制芯片118的外部連接端子162和163、以及用于將柵極驅動器電路170連接到集成控制芯片118的另一個外部連接端子169。
顯示單元陣列150包括m條數據線DL1、DL2、...、DLm和n條柵極線GL1、GL2、...、GLn。數據線DL1、DL2、...、DLm在列方向上延展，而柵極線GL1、GL2、...、GLn在行方向上延展。例如，具有2英寸屏幕尺寸的液晶顯示板被公開。液晶顯示板具有176條數據線和192條柵極線，從而提供點分辨率525(176×3)×192。
在數據線和柵極線之間的交叉點上形成開關晶體管(ST；或者開關元件)。開關晶體管STi的漏極連接到數據線DLi，開關晶體管STi的柵極連接到柵極線GLi，并且開關晶體管STi的源極連接到像素電極PE。液晶LC位于像素電極PE與公共電極CE之間。在濾色器基板112b上形成公共電極CE。
因此，施加于像素電極PE和公共電極CE的電壓改變液晶分子的排列角度，調節通過液晶分子的光量，并且可顯示圖像。
數據驅動器電路160包括移位寄存器164和528個開關晶體管(SWT)。8個數據線塊BL1、BL2、...、BL8中的每一個包括66個開關晶體管(SWT)。
每個數據線塊的66個輸入端子共同連接到外部連接端子163，并且66個輸出端子分別連接到66條對應數據線。外部連接端子163具有66個數據輸入端子。塊選擇端子連接到移位寄存器164的輸出端子。
528個開關晶體管(SWT)的源極分別連接到對應數據線，528個開關晶體管(SWT)的漏極分別連接到對應數據輸入端子，并且528個開關晶體管(SWT)的柵極連接到塊選擇端子。528個開關晶體管(SWT)中的每一個均是非晶硅TFT MOS晶體管。
從而，528條數據線中的66條數據線分成8個塊，并且8個塊選擇信號可順序選擇每個塊。
移位寄存器164通過具有三個端子的外部連接端子162接收第一時鐘CKH、第二時鐘CKHB和塊選擇啟動信號STH。移位寄存器164的每個輸出端子連接到對應的數據線塊的塊選擇端子。
圖5是示出圖4的數據驅動器電路的方框圖。
參照圖5，根據本發明的移位寄存器164包括例如相互級聯的9個級SRH1、SRH2、...、SRH9。每個級的輸出端子OUT連接到下一級的輸入端子IN。這些級包括8個級SRH1、SRH2、...、SRH8以及偽級(SRC9)。8個級SRH1、SRH2、...、SRH8對應于8個數據線塊。每個級包括輸入端子IN、輸出端子OUT、控制端子CT、時鐘端子CK、第一電源電壓端子VSS和第二電源電壓端子VDD。8個級SRH1、SRH2、...、SRH8分別向每個數據線塊BL1、BL2、...、BL8的塊選擇端子提供塊選擇啟動信號DE1、DE2、...、DE8。塊選擇啟動信號DE1、DE2、...、DE8是用于選擇每個數據線塊的使能(enable)信號。
第一時鐘CKH施加于奇數級SRH1、SRH3、SRH5、SRH7和SRH9，而第二時鐘CKHB施加于偶數級SRH2、SRH4、SRH6、SRH8。第一時鐘CKH具有與第二時鐘CKHB相反的相位。例如，第一時鐘CKH和第二時鐘CKHB的工作周期低于1/66ms。
下一級的輸出信號(或柵極線驅動信號)作為控制信號施加于控制端子CT。
每個級的輸出信號順序具有有源周期(或高電平周期)，選擇對應于有源周期的數據線塊。
偽級SRH9向前一級(SRH8)的控制端子CT提供控制信號。
圖6是示出用于圖4的柵極驅動器電路中的移位寄存器的方框圖。
參照圖6，柵極驅動器電路170包括移位寄存器，并且該移位寄存器包括相互級聯的多個級SRC1、SRC2、...、SRC192和偽級SRC193。每個級的輸出端子OUT連接到下一級的輸入端子IN。這些級包括192個級SRC1、SRC2、...、SRC192和偽級SRC193。
每個級包括輸入端子IN、輸出端子OUT、控制端子CT、時鐘信號輸入端子CK、第一電源電壓端子VSS以及第二電源電壓端子VDD。
第一級SRC1通過輸入端子IN接收掃描啟動信號STV。掃描啟動信號STV是與垂直同步信號Vsync同步的脈沖。每個級SRC1、SRC2、...、SRC192分別產生柵極線驅動信號GOUT1、GOUT2、...、GOUT192，并且柵極線驅動信號GOUT1、GOUT2、...、GOUT192分別連接到柵極線，以便選擇柵極線。
第一時鐘信號ckv施加于奇數級(SRC1、SRC3、SRC5、...)，并且第二時鐘信號ckvb施加于偶數級(SRH2、SRH4、SRH6、...)。第一時鐘ckb具有與第二時鐘ckvb相反的相位。例如，第一時鐘ckv和第二時鐘ckvb的工作周期為約16.6/192ms。
用于數據驅動器電路的移位寄存器164中的時鐘的工作周期大于用于柵極驅動器電路的移位寄存器170中的時鐘的工作周期約8倍。
下一級SRC2、SRC3、SRC4的輸出信號GOUT1、GOUT2、...、GOUT192作為控制信號分別施加于級SRC1、SRC2、SRC3的控制端子CT。
每個級的輸出信號順序具有有源周期(或高電平周期)，并且選擇對應于有源周期的柵極線。
偽級SRC193復位(或去激活)最后級(SRH192)。具體地說，偽級SRC193將最后級(SRC192)的輸出信號的電壓電平從高電壓電平(HIGH)降低到低電壓電平(LOW)。
圖7是示出圖6的移位寄存器的級的電路圖，而圖8是示出從圖7的級輸出的掃描線驅動信號的圖。
參照圖7，移位寄存器170的每個級包括上拉部分171、下拉部分172、上拉驅動器部分173以及下拉驅動器部分174。
上拉部分171包括第一NMOS晶體管M1，其漏極連接到時鐘信號輸入端子CK、柵極連接到第一節點N1，并且源極連接到輸出端子GOUT[N]。
下拉部分172包括第二NMOS晶體管M2，其漏極連接到輸出端子OUT，柵極連接到第二節點N2，并且源極連接到第一電源電壓端子VSS。
上拉驅動器部分173包括電容器C和NMOS晶體管M3、M4和M5。電容器C連接在第一節點N1與輸出端子GOUT[N]之間。第三NMOS晶體管M3的漏極連接到第二電源電壓VON、其柵極連接到前一級的輸出端子GOUT[N-1]，并且其源極連接到第一節點N1。晶體管M4的漏極連接到第一節點N1，其柵極連接到第二節點N2，并且其源極連接到第一電源電壓VOFF。晶體管M5的漏極連接到第一節點N1，其柵極連接到第二節點N2，并且其源極連接到第一電源電壓VOFF。晶體管M3的晶體管尺寸大于晶體管M5約2倍。
下拉驅動器部分174包括兩個NMOS晶體管M6和M7。晶體管M6的漏極和柵極相互共同連接，并且連接到第二電源電壓VON，其源極連接到第二節點N2。晶體管M7的漏極連接到第二節點N2，其柵極連接到第一節點N1，并且其源極連接到第一電源電壓VOFF。晶體管M6的晶體管尺寸大于晶體管M7約16倍。
如圖8所示，當第一和第二時鐘信號ckv和ckvb以及掃描啟動信號STV被提供給移位寄存器170時，第一級SRC1響應掃描啟動信號STV的前(起始)沿而將第一時鐘信號ckv的高電平周期延遲Tdr1的預定時間，從而輸出延遲輸出信號GOUT1。
如上所述，在玻璃基板上形成的移位寄存器接收掃描啟動信號STV、第一時鐘ckv以及第二時鐘ckvb，并且驅動在TFT基板上形成的TFT的柵極。
以下將描述移位寄存器的每個級的操作。
圖9是示出從圖6的移位寄存器輸出的掃描線驅動信號的圖。
參照圖9，移位寄存器接收第一時鐘信號ckv或第二時鐘信號ckvb，并且向多條柵極線提供多個柵極線驅動信號(GOUT1、GOUT2、GOUT3、...)。第二時鐘ckvb具有與第一時鐘ckv相反的相位。第一和第二時鐘信號在2H的周期內擺動(swing)，如圖9所示。從定時控制器(未示出)輸出的信號具有0伏到3伏的范圍內的電壓，并且經過放大以具有-8伏到24伏的范圍內的電壓，從而獲得第一和第二時鐘信號。
再次參照圖7，前一級的輸出信號(或柵極線驅動信號)GOUTN-1對電容器C充電，并且設置(或激活)當前級。下一級的輸出信號(或柵極線驅動信號)GOUTN+1對電容器C放電，并且復位(或去激活)當前級。
當第一時鐘信號ckv、第二時鐘信號ckvb和掃描啟動信號STV施加于第一級時，響應掃描啟動信號STV的上升沿而將第一時鐘信號ckv的高電平周期延遲預定周期，以在輸出端子作為輸出信號GOUT[1]輸出。
電容器C響應通過輸入端子IN輸入到晶體管M1的柵極中的掃描啟動信號STV的上升沿而開始充電。當在電容器C充電的電壓Vc1大于晶體管M1的閾值電壓時，導通上拉晶體管M1，并且在輸出端子OUT輸出第一時鐘ckv的高電平周期。
當在輸出端子OUT輸出第一時鐘信號CKV的高電平周期時，在電容器C引導(bootstrap)該輸出電壓或第一時鐘信號ckv的高電平周期，從而上拉晶體管M1的柵極電壓升至導通電壓Von之上。從而，NMOS上拉晶體管M1保持完全導通狀態。由于晶體管M3的晶體管尺寸大于晶體管M4約2倍，甚至當晶體管M4由掃描啟動信號STV導通時，晶體管M2也導通。
同時，在掃描啟動信號STV輸入到下拉驅動器部分174中之前，第一節點N1的電壓通過晶體管M6升至第二電源電壓Von，并且導通晶體管M2。從而，輸出端子OUT的輸出信號基本上具有第一電源電壓Voff。當掃描啟動信號STV輸入到下拉驅動器部分174時，該晶體管導通，并且第二節點N2的電壓降至基本上第一電源電壓Voff。由于晶體管M7的晶體管尺寸大于晶體管M6約16倍，因此即使晶體管M6導通，第二節點N2也基本上保持第一電源電壓Voff。從而，關斷下拉晶體管M2。
當掃描啟動信號STV施加于下拉驅動器部分74時，關斷下拉晶體管M2，并且將第一時鐘信號ckv延遲第一時鐘信號ckv的工作周期，以在輸出端子輸出。
當從輸出端子OUT輸出的輸出信號的電壓降至關斷電壓Voff或Vss)時，晶體管M7關斷。
由于只有第二電源電壓Von通過晶體管M6提供給第二節點N2，因此第二節點N2的電壓開始從第一電源電壓Voff升至第二電源電壓Von。當第四節點的電壓開始上升時，晶體管M4導通，并且電容器的電荷通過晶體管M4放電。因此，上拉晶體管M1開始關斷。
然后，由于從下一級輸出的輸出信號GOUT[N+1]上升至導通電壓Von，因此晶體管M5導通。由于晶體管M5的晶體管尺寸大于晶體管M4約兩倍，因此與僅晶體管M4導通的情況相比，第一節點N1的電壓更快速地降至第一電源電壓Voff。
另外，當第二節點N2的電壓升至第二電源電壓Von時，下拉晶體管M2導通，并且從輸出端子OUT輸出的輸出電壓從導通電壓Von變至關斷電壓Voff。
由于第二節點N2連接到晶體管M6，因此即使施加于控制端子CT的下一級的輸出信號GOUT[N+1]降至低電壓電平、并且晶體管M5關斷，第二節點N2也保持第二電源電壓Von。從而，防止由于下拉晶體管M2的關斷而造成的故障。
如圖8所示，順序產生輸出信號GOUT[1]、GOUT[2]、GOUT[3]、...。
如上所述，電容器C響應前一級的輸出信號而充電，施加于上拉部分或下拉部分的時鐘信號作為當前級的輸出信號而輸出。當在連接到下一級的輸出端子的柵極線上產生下一級的輸出信號時，下一級的輸出信號導通放電晶體管M5，并且對電容器C放電，從而終止移位寄存器的操作循環。
上述移位寄存器用作具有小或中顯示尺寸的液晶顯示設備中的柵極驅動器電路，但是由于因存在于柵極線中的電阻和電容而造成的RC延遲，其不可用作具有大顯示屏的液晶顯示設備中的柵極驅動器電路。
如圖6所示，每個級接收具有2H周期的第一時鐘ckv或第二時鐘ckvb，并且將第一時鐘ckv或第二時鐘ckvb施加于柵極線。
具體地說，第N級通過輸入端子接收第(N-1)柵極導通電壓(或第(N-1)柵極線驅動信號)，并且響應第(N-1)柵極導通電壓而產生第N柵極導通電壓(或第N柵極線驅動信號)。第N級通過控制端子接收第(N+1)柵極線驅動信號，并且響應第(N+1)柵極線驅動信號而向柵極線提供柵極關斷電壓。
由于第(N-1)柵極導通電壓與第(N-1)柵極線電氣耦接，因此第(N-1)柵極線的負載電氣地影響第N級的輸入端子。因此，產生信號延遲，并且每個級受柵極線的負載的影響。
如圖10所示，每一條柵極線具有多個電阻元件以及多個電容元件，并且第N級的輸入端子接收第(N-1)級的第(N-1)輸出信號。由于第N級的輸入端子連接到第(N-1)柵極線，因此由于柵極線的RC負載而可能發生信號延遲(例如，RC延遲)。
另外，由于每個級相互級聯，因此信號延遲由于連接到前面級(第一級、第二級、...、第(N-1)級)的前面柵極線(第一柵極線、第二柵極線、...、第(N-1)柵極線)的RC負載而可隨著N的增大而增大。因此，顯示質量可能被嚴重惡化。在具有小或中屏幕尺寸的液晶顯示設備中，由于柵極線的RC負載小，并且顯示柵極導通電壓的周期長，因此信號延遲可以不導致上述嚴重惡化的顯示質量。然而，在具有大顯示屏尺寸的液晶顯示設備中，信號延遲可導致上述嚴重惡化的顯示質量。
可使用外部信號來代替從前一級輸出的柵極線驅動信號以激活(或設置)下一級。
圖11是示出根據本發明第一示例性實施例的用于柵極驅動器電路中的移位寄存器的方框圖。
參照圖11，根據本發明第一示例性實施例的柵極驅動器電路包括相互級聯的多個級SRC1、SRC2、SRC3、...、SRCN、SRCN+1以及多個進位緩沖器CB1、CB2、...、CBN。進位緩沖器CB1、CB2、...、CBN介于兩個相鄰級之間。每個級的輸出端子OUT連接到下一級的輸入端子IN。這些級包括N個級SRC1、SRC2、SRC3、...、SRCN以及偽級SRCN+1。
每個級包括輸入端子IN、輸出端子OUT、控制端子CT、時鐘信號輸入端子CK、第一電源電壓端子VSS、第二電源電壓端子VDD和進位輸出端子CRR。
第一級SRC1通過輸入端子IN接收掃描啟動信號STV。掃描啟動信號STV是與從外部圖形控制器(未示出)提供的垂直同步信號Vsync同步的脈沖信號。
級SRC2、...、SRCN通過進位緩沖器接收從前一級的進位輸出端子CRR提供的進位電壓。
每個級SRC1、SRC2、...、SRC192分別產生柵極線驅動信號GOUT1、GOUT2、...、GOUT192，并且柵極線驅動信號GOUT1、GOUT2、...、GOUT192分別連接到柵極線，以便選擇柵極線。
第一時鐘信號ckv施加于奇數級(SRC1、SRC3、SRC5、...)，并且第二時鐘信號ckvb施加于偶數級(SRH2、SRH4、SRH6、...)。第一時鐘ckb具有與第二時鐘ckvb相反的相位。例如，第一時鐘ckv和第二時鐘ckvb的工作周期為約16.6/192ms。
用于數據驅動器電路的移位寄存器164中的時鐘的工作周期大于用于柵極驅動器電路的移位寄存器170中的時鐘約8倍。
下一級SRC2、SRC3、SRC4的輸出信號GOUT2、...、GOUT192作為控制信號分別施加于級SRC1、SRC2、SRC3的控制端子CT。
進位緩沖器CB1、CB2、...、CBN使用從外部電源提供的時鐘信號而非從前一級輸出的柵極線驅動信號作為進位信號，以便激活(或設置)下一級。進位緩沖器CB1、CB2、...、CBN可安裝在每個級的內部。
圖12是示出圖11的移位寄存器中的第N級的電路圖。
參照圖12，移位寄存器的每個級包括上拉部分171、下拉部分172、上拉驅動器部分173、下拉驅動器部分174以及進位緩沖器275。
上拉部分171包括第一NMOS晶體管M1，其漏極連接到時鐘信號輸入端子CK，其柵極連接到第一節點N1，并且其源極連接到輸出端子GOUT[N]。
下拉部分172包括第二NMOS晶體管M2，其漏極連接到輸出端子GOUT[N]，其柵極連接到第二節點N2，并且其源極連接到第一電源電壓端子VSS。
上拉驅動器部分173包括電容器C和NMOS晶體管M3、M4和M5。電容器C連接在第一節點N1與輸出端子GOUT[N]之間。第三NMOS晶體管M3的漏極連接到第二電源電壓VON，其柵極連接到前一級的輸出端子GOUT[N-1]，并且其源極連接到第一節點N1。晶體管M4的漏極連接到第一節點N1，其柵極連接到第二節點N2，并且其源極連接到第一電源電壓VOFF。晶體管M5的漏極連接到第一節點N1，其柵極連接到第二節點N2，并且其源極連接到第一電源電壓VOFF。晶體管M3的晶體管尺寸大于晶體管M5約2倍。
下拉驅動器部分174包括兩個NMOS晶體管M6和M7。晶體管M6的漏極和柵極相互共同連接，并且連接到第二電源電壓VON，其源極連接到第二節點N2。晶體管M7的漏極連接到第二節點N2，其柵極連接到第一節點N1，并且其源極連接到第一電源電壓VOFF。晶體管M6的晶體管尺寸大于晶體管M7約16倍。
進位緩沖器275包括進位緩沖器晶體管TR1，并且將第一時鐘ckv或第二時鐘ckvb輸出到下一級。具體地說，進位緩沖器晶體管TR1的柵極連接到下拉驅動器部分174的輸入端子，進位緩沖器晶體管TR1的漏極連接到時鐘端子CKV或CKVB，并且進位緩沖器晶體管TR1的源極連接到下一級的上拉部分173的第三晶體管M3的柵極。
前一級的進位緩沖器晶體管TR1接收第一時鐘ckv或第二時鐘ckvb，并且將第一時鐘ckv或第二時鐘ckvb作為進位信號傳輸到當前級。由于具有基本上一致的電壓電平的時鐘信號用作進位信號，因此可以不發生由于柵極線的RC負載而造成的RC延遲。
圖13是示出圖11的移位寄存器中的最后級和偽級的電路圖。
參照圖13，移位寄存器的每個級包括上拉部分171、下拉部分172、上拉驅動器部分173、下拉驅動器部分174以及進位緩沖器275。在圖13中，相同的標號表示圖12中的相同元件，因此將省略相同元件的詳細描述。
如圖13所示，由于前一級的輸出信號受柵極線的RC負載的影響，因此前一級的輸出信號不施加于每個級的輸入端子，將時鐘信號作為進位信號施加于每個級的輸入端子。因此，由于用作進位信號的時鐘信號獨立于前一級的輸出信號，因此可以不發生由于柵極線的RC負載而造成的RC延遲。
以下，將圖13的上面級稱作前一級SRCN，將圖13的下面級稱作當前級SRCN+1，以便描述本發明的移位寄存器的操作。
前一級SRCN的進位緩沖器晶體管TR1接收用于激活(或設置)當前級SRCN+1的第一時鐘ckv(或上拉晶體管M1的控制信號)，并且基本上將第一時鐘ckv作為進位信號傳輸到當前級SRCN+1。由于具有基本上一致的電壓電平的時鐘信號ckv用作進位信號，因此可以不發生由于柵極線的RC負載而造成的RC延遲。
在進位信號CA[N]施加于第三晶體管M3的柵極之前，第三晶體管M3保持于關斷狀態。當進位信號CA[N]施加于第三晶體管M3的柵極時，在預定周期之后，第三晶體管M3導通，以形成通過其對電容器C充電第二電源電壓Von的電流路徑。
當將具有低電平的時鐘ckv或第一電源電壓Voff的電壓電平施加于第三晶體管M3的柵極時，第三晶體管M3關斷。
圖14是示出圖11的移位寄存器以及柵極線的示意圖。
參照圖14，每個級(SRC1、SRC2、SRC3、...)通過每個級的輸出端子分別施加多個柵極線驅動信號(GOUT1、GOUT2、GOUT3、...)，以便選擇液晶顯示板150的柵極線。
另外，每個級(SRC1、SRC2、SRC3、...)通過進位輸出端子CA將進位信號施加于下一級的輸入端子。進位信號是第一時鐘ckv或第二時鐘ckvb。第一時鐘ckv或第二時鐘ckvb從外部電源提供，并且獨立于每個級。第二時鐘ckvb具有與第一時鐘ckv相反的相位。
由于代替從前一級的輸出端子OUT輸出的柵極線驅動信號而將從前一級的進位輸出端子輸出的進位信號施加于當前級的輸入端子以便激活當前級，因此可以防止由于柵極線的RC負載而造成的顯示質量惡化。
圖15A和15B是示出圖11的移位寄存器的級中的上拉部分、下拉部分和進位緩沖器的布局圖，而圖15C是示出圖15A的移位寄存器中的進位緩沖器的放大圖。
圖12的上拉NMOS晶體管M1和下拉NMOS晶體管M2的晶體管尺寸大于上拉驅動器NMOS晶體管M3、M4、M5以及下拉驅動器NMOS晶體管M6、M7，以便驅動連接到上拉晶體管M1和下拉晶體管M2的柵極線。
如圖15A、15B和15C所示，在絕緣基板上的預定區域內順序形成柵極布線(gate wiring)和有源圖案(active pattern)，并且在柵極布線上以‘分支’型形狀(或‘手指’型形狀)形成多個漏電極和多個源電極，以便形成上拉晶體管(M1[N]和M1[N+1])和下拉晶體管(M2[N]和M2[N+1])。柵極布線包括一個柵電極(或多個柵電極)和一條柵極線(或多條柵極線)。M1[N]是第N級的上拉晶體管M1，并且M1[N+1]是第(N+1)級的上拉晶體管M1。M2[N]是第N級的下拉晶體管M2，并且M2[N+1]是第(N+1)級的下拉晶體管M2。在本發明的‘分支’型形狀中，漏電極從主漏極布線分支，并且每個漏電極插入到各漏電極的分支中。例如，有源圖案由非晶硅組成。以下，將第N級稱作當前級，而將第(N+1)級稱作下一級。
具體地說，在用來限定第一預定面積的第一預定區域內形成上拉晶體管(M1[N]和M1[N+1])的柵極布線。例如，第一預定區域可具有矩形形狀。在上拉晶體管(M1[N]和M1[N+1])的柵極布線上形成上拉晶體管(M1[N]和M1[N+1])的有源圖案。上拉晶體管(M1[N]和M1[N+1])的漏電極從在向下方向上延展的主漏極布線300分支，并且在上拉晶體管(M1[N]和M1[N+1])的有源圖案上形成。在漏電極的分支(漏極線)之間形成上拉晶體管(M1[N]和M1[N+1])的每個源極。也就是，在漏電極的分支(或漏極線)之間形成源電極的每個分支(源極線)。還可在上拉晶體管(M1[N]和M1[N+1])的漏電極的外部形成上拉晶體管(M1[N]和M1[N+1])的源電極。上拉晶體管(M1[N]和M1[N+1])的每個源電極通過接觸孔(CNT1、CNT2)電氣連接到柵極線。例如，每條漏極線的寬度可以為大約5μm，并且每條柵極線的寬度可以為大約5μm。例如，主漏極線的寬度可大于約5μm。漏極線與源極線之間的距離(L)越小，薄膜晶體管(TFT)的特性就越好。例如，漏極線與源極線之間的距離(L)越小，晶體管尺寸(W/L)就越大。
具體地說，在用來限定第二預定面積的第二預定區域內形成下拉晶體管(M2[N]和M2[N+1])的柵極布線。例如，第二預定區域可具有矩形形狀。在下拉晶體管(M2[N]和M2[N+1])的柵極布線上形成下拉晶體管(M2[N]和M2[N+1])的有源圖案。下拉晶體管(M2[N]和M2[N+1])的漏電極從在向上方向上延展的主漏極布線300分支，并且形成在下拉晶體管(M2[N]和M2[N+1])的有源圖案上。下拉晶體管(M2[N]和M2[N+1])的每個漏電極通過接觸孔(CNT1、CNT2)電氣連接到柵極線。在漏電極的分支(或漏極線)之間形成下拉晶體管(M2[N]和M2[N+1])的每個源電極。也就是，在漏電極的分支(或漏極線)之間形成源電極的每個分支(或源極線)。還可在上拉晶體管(M2[N]和M2[N+1])的漏電極的外部形成上拉晶體管(M2[N]和M2[N+1])的源電極。
具體地說，上拉晶體管(M1[N]和M1[N+1])的多個源電極和下拉晶體管(M2[N]和M2[N+1])的多個漏電極共同連接到第一接觸孔CNT1，使得上拉晶體管(M1[N]和M1[N+1])的源電極和下拉晶體管(M2[N]和M2[N+1])的多個漏電極可共同連接到柵極線。由于上拉晶體管(M1[N]和M1[N+1])的源電極的高度或者下拉晶體管(M2[N]和M2[N+1])的源電極的高度不同于柵極線的高度，因此上拉晶體管(M1[N]和M1[N+1])或下拉晶體管(M2[N]和M2[N+1])的源電極通過在第一氧化銦錫(ITO1)層與第二接觸孔CNT2之間形成的橋連接到柵極線。第一氧化銦錫(ITO1)層包括導電材料。第一氧化銦錫(ITO1)層連接到第一接觸孔CNT1。
在相鄰于上拉晶體管M1的位置上形成進位緩沖器晶體管TR1，以便將施加于當前級的上拉晶體管M1的漏電極的第一時鐘ckv或第二時鐘ckvb提供給下一級的第三晶體管M3的柵電極。
具體地說，進位緩沖器晶體管TR1的柵電極共同連接到上拉晶體管(M1[N]和M1[N+1])的柵電極。進位緩沖器晶體管TR1的漏電極可從上拉晶體管(M1[N]和M1[N+1])的主漏極布線分支。進位緩沖器晶體管TR1的源電極繞開(繞過)上拉晶體管(M1[N]和M1[N+1])和下拉晶體管(M2[N]和M2[N+1])，以延伸到下一級的第三晶體管M3的柵電極。
由于進位緩沖器晶體管TR1的源電極的分支(或源極線)的高度不同于連接到下一級的第三晶體管M3的柵電極的柵極布線的高度，因此進位緩沖器晶體管TR1的源電極通過在第二氧化銦錫(ITO2)層與第四接觸孔CNT4之間形成的橋連接到與第三晶體管M3的柵電極連接的柵極布線。第二氧化銦錫(ITO2)層包括導電材料。第二氧化銦錫(ITO2)層通過第三接觸孔CNT3連接到進位緩沖器晶體管TR1的源極線。
圖7和8的移位寄存器用于具有小或中屏幕尺寸如525(176×3)×192的液晶顯示板中，但是圖7和8的移位寄存器由于信號延遲問題而不可用于具有大屏幕尺寸的液晶顯示板中。
上拉或下拉晶體管(M1或M2)的晶體管尺寸需要增大，以便圖7和8的移位寄存器可用于具有大屏幕尺寸的液晶顯示板中。然而，由于移位寄存器的芯片面積的限制，上拉或下拉晶體管(M1或M2)的晶體管尺寸的增大存在限制。
因此，制造液晶顯示設備的可靠性和成品率可能得不到保證，因為薄膜晶體管的閾值電壓由于上拉或下拉晶體管(M1或M2)的晶體管尺寸的限制和非晶硅薄膜晶體管的特性而變化。
圖16A、16B和16C是示出從圖7的移位寄存器輸出的柵極線驅動信號的圖。
參照圖16A，當移位寄存器的薄膜晶體管在室溫下具有正常閾值電壓時，柵極線驅動信號(GOUT1、GOUT2、GOUT3、...)類似于方波，并且具有約25伏的一致峰值電壓電平。
參照圖16B，移位寄存器的薄膜晶體管的閾值電壓隨著溫度的升高而降低，柵極線驅動信號(GOUT’1、GOUT’2、GOUT’3、...)類似于方波，但是柵極線驅動信號(GOUT’1、GOUT’2、GOUT’3、...)具有降低的峰值電壓電平。也就是，第一柵極線驅動信號GOUT’1的峰值電壓電平具有約20伏，并且第二柵極線驅動信號GOUT’2的峰值電壓電平低于20伏。
如圖16B所示，其波形如同火花的重疊信號(override signal)施加于特定柵極線。柵極線驅動信號(GOUT’1、GOUT’2、GOUT’3、...)由于重疊信號而具有降低的峰值電壓電平，使得產生具有異常波形的柵極線驅動信號。
參照圖16C，移位寄存器的薄膜晶體管的閾值電壓隨著溫度的降低而升高，柵極線驅動信號(GOUT”1、GOUT”2、GOUT”3、...)不類似于方波，并且柵極線驅動信號(GOUT”1、GOUT”2、GOUT”3、...)具有降低的峰值電壓電平。也就是，第一柵極線驅動信號GOUT”1的峰值電壓電平具有約22伏，并且第二柵極線驅動信號GOUT”2的峰值電壓電平低于22伏。
當移位寄存器的薄膜晶體管在室溫下具有正常閾值電壓時，移位寄存器正常工作，并且從移位寄存器輸出的柵極線驅動信號類似于方波，并且具有一致峰值電壓電平。
然而，當移位寄存器的薄膜晶體管的閾值電壓隨著溫度降低(或升高)而變化時，從移位寄存器輸出的柵極線驅動信號具有異常波形，或者一致峰值電壓電平。因此，具有異常波形的柵極線驅動信號不正常導通位于液晶顯示板上的開關器件(開關元件)，并且液晶顯示設備的顯示質量惡化。
如圖6所示，移位寄存器具有這樣的電路結構，其中從前一級輸出的柵極線驅動信號影響從當前級輸出的柵極線驅動信號，尤其是在具有大顯示屏尺寸的液晶顯示設備中，當移位寄存器的各個薄膜晶體管的閾值電壓變換并且每個級由移位寄存器順序驅動時，某些級可能不輸出柵極線驅動信號。
圖17是示出根據本發明第二示例性實施例的用于柵極驅動器電路中的移位寄存器的方框圖。
參照圖17，移位寄存器的每個級包括上拉部分171、下拉部分172、上拉驅動器部分173、下拉驅動器部分174、第一進位緩沖器275以及第二進位緩沖器276。在圖17中，相同的標號表示圖7中的相同元件，因此將省略相同元件的詳細描述。
第一進位緩沖器275包括第一進位緩沖器晶體管TR1，并且將第一時鐘ckv或第二時鐘ckvb輸出到下一級。
具體地說，第一進位緩沖器晶體管TR1的柵極連接到下拉驅動器部分174的輸入端子，第一進位緩沖器晶體管TR1的漏極連接到時鐘端子CKV或CKVB，并且第一進位緩沖器晶體管TR1的源極連接到下一級的第二進位緩沖器276。
第二進位緩沖器276包括由下拉驅動器部分174或逆變器控制的第二進位緩沖器晶體管TR2。具體地說，緩沖器晶體管M3由從第一進位緩沖器275提供以施加于上拉部分171的第一時鐘ckv或第二時鐘ckvb導通，然后下拉驅動器部分174(或逆變器)的輸出電壓具有低電壓電平，并且第二進位緩沖器276關斷。因此，當進位信號被傳輸到第二進位緩沖器晶體管TR2時，進位信號的電壓電平可以不被降低。
第二進位緩沖器晶體管TR2的漏極連接到當前級的上拉驅動器部分173的輸入端子，并且還連接到第一進位緩沖器晶體管TR1的源極。第二進位緩沖器晶體管TR2的柵極連接到第二晶體管M2或下拉部分172的柵極，并且第二進位緩沖器晶體管TR2的源極通過第一電源電壓端子VOFF接收第一電源電壓。
另外，在1H周期之后，第二進位緩沖器晶體管TR2保持導通狀態，同時下拉驅動器部分174導通，并且將第一電源電壓Voff施加于緩沖器晶體管M3，以便關斷緩沖器晶體管M3。第一電源電壓端子VOFF相同于圖5的電源電壓端子VSS。
由于使用時鐘信號代替從前一級輸出的柵極線驅動信號作為進位信號，因此從每個級輸出的柵極線驅動信號獨立于前一級的柵極線驅動信號。
以下，將圖17的上面一級稱作前一級SRCN，將圖17的下面一級稱作當前級SRCN+1，以便描述本發明的移位寄存器的操作。
前一級SRCN的進位緩沖器晶體管TR1接收第一時鐘ckv或第二時鐘ckvb，并且將第一時鐘ckv或第二時鐘ckvb作為進位信號傳輸到當前級SRCN+1。由于使用具有基本上一致的電壓電平的時鐘信號作為進位信號，因此可以不發生由于柵極線的RC負載而造成的RC延遲。
在進位信號CA[N]施加于第三晶體管M3的柵極之前，第三晶體管M3保持于關斷狀態。當進位信號CA[N]施加于第三晶體管M3的柵極時，在預定周期之后，第三晶體管M3導通以形成電流路徑，通過該電流路徑在電容器C上充電第二電源電壓Von。
當對當前級的上拉驅動器部分173的電容器C充電時，第二進位緩沖器晶體管TR2關斷。當當前級具有空閑狀態時，施加于第二進位緩沖器晶體管TR2的電源電壓Voff施加于緩沖器晶體管M3的柵極，并且保持緩沖器晶體管M3的關斷狀態。
具體地說，當前級的上拉驅動器部分173的第三晶體管M3保持關斷狀態，并且當進位信號通過前一級的第一進位緩沖器晶體管TR1施加于第三晶體管M3時，其變至空閑狀態。因此，第三晶體管M3的柵極具有與由第一進位緩沖器晶體管TR1的電阻和第二晶體管M2的電阻形成的分壓電壓對應的電壓電平。
當第二進位緩沖器晶體管TR2關斷并且諸如時鐘信號的進位信號施加于緩沖器晶體管M3的柵極時，緩沖器晶體管M3導通，并且電壓Von施加于電容器C。
圖18是示出根據本發明第三示例性實施例的用于柵極驅動器電路中的移位寄存器的方框圖。
參照圖18，移位寄存器的每個級包括上拉部分171、下拉部分172、上拉驅動器部分173、下拉驅動器部分174、第一進位緩沖器275以及第二進位緩沖器376。在圖18中，相同的標號表示圖7中的相同元件，因此將省略相同元件的詳細描述。
第一進位緩沖器275包括第一進位緩沖器晶體管TR1，并且將第一時鐘ckv或第二時鐘ckvb輸出到下一級。
具體地說，第一進位緩沖器晶體管TR1的柵極連接到下拉驅動器部分174的輸入端子，第一進位緩沖器晶體管TR1的漏極連接到時鐘端子CKV或CKVB，并且進位緩沖器晶體管TR1的源極連接到下一級的第二進位緩沖器376。
第二進位緩沖器376包括第二和第三進位緩沖器晶體管TR2和TR3。具體地說，當下拉驅動器部分174(或逆變器)的輸出具有低電壓電平時，第二進位緩沖器376關斷。因此，當進位信號被傳輸到第二進位緩沖器376時，進位信號的電壓電平可以不被降低。另外，在1H周期之后，第二進位緩沖器376保持導通狀態，同時下拉驅動器部分174導通，以便關斷緩沖器晶體管M3。
第二進位緩沖器晶體管TR2的漏極連接到當前級的上拉驅動器部分173的輸入端子，并且還連接到前一級的第一進位緩沖器晶體管TR1的源極。第二進位緩沖器晶體管TR2的柵極連接到第二晶體管M2或下拉部分172的柵極，并且第二進位緩沖器晶體管TR2的源極連接到第三進位緩沖器晶體管TR3的漏極。第一電源電壓端子VOFF相同于圖5的電源電壓端子VSS。
以下，將圖18的上面一級稱作前一級SRCN，將圖18的下面一級稱作當前級SRCN+1，以便描述本發明的移位寄存器的操作。
前一級SRCN的進位緩沖器晶體管TR1接收第一時鐘ckv，并且將第一時鐘ckv作為進位信號傳輸到當前級SRCN+1。由于時鐘信號具有基本上一致的電壓電平，因此可以不發生由于柵極線的RC負載而造成的RC延遲。
當對當前級的上拉驅動器部分173的電容器C充電時，第二進位緩沖器晶體管TR2關斷。當當前級具有空閑狀態時，第三進位緩沖器晶體管TR3的電壓(Voff+Vth)施加于緩沖器晶體管M3的柵極，并且保持緩沖器晶體管M3的關斷狀態。
具體地說，當前級的上拉驅動器部分173的第三晶體管M3保持關斷狀態，并且當進位信號通過前一級的第一進位緩沖器晶體管TR1施加于第三晶體管M3時，其變至空閑狀態。因此，第三晶體管M3的柵極具有與由第一進位緩沖器晶體管TR1的電阻、第二進位緩沖器晶體管TR2的電阻和第三進位緩沖器晶體管TR3的閾值電壓形成的分電壓對應的電壓電平。
當第二進位緩沖器晶體管TR2關斷并且進位信號施加于緩沖器晶體管M3的柵極時，緩沖器晶體管M3導通，并且電壓Von施加于電容器C。
當具有低電壓電平如電壓電平Voff的時鐘施加于緩沖器晶體管M3的柵極時，該緩沖器晶體管關斷。緩沖器晶體管M3的導通或關斷時間點依賴于施加于緩沖器晶體管M3的柵極的電壓的電壓電平。
緩沖器晶體管M3的導通或關斷時間點與緩沖器晶體管M3的閾值電壓成反比。當緩沖器晶體管M3的閾值電壓由于周圍溫度的升高而降低時，與緩沖器晶體管M3具有正常閾值電壓的情況相比，緩沖器晶體管M3的導通或關斷時間點變得更早。當緩沖器晶體管M3的閾值電壓由于周圍溫度的降低而升高時，緩沖器晶體管M3的導通或關斷時間點被延遲。因此，在電容器C中充電的電荷隨著周圍溫度的變化而變化，并且柵極線驅動信號隨著由于在電容器C中充電的電荷而產生的電壓而變化。
可以防止重疊信號的產生。當閾值電壓變低并且第二進位緩沖器晶體管TR2未被完全關斷時，產生重疊信號。重疊信號可導通前一級的放電晶體管M5，并且降低前一級的上拉晶體管M1的輸出電壓，使得可降低從前一級輸出的柵極線驅動信號。
根據本發明的第三示例性實施例，緩沖器晶體管M3的柵極具有與由第二和第三進位緩沖器晶體管TR1的電阻、緩沖器晶體管M3的閾值以及第一進位緩沖器晶體管TR1的電阻形成的分電壓對應的電壓電平。即使緩沖器晶體管M3的閾值電壓根據周圍溫度的變化而變化，第三進位緩沖器晶體管TR3的閾值電壓也根據周圍溫度的變化而變化，進位信號的電壓電平依賴于周圍溫度，并且進位信號施加于緩沖器晶體管M3的柵極，從而抵消由于閾值電壓的變化而造成的效應。柵極線驅動信號的電壓電平變化可以被防止。
圖19A和19B是示出圖18的移位寄存器的輸出的圖。
如圖16A所示，當移位寄存器的薄膜晶體管在室溫下具有正常閾值電壓時，柵極線驅動信號(GOUT1、GOUT2、GOUT3、...)類似于方波。
參照圖19A，移位寄存器的薄膜晶體管的閾值電壓隨著溫度的升高而降低，柵極線驅動信號(GOUT’1、GOUT’2、GOUT’3、...)類似于方波，并且柵極線驅動信號(GOUT’1、GOUT’2、GOUT’3、...)具有約25伏。圖19A所示的重疊信號的電壓電平大大小于圖16B所示的重疊信號。正常柵極線驅動信號被輸出。
參照圖19B，移位寄存器的薄膜晶體管的閾值電壓隨著溫度的降低而升高，柵極線驅動信號(GOUT”1、GOUT”2、GOUT”3、...)類似于方波，柵極線驅動信號(GOUT”1、GOUT”2、GOUT”3、...)具有約25伏的均勻電壓電平。與圖16C的柵極線驅動信號(GOUT”1、GOUT”2、GOUT”3、...)相比，圖19B的柵極線驅動信號(GOUT”1、GOUT”2、GOUT”3、...)更類似于方波，并且柵極線驅動信號(GOUT”1、GOUT”2、GOUT”3、...)的電壓電平更一致。
如圖19A和19B所示，由于移位寄存器在每個級中包括進位緩沖器，因此即使當薄膜晶體管的閾值電壓由于周圍溫度的變化而變化時，移位寄存器也可輸出正常柵極線驅動信號。
根據本發明的第三示例性實施例，由于每個級包括第一、第二和第三進位緩沖器晶體管TR1、TR2和TR3，因此當前級接收具有一致電壓電平的第一時鐘ckv或第二時鐘ckvb作為進位信號，并且從當前級輸出的柵極線驅動信號可以獨立于從前一級輸出的柵極線驅動信號。進位信號補償閾值電壓的變化。因此，移位寄存器獨立于薄膜晶體管的閾值電壓變化，并且可以提高制造具有大屏幕尺寸的液晶顯示設備的可靠性、生產率和成品率。
圖20是示出根據本發明第四示例性實施例的用于柵極驅動器電路中的移位寄存器的方框圖。
參照圖20，移位寄存器的每個級包括上拉部分171、下拉部分172、上拉驅動器部分173、下拉驅動器部分174、第一進位緩沖器275以及第二進位緩沖器476。在圖20中，相同的標號表示圖7中的相同元件，因此將省略相同元件的詳細描述。
第二進位緩沖器476包括第二和第四進位緩沖器晶體管TR2和TR4。具體地說，當下拉驅動器部分174(或逆變器)的輸出具有低電壓電平時，第二進位緩沖器476關斷。因此，當進位信號被傳輸到第二進位緩沖器476時，進位信號的電壓電平可以不被降低。另外，在1H周期之后，第二進位緩沖器476保持導通狀態，同時下拉驅動器部分174導通，以便關斷緩沖器晶體管M3。
第二進位緩沖器晶體管TR2的漏極連接到當前級的上拉驅動器部分173的輸入端子，并且還連接到前一級的第一進位緩沖器晶體管TR1的源極。第二進位緩沖器晶體管TR2的柵極連接到第二晶體管M2或者下拉部分172的柵極，并且第二進位緩沖器晶體管TR2的源極通過第一電源電壓端子VOFF接收第一電源電壓Voff。第一電源電壓端子VOFF相同于圖5的電源電壓端子VSS。
第四進位緩沖器晶體管TR4的漏極連接到第二進位緩沖器晶體管TR2的柵極，第四進位緩沖器晶體管TR4的柵極連接到第二進位緩沖器晶體管TR2的漏極，并且第四進位緩沖器晶體管TR4的源極通過第一電源電壓端子VOFF接收第一電源電壓Voff。
以下，將圖20的上面一級稱作前一級SRCN，將圖20的下面一級稱作當前級SRCN+1，以便描述根據本發明第四示例性實施例的移位寄存器的操作。
前一級SRCN的進位緩沖器晶體管TR1接收第一時鐘ckv，并且將第一時鐘ckv作為進位信號傳輸到當前級SRCN+1。由于時鐘信號具有基本上一致的電壓電平，因此可以不發生由于柵極線的RC負載而造成的RC延遲。
當對當前級的上拉驅動器部分173的電容器C電氣充電時，第二進位緩沖器晶體管TR2關斷。當當前級處于空閑狀態時，第二進位緩沖器晶體管TR2的電壓(Voff)施加于緩沖器晶體管M3的柵極，并且保持緩沖器晶體管M3的關斷狀態。
具體地說，當前級的上拉驅動器部分173的第三晶體管M3保持關斷狀態。當進位信號通過前一級的第一進位緩沖器晶體管TR1施加于第三晶體管M3時，第三晶體管M3的柵極具有與由第一進位緩沖器晶體管TR1的電阻和第二進位緩沖器晶體管TR2的電阻形成的分壓電壓對應的電壓電平。
當第二進位緩沖器晶體管TR2關斷并且進位信號施加于緩沖器晶體管M3的柵極時，緩沖器晶體管M3導通，并且在緩沖器晶體管M3和電容器C之間形成電流路徑，使得將電壓Von施加于電容器C。
當具有低電壓電平如電壓電平Voff的時鐘施加于緩沖器晶體管M3的柵極時，緩沖器晶體管M3關斷。
當從前一級產生的進位信號施加于第四進位緩沖器晶體管TR4的柵極時，第四進位緩沖器晶體管TR4導通，從而快速降低第二進位緩沖器晶體管TR2的柵極的電壓電平。也就是，第四進位緩沖器晶體管TR4提高第二進位緩沖器晶體管TR2的開關速度。因此，可提高進位緩沖器的操作速度。
圖21是示出根據本發明第五示例性實施例的用于柵極驅動器電路中的移位寄存器的方框圖。
參照圖21，移位寄存器的每個級包括上拉部分171、下拉部分172、上拉驅動器部分173、下拉驅動器部分174、第一進位緩沖器275以及第二進位緩沖器576。在圖21中，相同的標號表示圖7中的相同元件，因此將省略相同元件的詳細描述。
第一進位緩沖器275包括第一進位緩沖器晶體管TR1，并且將第一時鐘ckv或第二時鐘ckvb輸出到下一級。具體地說，第一進位緩沖器晶體管TR1的柵極連接到下拉驅動器部分174的輸入端子，第一進位緩沖器晶體管TR1的漏極連接到時鐘端子CKV或CKVB，并且進位緩沖器晶體管TR1的源極連接到下一級的第二進位緩沖器576。
第二進位緩沖器576包括第二、第三和第四進位緩沖器晶體管TR2、TR3和TR4。具體地說，當下拉驅動器部分174(或逆變器)的輸出具有低電壓電平時，第二進位緩沖器576關斷。因此，當進位信號被傳輸到第二進位緩沖器576時，進位信號的電壓電平可以不被降低。另外，在1H周期之后，第二進位緩沖器576保持導通狀態，同時下拉驅動器部分174導通，以便關斷緩沖器晶體管M3。
第二進位緩沖器晶體管TR2的漏極連接到當前級的上拉驅動器部分173的輸入端子，并且還連接到前一級的第一進位緩沖器晶體管TR1的源極。第二進位緩沖器晶體管TR2的柵極連接到第二晶體管M2或下拉部分172的柵極，并且第二進位緩沖器晶體管TR2的源極連接到第三進位緩沖器晶體管TR3的漏極。
第三進位緩沖器晶體管TR3的漏極和柵極相互共同連接，并且連接到第二進位緩沖器晶體管TR2的源極以及第三進位緩沖器晶體管TR3的源極。第三進位緩沖器晶體管TR3的源極通過第一電源電壓端子VOFF接收第一電源電壓Voff。 第一電源電壓端子VOFF相同于圖5的電源電壓端子VSS。
第四進位緩沖器晶體管TR4的漏極連接到第二進位緩沖器晶體管TR2的柵極，第四進位緩沖器晶體管TR4的柵極連接到第二進位緩沖器晶體管TR2的漏極，并且第四進位緩沖器晶體管TR4的源極通過第一電源電壓端子VOFF接收第一電源電壓Voff。
當從前一級產生的進位信號施加于第四進位緩沖器晶體管TR4的柵極時，第四進位緩沖器晶體管TR4導通，從而快速降低第二進位緩沖器晶體管TR2的柵極的電壓電平。也就是，第四進位緩沖器晶體管TR4提高第二進位緩沖器晶體管TR2的開關速度。因此，可提高進位緩沖器的操作速度。
根據本發明的第五示例性實施例，由于進位緩沖器還包括用于控制第二進位緩沖器晶體管TR2的導通或關斷的第四進位緩沖器晶體管TR4，因此可提高第二進位緩沖器晶體管TR2的開關速度。
圖22是示出在圖21的電容器測量的電壓的圖。特別地，部分‘A’表示當進位緩沖器具有第四進位緩沖器晶體管TR4時在電容器處測量的電壓，而部分‘B’表示當進位緩沖器沒有第四進位緩沖器晶體管TR4時在電容器處測量的電壓。
如圖22所示，當將第四進位緩沖器晶體管TR4添加到進位緩沖器時，可降低第二進位緩沖器晶體管TR2的關斷時間，可降低第三晶體管M3的導通或關斷時間，從而可提高在電容器處測量的電壓。因此，具有第四進位緩沖器晶體管TR4的進位緩沖器可用于具有大顯示屏尺寸和高分辨率的液晶顯示設備中，第三晶體管M3的導通或關斷可以由最大電壓進行控制，并且可提高移位寄存器的性能。
如本發明的上面實施例所述，代替從前一級的輸出端子OUT輸出的輸出信號(或柵極線驅動信號)，將用于產生獨立于前一級的輸出信號的進位信號的進位緩沖器安設在每個級中，從而防止由于薄膜晶體管的閾值電壓變化而造成的移位寄存器異常操作。另外，可以在大范圍的周圍溫度內提高移位寄存器的可靠性，并且由于可提高閾值電壓的變化容限，因此可提高制造移位寄存器的成品率。
圖23是示出從圖7的移位寄存器輸出的柵極線驅動信號的圖。圖23表示當時鐘信號V[CKVB]施加于每個級時、從下拉驅動器部分(或逆變器)輸出的輸出電壓(或節點N2的電壓)的波形。V[GOUT(1)]表示根據從逆變器輸出的輸出電壓變化的第一級的輸出電壓，并且V[GOUT(2)]表示根據逆變器的輸出電壓變化的第二級的輸出電壓。
參照圖23，從逆變器輸出的輸出電壓具有較緩的斜度，或者從低電壓電平緩慢升至高電壓電平。也就是，逆變器的操作速度慢。
逆變器的斜度依賴于逆變器的電阻和下拉晶體管M2的寄生電容C1。R×C1值越大，逆變器的斜度就越緩，并且逆變器的操作速度就越慢。
特別地，當柵極驅動器電路或移位寄存器驅動與位于具有大顯示屏尺寸的液晶顯示板上的薄膜晶體管連接的柵極線時，由于上拉和下拉晶體管M1和M2的晶體管尺寸增大，因此上拉和下拉晶體管M1和M2的寄生電容也增大。晶體管尺寸是指晶體管的溝道寬度(W)與晶體管的溝道長度(L)的比率(W/L)。從而，R×C1增大，并且逆變器的斜度變緩。
逆變器的尺寸需要增大，以便提高逆變器的操作速度。為了增大逆變器的尺寸，需要較大的布局面積，并且逆變器的功耗增大。因此，逆變器的尺寸需要最小化。然而，當逆變器被設計成具有最小尺寸時，逆變器的操作速度慢。
如圖23所示，當逆變器的操作速度慢，特別是逆變器的輸出電壓從低電壓電平緩慢變至高電壓電平時，柵極線驅動信號例如V[Gout(1)]、V[Gout(2)]的脈沖寬度大于1H。1H是指時鐘信號的脈沖寬度。從數據驅動器電路160輸出的灰度級電壓的脈沖寬度也為1H。
例如，連接到第一柵極線的輸出端子OUT的像素受施加于連接到與下一級連接的下一柵極線的數據線的灰度級電壓的影響。因此，當V[Gout(1)]的脈沖寬度大于1H時，圖像顯示質量被惡化。通常，灰度級電壓的最小值為約0伏，柵極線驅動信號V[Gout(n)]的有效脈沖寬度最好小于或等于1H。柵極線驅動信號V[Gout(n)]的有效脈沖寬度是指柵極線驅動信號V[Gout(n)]中具有大于0伏的電壓電平的部分的脈沖寬度。特別地，為了減輕圖像顯示質量惡化，當逆變器的電壓電平從低電平變至高電平時，柵極線驅動信號的電壓電平需要快速地從高電平變至低電平，并且柵極線驅動信號V[Gout(n)]的有效脈沖寬度最好小于或等于H。
以下，描述在布局面積的限制下具有最小逆變器尺寸并可防止圖像顯示質量惡化的移位寄存器。
圖24是示出根據本發明第六示例性實施例的用于柵極驅動器電路中的移位寄存器的單元級的方框圖。
參照圖24，單元級包括緩沖器晶體管808、保持晶體管806、放電晶體管804、逆變器808、上拉晶體管810以及下拉晶體管812。圖24的單元級與圖7的單元級具有一些區別。
首先，圖24的逆變器808的尺寸、上拉晶體管M1的尺寸和下拉晶體管M2的尺寸與圖7相同。然而，下拉晶體管M2分成第一下拉晶體管M2a和第二下拉晶體管M2b。例如，當圖7的下拉晶體管M2的晶體管尺寸為1時，第一下拉晶體管M2a與第二下拉晶體管M2b之間的晶體管尺寸比率可以為0.1∶0.9。最好，第二下拉晶體管M2b的晶體管尺寸大于第一下拉晶體管M2a的尺寸。
第二，第一下拉晶體管M2a由逆變器808的輸出電壓驅動，第二下拉晶體管M2b由上拉驅動器晶體管M5和從下一級輸出的柵極線驅動信號V[Gout(n+1)]驅動。第二上拉驅動器晶體管M5對在電容器C內充電的電荷放電。
由于第二下拉晶體管M2b由從下一級輸出的柵極線驅動信號V[Gout(n+1)]驅動，因此柵極線驅動信號V[Gout(n)]的有效脈沖寬度可以小于或等于1H。另外，具有電容負載的第一下拉晶體管M2a的晶體管尺寸減小，并且逆變器的操作速度提高。
圖25是示出從圖24的移位寄存器輸出的柵極線驅動信號的圖。特別地，圖25示出當第一下拉晶體管M2a與第二下拉晶體管M2b之間的晶體管尺寸比率為約0.1∶0.9時、從移位寄存器輸出的柵極線驅動信號。
參照圖25，從圖25的移位寄存器輸出的柵極線驅動信號V[Gout(n)]的有效脈沖寬度小于或等于1H，并且圖25的逆變器的輸出電壓斜度陡于圖23的逆變器的輸出電壓斜度。圖25的逆變器的操作速度快于圖23的逆變器的操作速度。
圖26是示出從圖7的移位寄存器輸出的柵極線驅動信號和從圖24的移位寄存器輸出的柵極線驅動信號的圖。圖26同時示出圖23和25的逆變器的輸出電壓。圖23的逆變器的輸出電壓為V[INVERTER’]，圖23的移位寄存器的輸出電壓為V[Gout’]，圖25的逆變器的輸出電壓為V[INVERTER]，并且圖25的移位寄存器的輸出電壓為V[Gout]。
參照圖26，圖24的逆變器808的輸出電壓V[INVERTER]的斜度在輸出電壓的上升沿大于圖23的逆變器的輸出電壓V[INVERTER’]。參照圖26的‘A’和‘A”，與圖23的移位寄存器的輸出電壓V[Gout’]的電壓電平相比，圖24的移位寄存器的輸出電壓V[Gout]的電壓電平更快速地從高電平變至低電平，從而柵極線驅動信號V[Gout(n)]的有效脈沖寬度可以小于或等于1H。
圖27是根據本發明第七示例性實施例的電源和時鐘產生器的方框圖。
參照圖27，電源可以是直流到直流轉換器710，并且直流到直流轉換器710的輸出電源電壓Von施加于時鐘產生器720和移位寄存器170。時鐘產生器720接收電源電壓Von和Voff，并且產生時鐘信號ckv和ckvb，以向移位寄存器170提供時鐘信號ckv和ckvb。也就是，時鐘產生器720和移位寄存器170由相同電源電壓Von驅動。
圖28是示出當將與施加于圖27的時鐘產生器的電源電壓相同的電源電壓施加于移位寄存器時、從移位寄存器輸出的柵極線驅動信號的圖。
參照圖28，當相同電源電壓Von施加于時鐘產生器720和移位寄存器170時，從第一級輸出的柵極線驅動信號V[Gout(1)′]被示出為根據第一級的逆變器808(或下拉驅動晶體管M6和M7)的輸出電壓的變化而變化，并且從第二級輸出的柵極線驅動信號V[Gout(2)′]被示出為根據第二級的逆變器808(或下拉驅動晶體管M6和M7)的輸出電壓的變化而變化。
當相同電源電壓Von施加于時鐘產生器720和移位寄存器170時，時鐘信號的最大電壓電平基本上相同于電源電壓Von的高電平。
當相同電源電壓Von施加于具有大顯示屏尺寸的液晶顯示設備中的時鐘產生器720和移位寄存器170時，圖像顯示質量可隨著由于柵極線的電容負載增大而惡化。
如圖28所示，柵極線驅動信號V[Gout(1)′]的脈沖寬度大于1H(時鐘信號的脈沖寬度)。通常，灰度級電壓的最小值為約0伏，柵極線驅動信號V[Gout(n)]的有效脈沖寬度最好小于或等于1H。特別地，為了減輕圖像顯示質量的惡化，當從逆變器808輸出的輸出電壓的電壓電平從低電平變至高電平時，柵極線驅動信號的電壓電平需要快速地從高電平變至低電平，并且柵極線驅動信號V[Gout(n)]的有效脈沖寬度最好小于或等于1H。
由于逆變器808(或下拉晶體管M6和M7)的操作速度慢，因此柵極線驅動信號V[Gout(1)′]的脈沖寬度大于1H。如圖28的部分A1’和A2’所示，由于從逆變器808輸出的輸出電壓具有緩斜度或者從低電平緩慢升至高電平，因此，柵極線驅動信號V[Gout(1)′]和V[Gout(2)′]的電壓電平在部分A1’和A2’的附近緩慢降至低電平之下。因此，柵極線驅動信號V[Gout(1)′]和V[Gout(2)′]的有效脈沖寬度大于1H。
當V[Gout(n)′]的有效脈沖寬度大于1H時，連接到第n柵極線的輸出端子OUT的像素受施加于連接到與下一級連接的下一柵極線(第(n+1)柵極線)的數據線的灰度級電壓的影響。因此，圖像顯示質量可被惡化。逆變器808的輸出電壓的電壓電平需要從低電平快速地變至高電平，使得V[Gout(n)′]的有效脈沖寬度可以不大于1H。也就是，逆變器的輸出電壓的斜度需要大。可增大逆變器的輸出電壓的幅度，使得可增大逆變器的輸出電壓斜度。
圖29是根據本發明第七示例性實施例的電源和時鐘產生器的方框圖。
參照圖29，直流到直流轉換器910產生電源電壓Von，并且將電源電壓Von施加于時鐘產生器720。直流到直流轉換器910產生另一電源電壓Vona，并且將電源電壓Vona施加于移位寄存器170。電源電壓Vona具有與電源電壓Von不同的電壓電平。也就是，不同于電源電壓Von的電源電壓Vona施加于移位寄存器170。
最好，電源電壓Vona的幅度大于電源電壓Von的幅度，以便保持逆變器808的最大輸出電壓大于圖28的逆變器的最大輸出電壓。
圖30是示出圖29的直流到直流轉換器的示例電路圖。圖30示出用于產生大于電源電壓Von的電源電壓Vona的直流到直流轉換器。
參照圖30，直流到直流轉換器接收直流電壓VDD，并且通過電荷泵電路產生電源電壓Von(VDD+ΔV)和電源電壓Vona(VDD+2ΔV)。例如，電荷泵電路包括相互串聯的多個二極管D1、D2、D3和D4以及多個電容器C2、C3、C4和C5。
直流電壓VDD施加于二極管D1的陽極，ΔV施加于電容器C2，并且從二極管D2的陰極輸出Von(VDD+ΔV)。Von施加于二極管D3的陽極，ΔV施加于電容器C4，并且從二極管D4的陰極輸出Vona(VDD+2ΔV)。因此，Vona(＞Von)和Von可通過電荷泵電路來產生。另外，Vona(＞Von)和Von可通過電壓電平偏移器(shifter)電路來產生。Von可以變化，并且Vona也可以獨立于Von而變化。
當Vona(＞Von)施加于移位寄存器170時，如圖7和29所示，逆變器808由通過晶體管M6的漏極施加于移位寄存器的Vona驅動。從而，由Vona驅動的逆變器808的輸出電壓增大由Von驅動的逆變器的輸出電壓。另外，逆變器的輸出電壓的電壓電平從低電平快速地變至高電平。因此，V[Gout(n)]的有效脈沖寬度基本上為1H或不大于1H，并且圖像顯示質量可以不被惡化。
圖31是示出當圖29的電源和時鐘產生器驅動移位寄存器時、從移位寄存器輸出的柵極線驅動信號的圖。
在圖28中，約25伏的Von施加于逆變器808，并且逆變器808的最大輸出電壓為約15伏。在圖31中，約45伏的Von施加于逆變器808，并且逆變器808的最大輸出電壓為約35伏。因此，關于逆變器的輸出電壓的上升沿的部分B1和B1’，V[Gout(1)]和V[Gout(1)]的有效脈沖寬度小于圖28中的有效脈沖寬度。
圖32是示出當圖29和28的電源和時鐘產生器驅動移位寄存器時、從移位寄存器輸出的柵極線驅動信號的圖。
參照圖32，V[Gout’]表示當時鐘產生器和移位寄存器由相同電源電壓Von驅動時的柵極線驅動信號。V[Gout]表示當Von施加于時鐘產生器而大于Von的Vona施加于移位寄存器時的柵極線驅動信號。
關于逆變器的輸出電壓的下降沿的部分A和A’，V[Gout]的有效脈沖寬度窄于V[Gout’]的有效脈沖寬度。
雖然上述實施例討論了用于驅動液晶顯示設備的柵極線的移位寄存器，但是本發明也可用于有機場致發光顯示設備中。
雖然詳細描述了本發明的示例性實施例及其優點，但是應當理解，在不脫離由所附權利要求限定的本發明的范圍的情況下，可以對其進行各種改變、替換和變更。
權利要求
1.一種移位寄存器，包括多個級聯的級，這些級接收第一時鐘信號和第二時鐘信號，以順序產生用于選擇多條掃描線的多個掃描線驅動信號，每個級包括進位緩沖器，用于向下一級提供對應于第一時鐘信號或第二時鐘信號的進位信號，第二時鐘信號具有與第一時鐘信號相反的相位；上拉部分，用于向輸出端子提供對應于第一時鐘信號或第二時鐘信號的第一掃描線驅動信號；下拉部分，用于向輸出端子提供第一電源電壓；上拉驅動器部分，用于響應從前一級提供的進位信號而導通上拉部分，并且響應下一級的第二掃描線驅動信號而關斷上拉部分；以及下拉驅動器部分，用于響應從前一級提供的進位信號而關斷下拉部分，并且響應下一級的第二掃描線驅動信號而導通上拉部分。
2.如權利要求1所述的移位寄存器，其中進位緩沖器包括第一晶體管，其用于通過第一晶體管的第一漏電極接收第一或第二時鐘信號，以響應下拉驅動器部分的輸出信號而通過第一晶體管的第一源電極將進位信號輸出到下一級，并且該輸出信號施加于第一晶體管的第一柵電極。
3.如權利要求2所述的移位寄存器，其中在相鄰于上拉部分的位置形成第一晶體管，以便將第一或第二時鐘信號提供給下一級的上拉驅動器部分。
4.如權利要求2所述的移位寄存器，其中上拉部分包括第二晶體管，下拉部分包括第三晶體管，并且第三晶體管包括第一柵電極，從第二晶體管的第二柵極布線分支；第一漏電極，從第二晶體管的第二漏極從其分支的主布線分支；以及第一源電極，繞開上拉部分和下拉部分以延展到下一級的下拉部分的第三柵極。
5.如權利要求4所述的移位寄存器，其中第一晶體管的第一源電極通過在第一源極線與第三漏極線之間形成的橋連接到第三晶體管的第三漏電極。
6.一種液晶顯示設備，包括顯示單元陣列，在透明基板上形成，該顯示單元陣列包括多條柵極線、多條數據線和多個開關元件，開關元件耦合于柵極線和數據線；數據驅動器電路，用于向每條數據線提供圖像信號；以及柵極驅動器電路，包括移位寄存器，該移位寄存器包括多個級聯的級，這些級接收第一時鐘信號和第二時鐘信號，以順序產生用于選擇柵極線的多個柵極線驅動信號，每個級包括進位緩沖器，用于向下一級提供對應于第一時鐘信號或第二時鐘信號的進位信號，第二時鐘信號具有與第一時鐘信號相反的相位；上拉部分，用于向輸出端子提供對應于第一時鐘信號或第二時鐘信號的第一柵極線驅動信號；下拉部分，用于向輸出端子提供第一電源電壓；上拉驅動器部分，用于響應從前一級提供的進位信號而導通上拉部分，并且響應下一級的第二柵極線驅動信號而關斷上拉部分；以及下拉驅動器部分，用于響應從前一級提供的進位信號而關斷下拉部分，并且響應下一級的第二柵極線驅動信號而導通上拉部分。
7.一種驅動移位寄存器的方法，該移位寄存器包括多個級聯的級，這些級接收第一時鐘信號和第二時鐘信號，以順序產生用于選擇多條掃描線的多個掃描線驅動信號，該方法包括向下一級提供對應于第一時鐘信號或第二時鐘信號的進位信號，第二時鐘信號具有與第一時鐘信號相反的相位；響應從前一級輸出的進位信號而產生對應于第一時鐘信號或第二時鐘信號的第一掃描線驅動信號；以及響應從下一級輸出的第二掃描線驅動信號而降低從當前級輸出的第一掃描線驅動信號的第一電壓電平。
8.如權利要求7所述的方法，其中進位信號具有對應于第一時鐘信號或第二時鐘信號的第二電壓電平，并且獨立于從掃描線產生的寄生電阻器和寄生電容器。
9.如權利要求7所述的方法，還包括在預定周期之后，響應第一掃描線驅動信號的第一電壓電平而降低從前一級輸出的進位信號的第二電壓電平。
10.一種移位寄存器，包括多個級聯的級，第一級接收掃描啟動信號，這些級接收第一時鐘信號和第二時鐘信號，以順序產生用于選擇多條掃描線的多個掃描線驅動信號，每個級包括第一進位緩沖器，用于向下一級提供對應于第一時鐘信號或第二時鐘信號的第一進位信號，第二時鐘信號具有與第一時鐘信號相反的相位；上拉部分，用于向第一輸出端子提供對應于第一時鐘信號或第二時鐘信號的第一掃描線驅動信號；下拉部分，用于向第一輸出端子提供第一電源電壓；上拉驅動器部分，用于響應從前一級的第一進位緩沖器輸出的第二進位信號而導通上拉部分，并且響應下一級的第二掃描線驅動信號而關斷上拉部分；下拉驅動器部分，用于響應從前一級的第一進位緩沖器提供的第一進位信號而關斷下拉部分，并且響應下一級的第二掃描線驅動信號而導通上拉部分；以及第二進位緩沖器，用于降低第二進位信號的第一電壓電平，從前一級的第一進位緩沖器輸出第一進位信號以施加于上拉部分。
11.如權利要求10所述的移位寄存器，其中第一進位緩沖器包括第一晶體管，其用于通過第一晶體管的第一漏電極接收第一或第二時鐘信號，以響應下拉驅動器部分的輸出信號而通過第一晶體管的第一源電極將進位信號輸出到下一級，并且該輸出信號施加于第一晶體管的第一柵電極。
12.如權利要求10所述的移位寄存器，其中第二進位緩沖器包括第二晶體管，并且第二晶體管包括第二漏電極，耦合于前一級的第一進位緩沖器的第二輸出端子以及上拉驅動器部分的輸入端子；第二柵電極，耦合于下拉部分；以及第二源電極，用于接收第一電源電壓。
13.如權利要求10所述的移位寄存器，其中第二進位緩沖器包括第二晶體管，其第二漏電極耦合于前一級的第一進位緩沖器的第二輸出端子以及上拉驅動器部分的輸入端子，其第二柵電極耦合于下拉部分，并且其第二源電極用于接收第一電源電壓；以及第三晶體管，其第三漏電極和第三柵電極共同耦合于第二源電極，并且其第三源電極用于接收第一電源電壓。
14.如權利要求10所述的移位寄存器，其中第二進位緩沖器包括第二晶體管，其第二漏電極耦合于前一級的第一進位緩沖器的第二輸出端子以及上拉驅動器部分的輸入端子，其第二柵電極耦合于下拉部分，并且其第二源電極用于接收第一電源電壓；以及第三晶體管，其第三漏電極耦合于第二晶體管的第二柵電極，其第三柵電極耦合于第二晶體管的第二漏電極，并且其第三源電極用于接收第一電源電壓。
15.如權利要求10所述的移位寄存器，其中第二進位緩沖器包括第二晶體管，其第二漏電極耦合于前一級的第一進位緩沖器的第二輸出端子以及上拉驅動器部分的輸入端子，其第二柵電極耦合于下拉部分，并且其第二源電極用于接收第一電源電壓；第三晶體管，其第三漏電極和第三柵電極共同耦合于第二晶體管的第二源電極，并且其第三源電極用于接收第一電源電壓；以及第四晶體管，其第四漏電極耦合于第二晶體管的第二柵電極，其第四柵電極耦合于第二晶體管的第二漏電極，并且其第四源電極用于接收第一電源電壓。
16.一種液晶顯示設備，包括顯示單元陣列，形成于透明基板上，該顯示單元陣列包括多條柵極線、多條數據線和多個開關元件，開關元件耦合于柵極線和數據線；數據驅動器電路，用于向每條數據線提供圖像信號；以及柵極驅動器電路，包括移位寄存器，該移位寄存器包括多個級聯的級，第一級接收掃描啟動信號，這些級接收第一時鐘信號和第二時鐘信號，以順序產生用于選擇多條柵極線的多個柵極線驅動信號，每個級包括第一進位緩沖器，用于向下一級提供對應于第一時鐘信號或第二時鐘信號的第一進位信號，第二時鐘信號具有與第一時鐘信號相反的相位；上拉部分，用于向第一輸出端子提供對應于第一時鐘信號或第二時鐘信號的第一柵極線驅動信號；下拉部分，用于向第一輸出端子提供第一電源電壓；上拉驅動器部分，用于響應從前一級的第一進位緩沖器輸出的第二進位信號而導通上拉部分，并響應下一級的第二柵極線驅動信號而關斷上拉部分；下拉驅動器部分，用于響應從前一級的第一進位緩沖器提供的第一進位信號而關斷下拉部分，并且響應下一級的第二柵極線驅動信號而導通上拉部分；以及第二進位緩沖器，用于降低第二進位信號的第一電壓電平，從前一級的第一進位緩沖器輸出第一進位信號施加于上拉部分。
17.一種移位寄存器，包括多個級聯的級，這些級接收第一時鐘信號和第二時鐘信號，以順序產生用于選擇多條掃描線的多個掃描線驅動信號，每個級包括上拉開關器件，用于向每個級的輸出端子提供對應于第一時鐘信號或第二時鐘信號的第一掃描線驅動信號；第一上拉驅動器開關器件，用于響應從前一級輸出的掃描啟動信號或第二掃描線驅動信號而導通上拉開關器件；第二上拉驅動器開關器件，用于響應從下一級輸出的第三掃描線驅動信號而關斷上拉開關器件；第一下拉開關器件，用于向輸出端子提供第一電源電壓；下拉驅動器開關器件，用于響應從前一級輸出的掃描啟動信號或第二掃描線驅動信號而關斷下拉開關器件；以及第二下拉開關器件，響應第三掃描線驅動信號而導通第二下拉開關器件，以向輸出端子提供第一電源電壓。
18.如權利要求17所述的移位寄存器，其中每個級還包括第三上拉驅動器開關器件，并且當上拉開關器件導通并且對上拉開關器件放電時，第三上拉驅動器開關器件關斷。
19.如權利要求17所述的移位寄存器，其中第一和第二下拉開關器件分別包括非晶硅NMOS薄膜晶體管。
20.如權利要求19所述的移位寄存器，其中第二下拉開關器件的第一晶體管尺寸大于第一下拉開關器件的第二晶體管尺寸。
21.如權利要求20所述的移位寄存器，其中第二晶體管尺寸大于第一晶體管尺寸基本上九倍。
22.一種液晶顯示設備，包括顯示單元陣列，形成于透明基板上，該顯示單元陣列包括多條柵極線、多條數據線和多個開關元件，開關元件耦合于柵極線和數據線；數據驅動器電路，用于向每條數據線提供圖像信號；以及柵極驅動器電路，包括移位寄存器，該移位寄存器包括多個級聯的級，這些級接收第一時鐘信號和第二時鐘信號，以順序產生用于選擇多條柵極線的多個柵極線驅動信號，每個級包括上拉開關器件，用于向每個級的輸出端子提供對應于第一時鐘信號或第二時鐘信號的第一柵極線驅動信號；第一上拉驅動器開關器件，用于響應從前一級輸出的掃描啟動信號或第二柵極線驅動信號而導通上拉開關器件；第二上拉驅動器開關器件，用于響應從下一級輸出的第三柵極線驅動信號而關斷上拉開關器件；第一下拉開關器件，用于向輸出端子提供第一電源電壓；下拉驅動器開關器件，用于響應從前一級輸出的掃描啟動信號或第二柵極線驅動信號而關斷下拉開關器件；以及第二下拉開關器件，響應第三柵極線驅動信號而導通第二下拉開關器件，以向輸出端子提供第一電源電壓。
23.一種移位寄存器，包括多個級聯的級，這些級接收第一時鐘信號和第二時鐘信號，以順序產生用于選擇多條掃描線的多個掃描線驅動信號，每個級包括第一上拉驅動器開關器件，其第一電極用于接收第二電源電壓，其第二電極用于接收從前一級輸出的掃描啟動信號或第一掃描線驅動信號，并且其第三電級耦合于第一節點；上拉開關器件，其第四電極用于接收第一時鐘信號或第二時鐘信號，其第五電極耦合于第一節點，并且其第六電極耦合于輸出端子；第一下拉開關器件，其第七電極耦合于輸出端子，其第八電極耦合于第二節點，并且其第九電極用于接收第一電源電壓；第二下拉開關器件，其第十電極耦合于輸出端子，其第十一電極用于接收從下一級輸出的第二柵極線驅動信號，并且其第十二電極用于接收第一電源電壓；電容器，耦合于第一節點與輸出端子之間；第二上拉驅動器開關器件，其第十三電極耦合于第一節點，其第十四電極用于接收從下一級輸出的第二柵極線驅動信號，并且其第十五電極用于接收第一電源電壓；第三上拉驅動器開關器件，其第十六電極耦合于第一節點，其第十七電極耦合于第二節點，并且其第十八電極用于接收第一電源電壓；第一上拉驅動器開關器件，其第十九電極和第二十電極相互共同耦合并接收第二電源電壓，并且其第二十一電極耦合于第二節點；以及第二下拉驅動器開關器件，其第二十二電極耦合于第二節點，其第二十三電極耦合于第一節點，并且其第二十四電極用于接收第一電源電壓。
24.如權利要求23所述的移位寄存器，其中第一和第二下拉開關器件分別包括非晶硅NMOS薄膜晶體管。
25.如權利要求24所述的移位寄存器，其中第一和第二下拉開關器件分別是NMOS晶體管，并且第二下拉開關器件的第一晶體管尺寸大于第一下拉開關器件的第二晶體管尺寸。
26.如權利要求25所述的移位寄存器，其中第二晶體管尺寸大于第一晶體管尺寸基本上九倍。
27.一種驅動移位寄存器的方法，該移位寄存器包括多個級聯的級，這些級接收第一時鐘信號和第二時鐘信號，以順序產生用于選擇多條掃描線的多個掃描線驅動信號，該方法包括接收第一時鐘信號或第二時鐘信號，以向每個級提供第一時鐘信號或第二時鐘信號，第一時鐘信號和第二時鐘信號基本上具有與第一電源電壓的第一電壓電平對應的第一電壓電平；產生第二電源電壓，以向每個級提供第二電源電壓，第二電源電壓具有比第一電壓電平高預定電壓電平的第二電壓電平；產生用于選擇耦合于當前級的第一掃描線的第一掃描線驅動信號；響應從下一級輸出的第二掃描線驅動信號，將第一掃描線驅動信號的第三電壓電平降至低于第三電壓電平的第四電壓電平；向第一掃描線提供具有第四電壓電平的第一掃描線驅動信號；以及在降低第一掃描線驅動信號的第三電壓電平之后，當下拉開關器件的輸出信號的電壓電平從第五電壓電平變至高于第五電壓電平的第六電壓電平時，將第一掃描線驅動信號的第四電壓電平保持預定周期。
28.如權利要求27所述的方法，其中第一電源電壓的第一電壓電平升高預定電壓電平，以便產生具有第二電壓電平的第二電源電壓。
29.如權利要求27所述的方法，其中第一電源電壓的第一電壓電平被調節以使其變化，并且第一電源電壓的第二電壓電平獨立于第一電源電壓而調節。
30.如權利要求27所述的方法，其中下拉開關器件的輸出信號的最大電壓電平在第一電壓電平與第二電壓電平之間。
31.一種驅動移位寄存器的方法，該移位寄存器包括多個級聯的級，并且這些級交替接收從時鐘產生器產生的第一時鐘信號和第二時鐘信號，以順序產生用于選擇多條掃描線的多個掃描線驅動信號，第一和第二時鐘信號基本上具有與第一電源電壓的第一電壓電平對應的第一電壓電平，每個級包括上拉開關器件，用于向每個級的輸出端子提供對應于第一時鐘信號或第二時鐘信號的第一掃描線驅動信號；第一上拉驅動器開關器件，用于響應從前一級輸出的掃描啟動信號或第二掃描線驅動信號而導通上拉開關器件；第二上拉驅動器開關器件，用于響應從下一級輸出的第三掃描線驅動信號而關斷上拉開關器件；下拉開關器件，用于向輸出端子提供第三電源電壓；以及下拉驅動器開關器件，用于響應從前一級輸出的掃描啟動信號或第二掃描線驅動信號而關斷下拉開關器件，其中該方法包括接收第一時鐘信號或第二時鐘信號，以向每個級提供第一時鐘信號或第二時鐘信號；產生第二電源電壓，以向每個級提供第二電源電壓，第二電源電壓具有比第一電壓電平高預定電壓電平的第二電壓電平；在第一時鐘信號或第二時鐘信號的高電平周期期間，產生用于選擇耦合于當前級的第一掃描線的第一掃描線驅動信號；響應從下一級輸出的第三掃描線驅動信號，將第一掃描線驅動信號的第三電壓電平降至低于第三電壓電平的第四電壓電平；向第一掃描線提供具有第四電壓電平的第一掃描線驅動信號；以及在降低第一掃描線驅動信號的第三電壓電平之后，當下拉開關器件的輸出信號的電壓電平從第五電壓電平變至高于第五電壓電平的第六電壓電平時，將第一掃描線驅動信號的第四電壓電平保持預定周期。
全文摘要
在一種可用于具有大屏幕尺寸和高分辨率的液晶顯示設備中的移位寄存器和具有該移位寄存器的LCD設備中，該移位寄存器包括相互級聯的級，并且每個級具有用于產生進位信號的進位緩沖器。移位寄存器的每個級的下拉晶體管分成第一下拉晶體管和第二下拉晶體管。大于施加于時鐘產生器的電源電壓Von的電源電壓Vona施加于移位寄存器。由于柵極線的RC延遲而造成的信號延遲可被最小化，移位寄存器獨立于TFT的閾值電壓變化，并且圖像顯示質量可以不被惡化。
文檔編號G11C19/18GK1860519SQ03812477
公開日2006年11月8日 申請日期2003年6月13日 優先權日2002年6月15日
發明者李栢遠, 文勝煥 申請人:三星電子株式會社