一次性可編程存儲器單元的制作方法

專利名稱：一次性可編程存儲器單元的制作方法
技術領域：
本發明涉及一次性可編程存儲器單元(OTP)領域，更具體地講，本發明涉及一種一次性可編程存儲器的形成，這種一次性可編程存儲器可以存儲集成電路中的二進制代碼，而且這一代碼不會被窺視。
背景技術：
當前，為了形成一次性可編程存儲器，可以使用由多晶硅記錄道形成的熔絲型元件。這樣的熔絲的缺點是具有一種視覺上可覺察的狀態(打開或關閉)。實際上，只要承受十分之一安培數量級的電流，就可以毀壞一個多晶硅可熔元件，這一電流對形成這一元件的導電的記錄道產生了物理上的破壞。另一個缺點是，在制造過程中，所需的強電流破壞了熔絲，因此幾乎不適合一次性編程存儲器單元的形成，對于這樣的元件來說，可以在產品壽命期內，對其進行編程。
人們所熟悉的第二類一次性編程存儲器，是由EPROM所形成的一次性編程存儲器。與標準的MOS技術的制造工藝相比，這種存儲器的缺點是，要求使用需要額外制造工藝的晶體管(浮柵金屬氧化物半導體晶體管)。另一個缺點是，在不工作期間，通過檢查這種單元中所包含的電荷，即使用一種電子掃描顯微鏡，可以窺視這樣一個存儲器單元的內容。實際上，這種晶體管的浮柵中的電荷的數量，隨存儲器單元編程的不同而不同，可以通過一個電子掃描顯微鏡檢測到這一電荷數量方面的差異，反過來，這一差異會影響到存儲浸透性能。還存在著由EEPROM和非可擦除閃速存儲器所形成的一次性編程存儲器，它們也表現出類似的缺點。
EPROM的另一個缺點是，它們對紫外線十分敏感。
本發明的一個應用實際實例涉及智能卡領域，在智能卡領域中，必須在無被盜取風險的情況下存儲二進制代碼。這些代碼可以代表交易算法密鑰或任何其它加密、標識或確認密鑰。更一般地講，本發明適用于任何這樣的系統其中希望在集成電路中對二進制字進行不可逆編程(即，采用單次編程)，或至少僅對其進行有限次數的編程，而且這一編程的結果不會被窺視。

發明內容
本發明旨在提供一種能夠展示這些特性的新型的一次性編程存儲器結構。
本發明還旨在提供這樣一種一次性編程存儲器單元可以在集成電路的制造之后，當所述電路處于其應用環境中時，對其加以編程。
本發明還旨在提供這樣一種存儲器單元在不工作期間，不可憑視覺或通過電子掃描顯微鏡窺視其編程情況。
本發明還旨在提供這樣一種一次性編程存儲器單元可以使用與將這種存儲器單元添加于其上的集成電路上的MOS晶體管相同的技術，形成這種存儲器單元，而且它們對紫外線不敏感。
本發明還旨在提供一種基于這樣的與不同結構兼容的單元的存儲器。
為了實現這些及其它目的，總體上講，本發明提供了一種二進制值存儲器單元，包括兩個并行的分支，每一個分支至少包括一個連接在一個第一電源端點和一個差分單元狀態讀取點即端點之間的一個多晶硅編程電阻器；以及至少一個第一轉換器，在編程期間，把所述讀取端點之一連接于一個第二電源電壓端點。
根據本發明的一個實施例，每一個分支包括一個第一轉換器，在編程期間，把分支讀取端點連接于一個第二電源端點。
本發明還提供了一種二進制值存儲器單元，包括兩個并行的分支，每一個分支包括在兩個電源電壓端點之間串聯的一個由多晶硅制造的編程電阻器，以及一個固定電阻器，較佳的做法是令兩個分支的固定電阻器是相同的；一個差分放大器，把其相應的輸入端連接在構成單元狀態的差分讀取點的每一個分支的電阻器之間的中心點，放大器的輸出端提供了存儲在單元中的二進制值；以及至少一個第一轉換器，在編程期間，短路所述固定電阻器之一。
本發明還提供了一種二進制值存儲器單元，包括兩個并行的分支，每一個分支包括在兩個電源電壓端點之間串聯的一個由多晶硅制造的編程電阻器，一個第一晶體管和一個第二晶體管，電阻器和第一晶體管之間的接合點定義了存儲在單元中的二進制值的一個正向的或反向的讀取端點，第二晶體管的柵極接收一個單元選擇信號，每一個分支的第一晶體管的柵極連接于另一個分支的讀取點；以及至少一個第一轉換器，在編程期間，把所述讀取端點之一連接于所述電源電壓端點之一。
本發明還提供了一種二進制值存儲器單元，包括兩個并行的分支，每一個分支包括在一個第一電源端點和一個單元的狀態的差分讀取點或端點之間串聯的一個由多晶硅制造的編程電阻器，以及一個第一晶體管，把所述各讀取端點中的每一個讀取端點連接于一個第二電源電壓端點的兩個第一轉換器。
本發明還提供了一種二進制值存儲器單元，包括兩個并行的分支，每一個分支包括在兩個電源電壓端點之間串聯的一個第一晶體管，兩個由多晶硅制造的編程電阻器，以及一個第二晶體管，每一個分支的第二晶體管的柵極連接于端點之一和另一個分支的第二晶體管之間的互連點；一個差分放大器，把其兩個相應的輸入端連接于每一分支的電阻器之間的接合點，把其兩個反向的輸出端分別連接于第一晶體管的柵極；以及至少一個第一轉換器，在編程期間，短路所述第二晶體管之一。
根據本發明的一個實施例，通過一個選擇器，把電源電壓端點之一連接于至少兩個電源電壓，在這兩個電源電壓中，一個讀取電源電壓相當低，而一個編程電源電壓相當高。
本發明還提供了一種二進制值存儲器單元，包括兩個并行的分支，每一個分支包括在一個第一讀取電壓端點和一個參照電位端點之間串聯的一個第一晶體管，一個由多晶硅制造的編程電阻器，以及一個第二晶體管，每一分支的電阻器和第一晶體管之間的接合點定義了一個連接于另一個分支的晶體管的柵極的單元的差分狀態的讀取點；以及至少兩個第一轉換器，用于在編程期間把一個編程電位施加于所述讀取端點之一。
根據本發明的一個實施例，把用于選擇的兩個第二轉換器插在所述讀取點和連接于其的相應的第一轉換器之間。
根據本發明的一個實施例，一個電源轉換器把所述第一端點連接于一個讀取電壓電源端點，一旦生成該狀態，則該讀取電壓電源端點用于中斷單元的功率消耗。
根據本發明的一個實施例，第三對兒晶體管把相應端點的第一和第二晶體管的柵極連接于參照電位端點，用于穩定所生成的狀態。
根據本發明的一個實施例，同時控制所述電源轉換器和所述第三晶體管。
根據本發明的一個實施例，所述編程電阻器具有相同的尺寸和相同的可能的摻雜質。
根據本發明的一個實施例，在單元的操作讀取電流范圍內，以不可逆和穩定的方式，通過減小編程電阻器之一的值，進行編程，即通過讓一個電流在由多晶硅制造的電阻器之一中流動，而且這一電流大于所述電阻器的值為最大值時的電流，這一編程不破壞所述電阻器。
本發明還提供了一種包括多個共享相同第一轉換器的一次性編程存儲器。
本發明還提供了一種用于對一個存儲器單元進行編程的方法，包括暫時在第一轉換器之一所選擇的所述分支之一中強加大于相對分支的編程電阻器的值為最大時的電流的一個電流。
根據一個實施例，本發明包括下列步驟逐步增大分支之一的編程轉換器所選擇的編程電阻器中的電流；以及每施加一個更大的電流之后，測量其功能讀取環境中的這一電阻的值。
根據本發明的一個實施例，使用編程電流和所希望的最終電阻之間的對應關系的一個預先確定的表，以向所選擇的編程電阻器施加適當的編程電流。


在以下結合附圖對具體實施例的非限制性描述中，將詳細討論本發明的上述目的、特性以及優點。在這些附圖中圖1描述了根據本發明的一個第一實施例的一次性編程存儲器單元的電氣圖；圖2描述了根據本發明的一個第二實施例的一次性編程存儲器單元的電氣圖；圖3描述了根據本發明的一個第三實施例的一次性編程存儲器單元的電氣圖；圖4描述了根據本發明的一個第四實施例的一次性編程存儲器單元的電氣圖；圖5描述了圖4的差分讀取電路的一個實施例的電氣圖；圖6描述了圖4的差分讀取電路的另一個實施例的電氣圖；圖7描述了根據本發明的一個第五實施例的一次性編程存儲器單元的電氣圖；圖8描述了圖7的實施例中所使用的一個具有一個施密特(Schmitt)觸發器的放大器的一個實現實例；圖9描述了根據本發明的一個第六實施例的一次性編程存儲器單元的電氣圖；圖10以一部分極簡化透視圖的形式描述了構成根據本發明的一個存儲器單元的多晶硅電阻器的一個實施例；圖11以一組曲線的形式說明了對根據本發明的一個實現模式的存儲器單元進行編程的編程情況；以及圖12以方框圖的形式示意性地描述了把本發明用于生成一個集成電路標識符的實例。
具體實施例方式
在不同的圖中，以相同的參照數字指示相同的成份。為了清晰起見，僅在圖中給出了那些為理解本發明的所必須的成份，并將在以下對它們加以描述。具體地講，將不詳細描述那些用于讀取和利用存儲在根據本發明的存儲器單元中的二進制代碼的不同的電路。無論利用存儲在一個還是多個這樣的存儲器單元中的二進制代碼，均可實現本發明。
根據本發明的存儲器單元的一個特性在于，它包括并行的兩個電阻分支。每一個分支至少由一個可編程多晶硅電阻器形成。
圖1描述了根據本發明的存儲器單元的一個第一實施例。
根據這一實施例，每一個電阻分支由兩個串聯的電阻器形成，通過把這些串聯關聯的中間點連接于一個差分放大器的相應的輸入端，進行存儲器級的測量。可以通過一個編程轉換器短路每一個分支的非可編程電阻器。
存儲器單元的一個第一分支包括，在一個電源電壓的兩個施加端點1和2之間串聯一個第一可編程電阻器Rp1和一個第一固定電阻器Rf1。存儲器單元的一個第二分支包括，在兩個端點1和2之間串聯一個第二可編程電阻器Rp2和一個第二固定電阻器Rf2。把電阻器Rp1和Rf1的接合點4連接于一個差分讀取放大器5的一個第一(例如非反向的)輸入端。把電阻器Rp2和Rf2的接合點6連接于一個差分放大器5的另一個(例如反向的)輸入端。差分放大器5的輸出端提供存儲在存儲器單元中的狀態0或1。
可以看出，如果電阻器Rf1和Rf2具有相同的值，則電阻器Rp1和Rp2之間的最小的差別可調整讀取放大器5的輸出。換句話說，在所描述的這一例子中，如果電阻Rp1大于電阻Rp2，則點6處的電壓大于點4處的電壓。這導致了放大器5的輸出端處的一個0狀態(電平V-)。在相反的情況(電阻Rp1小于電阻Rp2)下，點4處的電壓大于點6處的電壓。這導致了放大器5的輸出端的一個高電平，從而導致了一個狀態1。
根據本發明，至少一個轉換器(在本例中，為一個N溝道編程MOS晶體管MNP1和MNP2)把每一個可編程電阻器(點4和6)連接于端點2。端點2是參照電源電壓V-(例如，地)的一個施加端點。晶體管MNP1和MNP2可由一個編程電路7(CTRL)獨立地加以控制。根據這一實施例，在正電源側(端點1)，操作(讀取)電壓Vr不同于一個編程電壓Vp。例如，通過一個擁有一個連接于存儲器單元的正電源端點1的選擇器K，在兩個電壓之間進行選擇。把轉換器K的其它兩個端點8和9分別連接于編程和讀取電壓Vp和Vr的施加端點。在所描述的這一例子中，放大器5配有讀取電壓Vr。較佳的做法是令這一電壓可使單元中的電流小于幾百個微安，更具體地講，在1～10微安的數量級上。
根據本發明，等同地形成電阻器Rp1和Rp2，即，它們由具有相同維度和相同摻雜質的多晶硅記錄道形成。較佳的做法是令Rf1和Rf2也相同。把本發明所進行的編程用于產生Rp1和Rp2之間一個不平衡，以下將對此加以解釋。
本發明的一個特性是，提供一種對存儲器單元的編程，即通過根據所希望的狀態，使電阻器Rp1和Rp2之一的值不可逆的減小，并通過迫使一個電流流過將加以編程的電阻器，實現這一編程，其中，流過將加以編程的電阻器的電流大于電阻展示為最大值時的電流。通過以下結合圖10和11的描述，將可更好地理解本發明的這一特性。現在，才可以說晶體管MNP1能夠短路電阻器Rf1，并且一個由編程電壓Vp的電平所強加的電流流過電阻器Rp1，其中編程電壓Vp的電平導致電阻器Rp1的值減小。關于晶體管MNP2，對于另一個分支來說，當向所述電阻器Rp2提供了編程電壓Vp時，晶體管MNP2用于短路電阻器Rf2和減小電阻器Rf2的值。存儲在單元中的狀態不同，取決于其值相對對方減小了的電阻器Rp1或Rp2的那一晶體管。根據本發明的這一實施例，編程電壓(能夠產生一個電流，例如在1～10毫安的數量級上)大于讀取電壓，因此，編程電流超出存儲器單元操作電流的范圍(最高可達100微安)。
此處，當向存儲器單元提供了明顯高于電壓Vr的電壓Vp時，晶體管MNP1和MNP2還能夠保護電阻器Rf1和Rf2。那么，如果電阻器Rf1和Rf2由多晶硅制造，它們還可以避免在編程時對它們的值的修改。
如果電阻器Rp1和Rp2，分別為Rf1和Rf2，具有相同的維度，那么最初(剛剛制造完成)，存儲器單元的狀態是不確定的。
作為一種選擇，可以通過為電阻器Rf1和Rf2提供不同的值，對初始值(在對電阻器Rp1和Rp2進行編程之前)進行預編程。這樣的一種選擇，在已知單元處于非編程的狀態下，能夠僅使用一個單次編程晶體管，減小包含最小電阻Rf1或Rf2的分支的電阻Rp1或Rp2。當然，接下來，必須針對對電阻Rp1和Rp2的選擇，考慮Rp1和Rp2值之間的差以及為對單元進行編程將減少的值。
在根據本發明的存儲器單元中，所編程的狀態既不可憑視覺窺視也可不通過電子掃描顯微鏡進行窺視。實際上，與浮柵中所進行的電荷積累相反，本發明所進行的編程是不可視的，因為僅修改了多晶硅電阻器之一的值，而且對于這一值來說，也并非永久性地改變。另外，與包括物理上破壞多晶硅電阻器的結構的熔絲操作相反，本發明的這一修改特性是非破壞性的。因此，憑視覺，它也是不可視的。
從以上的描述可以看出，本發明的另一個優點在于，不可通過電能分析型的攻擊窺視存儲在存儲器單元中的電平。實際上，存儲器單元中的電流信號(電流消耗)獨立于所存儲的狀態，兩個并行的分支的電阻是相等的，而無論電阻器Rp1和PR2的電阻如何，即無論是否為了對被編程狀態進行設置而減小了Rp1和PR2的電阻。
與圖1相對照，圖2描述了根據本發明的一次性編程存儲器單元的一個第二實施例的。兩個實施例之間的唯一的差別是，在圖2中，提供了通過兩個P溝道MOS晶體管MPP1和MPP2而不是通過N溝道MOS晶體管的編程。相對電壓端點1和2而言，這相當于對結構的翻轉。換句話說，固定電阻器Rf1和Rf2把正電源端點1連接于晶體管MPP1和MPP2的相應的漏極4和6。編程電阻器Rp1和Rp2分別把連接點4和6連接于參照電源端點2。由電路7分別地控制晶體管MPP1和MPP2，電路7還控制選擇編程或讀取操作模式的轉換器K的位置。仍向差分放大器5提供電壓Vr，但在圖2中沒有對這一點加以說明。
從功能上講，圖1和圖2的唯一差別在于，電路7為晶體管MPP1和MPP2所提供的控制電平是相反的，原因在于它們的溝道類型。
然而，圖1的實施例是一個優選實施例，因為與P溝道晶體管相比，N溝道MOS晶體管的體積較小。
圖3描述了根據本發明的一次性編程存儲器單元的一個第三實施例。
像其它兩個實施例一樣，單元包括在兩個電壓端點1和2之間的兩個并行的電阻分支、兩個編程轉換器MNP1和MNP2(在本例中，為N溝道MOS晶體管)、一個控制電路7、以及分別用于讀取的Vr和編程的Vp兩個電源電壓之間的一個選擇器K。單元的編程，例如圖3中所說明的，類似于圖1和2的單元的編程。此處，單元結構的變化在于，它能夠讀取其本身。
這一實施例的一個特性是，把差分讀取放大器集成在電阻分支中，因而避免了對固定電阻器Rf1和Rf2的使用。在圖1和圖2的實施例中，可以按MOS晶體管的形式制造電阻器Rf1和Rf2。
在圖3的實施例中，沿圖中的方向，一個第一所謂左手側分支包括串聯在一起的電阻器Rp1、一個讀取MOS晶體管MNR1、以及一個選擇MOS晶體管MNS1。電阻器Rp1和晶體管MNR1(因而和這一晶體管的漏極)之間的互連，形成了一個第一輸出端點S，隨意地將其叫做“直接”(非反向)輸出端點。端點S還對應于電阻器Rp1與編程晶體管MNP1相連的點4。沿圖中的方向，一個第二所謂右手側分支包括串聯在一起的電阻器Rp2、一個讀取MOS晶體管MNR2、以及一個選擇MOS晶體管MNS2。電阻器Rp2和晶體管MNR2(因而和這一晶體管的漏極)之間的互連，形成了一個第二輸出端點NS，其為端點S的反向。端點NS還對應于電阻器Rp2與編程晶體管MNP2相連的點6。把晶體管MNR2的柵極連接于端點4，同時把晶體管MNR1的柵極連接于端點6，以獲得一個雙穩態效應。把晶體管MNS1和MNS2的柵極一起連接于一個旨在接收單元1的一個讀取選擇信號的端點R。較佳的做法是令這一信號相應于多個存儲器單元的一個陣列配置中的單元選擇信號。然后，由列或行譯碼器提供這一信號。在所描述的這一例子中，所有的晶體管均為N溝道晶體管。
根據本實施例的單元的讀取操作如下。控制電路7把選擇器K轉換為電壓Vr。較佳的做法是令這為其靜止狀態，因為編程中僅使用另一種狀態(因而，原則僅使用一次)。輸入端點R接收單元選擇(或讀取模式下的配置)的一個信號(高狀態下的活躍)，從而既接通了晶體管MNS1也接通了MNS2。
因此，端點S和NS之一會發現其電壓比對方增加得快。這一不平衡的原因在于電抗Rp1和Rp2之間的差。它接通了晶體管MNP1和MNR2。由于晶體管MNR1和MNR2的柵極的交叉，第一個晶體管是其柵極加入了具有最小時間常數(具有最小值的電阻器生成一個較小的時間常數)的電路徑(從端點1)的晶體管，因而其漏極電壓比對方增加的慢。一旦接通，這一晶體管MNR迫使其漏極(因而迫使相應的輸出端點S或NS)接地，這無疑封鎖了另一分支的MNR晶體管，因而封鎖了相應輸出端點上的高狀態。
按與前兩個實施例相同的方式，通過晶體管MNP1和MNP2對根據本實施例的單元進行編程。然而，在編程過程中必須關閉單元的晶體管MNS1和MNS2(低輸入R)。通過使它們的源極浮動，把它們用于保護讀取晶體管MNR1和MNR2。通過從MNR晶體管的源極切斷MNR晶體管，MNS可防止它們在它們的漏極和源極之間承受高電壓Vp。因此，可以根據讀取電壓Vr確定MNR和MNS的規格。為了承受電壓Vp，并承受用于對單元進行編程的相當高的電流(與讀取操作電流范圍相比)，僅需要考慮MNP編程晶體管的規格。
本實施例的一個優點在于，它把存儲器單元和其讀取放大器結合在一起。
與圖1和2的實施例相同，圖3的實施例適用于N溝道MOS晶體管(所描述的實施例)或P溝道晶體管。把圖2的實施例改換成P溝道MOS晶體管，是這一技術領域中的熟練技術人員能力范圍之事。
根據一個可選的實施例，可以把一個單一的電源電壓用于存儲器單元。因而避免了電平Vp和Vr之間的電源電壓的選擇。在這一情況下，一個電源電壓足以強加對電阻器Rp1和Rp2的編程進行選擇的所希望的約束(圖1、2、以及3)。因此，接下來，選擇電阻器Rf1和Rf2的值(圖1和2)，或晶體管MNS1、MNS2、MNR1以及MNR2的維度(圖3)(例如，選擇足夠高的電阻Rf1和Rf2，以跨越編程電阻器強加一個足夠低的電壓，從而可確保在一個低于大約10或100微安的電流范圍內操作)。然而，這樣的一個實施例不是一個優選實施例，因為它強加了一個相當大的永久性的電流消耗。
圖4說明了根據本發明的一個第四實施例的存儲器單元列MC1，...，MCi，...，MCn。該圖說明了一個陣列組中把存儲器單元與一個專門針對本發明的編程電阻器相關聯的可能性。為了簡單起見，圖4僅描述了單一一列。然而，應該加以注意的是，可以提供多個并行的列。
該列中的每一存儲器單元MCi由兩個并行的分支形成，每一個分支包括位于一個電源電壓的一個施加端點1和旨在由一個差分讀取元件5所讀取的一個相應的輸出端點4或6之間的一個編程電阻器Rp1i、相應的Rp2i；以及一個轉換器(此處為一個N溝道MOS晶體管)MNS1i、相應的MNS2i，用于選擇列單元。經由編程晶體管MNP1和MNP2，分別把端點4和6，相應于差分放大器S的輸入端或存儲器配置的輸出端的端點S和NS連接于該電源電壓的第二施加端點2(例如地GND)。
因此，不同的存儲器單元MCi在端點1和端點4和6之間是并行的。在所描述的這一例子中，經由一個由一個控制電路控制的轉換器K(未在圖中加以顯示)，分別把端點1連接于用于讀取Vr和用于編程Vp的電源電壓(線1″和1′)，取決于所希望的是一個讀取操作還是一個編程操作。
在所描述的這一例子中，編程晶體管MNP1和MNP2從這一控制電路接收相應的信號Pg1和Pg2。作為一個選擇，并且將可以從以下就差分放大器的某些實施例的描述發現，信號Pg1和Pg2可以為一個相同的編程控制信號。
在圖4的電路中，每一個存儲器單元的選擇晶體管MNS1i和MNS2i一起由相應的字線選擇信號WLi加以控制。把這一字線表示用于參照一個存儲器平面的行和列的通常的指示。作為一個選擇，可以把線選擇信號WLi劃分成兩個互相獨立的分支選擇信號，特別是，如果對兩個分支之一進行編程，而同時把一個單次編程控制信號用于晶體管MNP和MNP2時，要求這樣劃分。
從以上的討論中可以看出，每一個存儲器單元包括，在電源電壓的兩個施加端點之間的兩個并行的分支，每一個分支包括一個多晶硅電阻器，以及至少一個把每一個電阻器連接于第二電源端點的編程轉換器。由于需要對存儲器線進行選擇，所以在編程晶體管和電阻器之間串聯了一個第二選擇轉換器。所述的轉換器是一個用于對所涉及的單元進行選擇的晶體管MNS。
以下將就圖5和6，描述差分讀取元件5的不同的形成實例，其中省略了選擇晶體管，因為針對一整列存儲器單元的讀取元件的單一性，如圖4中所說明的。
已經對編程晶體管MNP1和MNP2進行了描述，這一描述是為了更好地說明與圖4的鏈接。然而，應該加以注意的是，它們實際上不屬于差分讀取元件。
圖5描述了檢測兩個存儲器單元分支之間的電流差的差分讀取電路的一個第一實施例。
圖5基于對每一個至少包括兩個并行電流反射鏡分支(currentmirror branch)的兩個跨導放大器。在所描述的這一例子中，為存儲器單元的每一個輸出分支(S和NS)提供了3個并行的分支。
例如，在端點S一側(沿圖的方向隨意選為左手分支的一側)，每一個分支分別包括一個組裝成電流反射鏡的晶體管41G，42G，以及43G(例如，N溝道MOS晶體管)。晶體管41G把端點S接地線2，并且是由二極管組裝的，其柵極和漏極互連在一起。第二分支的晶體管42G，其源極把第二分支的晶體管42G連接于端點2，其漏極把第二分支的晶體管42G連接于一個P溝道MOS晶體管44G的漏極，其源極連接于讀取電壓線1″。在第三個分支側上，經由一個P溝道MOS晶體管45G把晶體管43G連接于電源線1″，把晶體管43G的源極連接于地2。
在圖的右手側，針對端點NS的連接，復制了同樣的結構。第一分支的晶體管41D仍為二極管組裝的。第二分支的晶體管44D的柵極連接于晶體管44G的柵極，在晶體管44G上將其組裝為一個電流反射鏡，晶體管44G為二極管組裝的，其柵極連接于其漏極。在第三分支側上，晶體管45D為二極管組裝的，其柵極連接于其漏極，其柵極連接于左手分支的晶體管45G的柵極。
使用一個運算放大器46進行差分測量，把相應的反向的和非反向的輸入端連接于第三左手分支的晶體管45G，43G的互連的點47和48以及第二右手分支的44D和42D。而且，一個測量電阻器R連接放大器46的輸入端點。放大器46的輸出端提供了讀取存儲器單元的狀態。
圖5的實施例的一個優點在于，它能夠消除選擇MOS晶體管的可能的不對稱性，更具體地講，它能夠消除電路中所存在的電容之間的不對稱性。因而，它是一個純電阻測量放大器。
應該加以注意的是，與圖5的放大器46的電源相同，僅由讀取電壓Vr提供電流反射鏡。
圖6描述了可用于圖4的存儲器單元的差分讀取放大器的另一個例子。此處，根據電壓進行讀取。該放大器由兩個MOS晶體管(此處，為一個N溝道晶體管51G和51D)形成，這兩個晶體管分別把端點S和NS連接于地2，這兩個晶體管之一(例如51G)為二極管組裝的，而且晶體管51G和51D的柵極互連在一起。因而，它是一個在讀取模式下平衡端點S和NS之間的電壓的一個電流反射鏡。電流反射鏡放大了差，即另一個分支的左手分支為另一分支設置電流。因此，如果所選擇的存儲器單元的左手分支S的電阻小于這一單元的右手電阻，則一個較強的電流流過這一左手分支。由于另一個分支的反射鏡晶體管施加了相同的電流，所以其存儲器單元電阻將較強這一事實，致使電壓讀取點A下降到一個低的電壓(地，忽略接通狀態下的晶體管的串聯電阻)。把點A連接于一個讀取MOS晶體管52的柵極，讀取MOS晶體管52串聯地與讀取電壓Vr的施加端點1′和地2之間的恒流源53相連。晶體管52和端點53之間的互連點可以與一個反向器54交叉，反向器54的輸出端點提供了所選擇的單元的狀態。當點A的電壓接近地電時，晶體管52截斷。在相反的情況下，這一晶體管導通。因此，有效地實現了差分讀取放大器的輸出OUT的轉換。
根據一個可選的實施例，把讀取點(晶體管52的柵極)連接于線S，只要此時該線的晶體管51D為二極管組裝的。
與圖5的組裝一樣，當希望對存儲器單元之一進行編程時，通過其信號WLi選擇所述單元(圖4)，并且接通其中希望減小編程多晶硅電阻器的值的那一分支的晶體管MNP1或MNP2。
圖7描述了根據本發明的一次性編程存儲器單元的一個第五實施例。這一單元基于對一個磁滯比較器或放大器(通常叫做施密特觸發器)61的使用，磁滯比較器或放大器61在同一時刻形成了一個差分讀取元件。
與其它實施例相同，該單元包括兩個并行的分支，每一個分支包括在一個電源電壓的施加端點1和2之間串聯的一個電阻可編程元件RP1，RP2；以及至少一個轉換器，形成了一個編程晶體管MNP1，MNP2。在圖7的例子中，每一個分支還包括一個針對其讀取的P溝道MOS晶體管62G，62D，分別連接于電阻元件RP1，RP2的一個第一端點；以及一個N溝道MOS晶體管63G，63D，分別把電阻元件RP1，RP2的另一個端點連接于地2。把晶體管63G和63A相應柵極連接于相對晶體管的漏極，即連接于編程晶體管MNP1和MNP2的相應的漏極。
每一個電阻元件RP1和RP2由兩個串聯的電阻器RP11，RP12和PR21，RP22形成，把它們的相應的接合點連接于施密特觸發器61的非反向和反向輸入端。把施密特觸發器的相應的輸出端連接于晶體管62G和62D的柵極。
通過一個轉換器電路K把正端點1連接于電壓Vp和Vr。此處，以分別把電壓Vr和Vp的施加端點1′和1″連接于端點1的兩個轉換器K1和K2r形式，說明了一個可選的轉換器電路。當然，不同時接通轉換器K1和K2。
在讀取模式下，一旦在電壓Vr下提供了單元，則施密特觸發器61接通兩個晶體管62G和62D。單元(晶體管63G和63D)底部的觸發器組件檢測電阻器RP1和RP2之間的不平衡性。觸發器61讀取這一不平衡，并關閉擁有最高電阻值RP1或RP2的分支的晶體管62G或62D。
圖7的存儲器單元的一個優點在于，一旦進行了讀取，沒有電流流過該單元。
提供觸發器61的另一個優點在于，它能夠檢測小的不平衡，而無需等待觸發器63G，63D完全關閉晶體管63G和63D之一。
在所描述的這一例子中，單元的相應的直接和反向的輸出端OUT和NOUT由晶體管63D和63G的柵極形成。作為一個選擇，如圖7中的虛線所示，晶體管62G和62D的柵極(施密特觸發器的輸出端)也可以用作單元的輸出端。
按兩個步驟對一個存儲器單元進行編程，如圖中所說明的。在第一步中，通過信號Pg2接通編程晶體管之一(例如MNP2)。然后，所引入的不平衡關閉了晶體管62D，并接通了晶體管62G。這一狀態是穩定的，因為把一個較小的電阻強加在左手分支上。
在第二步中，通過轉換器K1和K2將其轉換成編程電壓Vp，并通過信號Pg1接通編程轉換器MNP1，以迫使這一電流流過左手分支，因此，可通過減小它們的值，對電阻器RP11和RP12進行編程。由于晶體管62D的關閉狀態，沒有電流流過右手電阻器，其中晶體管62D把其與編程電壓隔離開來。
如果希望按另一種方式對單元進行編程，則把以上所討論的操作反過來。然后，不僅在讀取模式下把施密特觸發器61用于避免單元消耗，而且還選擇將被編程的分支。
根據一個可選的實施例，其中僅希望確認單元的一個初始(制造)狀態，信號Pg1和Pg2可以為一個相同的信號，然后，編程過程通過減小電阻RP1和RP2的值確認初始狀態，其中，在剛剛制造完的狀態下，電阻RP1和RP2已經展示出了一個稍低的值。
應該加以注意的是，圖7的實施例適合于使用一個單一電源電壓，因而可以把所述的電壓設置成編程電壓Vp的電平。實際上，在讀取模式下，只要施密特觸發器確認了狀態，就不存在對電阻器進行編程的風險，因為不存在更多的電流。為了實現這一點，必須確定讀取電流不會持續太長的時間，即不足以導致編程。換句話說，必須選擇單元電源電壓的施加的時間，以使其足夠短，以適合于使用一個單一電源電壓。
在使用了兩個電壓的情況下，在電壓Vr下提供施密特觸發器61。
作為一個選擇，可以按一個單一的步驟進行編程，即通過分別提供短路晶體管62G和62D的額外的晶體管，對單元進行編程，實現按一個單一的步驟進行編程。從而，僅在讀取模式下使用觸發器61。
圖8說明了實現圖7的施密特觸發器61的一個實例。所述觸發器包括由電壓Vp或Vr(端點1)所提供的一個電流源64和地2之間的兩個并行的對稱結構。每一個結構包括在源極64的輸出端點65和地之間的一個P溝道MOS晶體管66D或66G，其相應的柵極形成反向的和非反向的輸入端點-和+，其相應的漏極定義了連接于晶體管62G和62D的柵極的輸出端點。通過兩個N溝道MOS晶體管67G，68G以及67D，68D的串聯，把端點62G和62D中的每一個連接于2。晶體管67G和67D為二極管組裝的，它們的相應的柵極和漏極互連在一起。把晶體管68G和68D的相應的柵極連接于相反分支的晶體管67D和67G的漏極。分別在晶體管67G和67D上的一個電流反射鏡中組裝一個N溝道MOS晶體管69G或69D。分別把這些晶體管連接在端點62D和62G之間，并經由兩個N溝道MOS晶體管70G和70D接地2，以確保在讀取期間的滯后。晶體管70G和70D的柵極接收一個僅在讀取期間為活躍的控制信號CT，并關閉晶體管70G和70D，以避免在讀取之后放大器中的功耗。
施密特觸發器61的操作，如圖8中所說明的，是人們十分熟悉的。只要-或+輸入端(晶體管66D和66G的柵極)之一的電壓電平之間出現不平衡，則由于組件的下部分的交叉的電流反射鏡結構，鎖定了這一不平衡。
圖9描述了根據本發明的單元的一個第三實施例。與先前描述的存儲器單元相同，圖9的單元具有這樣的優點一旦生成了讀取狀態，便鎖定一個能夠抑制永久性單元電壓(功率消耗)的穩定狀態。
實際的單元MC包括兩個并行的分支，每一個分支由一個P溝道MOS晶體管81G，81D、一個編程電阻器RP1，RP2、一個在經由一個P溝道MOS晶體管84連接于讀取電源電壓Vr(端點1′)的一個端點83和地2之間的N溝道MOS晶體管82G，82D形成。將通過一個信號COM控制晶體管84，用于提供讀取過程中所需的一個結構。當關閉時，在以上所描述的并行的分支中不產生功耗。而且，還把信號COM發送于連接在晶體管81G和81D的相應的柵極的兩個N溝道MOS晶體管85G，85D的柵極。把81G和82G的柵極互連于晶體管82D的漏極，同時把晶體管81D和82D的柵極互連于晶體管82G的漏極，以穩定讀取狀態。
經由P溝道選擇MOS晶體管MPS1和MPS2，分別把與晶體管82相對的電阻器RP1和RP2的端點4，6連接于單元的輸出端點BL和NBL。作為選擇，也可以經由產生該結構的比特線的邏輯狀態信號DATA和NDATA的跟隨放大器或電平適配器86G和86D，連接端點BL和NBL。通過圖4中所示的一列類型中的存儲器單元選擇的一個信號ROW，控制選擇晶體管MPS1和MPS2。通過對該單元的一個簡單的讀取，以上所描述的結構能夠在端點BL和NBL上有效地獲得由電阻RP1和RP2的值差所標識的單元的被編程狀態，盡管這一值差很小。由于其交叉的結構，這一差得以放大，而且單元狀態得以穩定。
通過兩個其相應的漏極連接于端點S和NS(與先前的圖中相同)以及其相應的源極旨在接收編程電壓Vp的兩個編程晶體管MPP1和MPP2(此處為P溝道MOS晶體管)，對一個存儲器單元進行編程，如圖9中所說明的。晶體管MPP1和MPP2的柵極接收信號Pg1和Pg2。然而，應該加以注意的是，由于涉及P溝道MOS晶體管，所以必須相對先前所描述的使用N通過晶體管的結構，反轉這些信號的狀態。
在單元選擇之前，由信號ROW封鎖晶體管MPS1和MPS2，從而隔離了這一結構。
讀取開始于設置成信號COM的高狀態，這一高狀態把一個低電平強加于單元結構的所有的結點。當重新設置信號COM時，通過電阻器RP1對晶體管81D和85D的柵極充電，同時通過電阻器RP2，向晶體管81G和85G的柵極充電，由于對稱，柵極電容是相等的。假設電阻器RP1呈最低值，晶體管82G的漏極具有一個高于晶體管82D的漏極的電壓。對這一反應加以放大，以在端點4上提供一個高電平和在端點6上提供一個低電平。僅當維持電源電壓Vr時，才進行這一操作。
為了從單元讀取，通過設置成信號ROW的高狀態，選擇單元。然后，接通晶體管MPS1和MPS2，這可以把結點4和6的狀態傳送到生成邏輯輸出信號DATA和NDATA的比特線BL和NBL對圖9的單元的編程，開始于關閉了選擇晶體管MPS1和MPS2的狀態。把信號COM轉換為高，以把晶體管82G和82D的相應的漏極引向地線。由于關閉了晶體管84，所以向電源Vr的任何電流泄漏是不可能的。
然后，根據希望不可逆地減小其值對其編程的電阻器RP1或RP2，通過端點BL或NBL上的晶體管MPP1和MPP2之一，強加一個足夠的電壓電平(Vp)。接下來，通過對信號ROW的轉換，關閉晶體管MPS1和MPS2。把編程電壓立即傳輸到將被編程的電阻器，同時讓相反的結點NS或S保持浮動。
編程電壓和讀取電壓可以是不同的，以下將對此加以討論。
在圖9中所示的與單元MC相關聯的組件中，把晶體管MPP1和MPP2的相應的源極連接于通過配備了編程電壓Vp的跟隨元件87G和87D。通過一個跟隨放大器88，跟隨元件87G和87D的相應的輸入端接收電壓Vp，跟隨元件88的輸入端接收一個用于觸發器編程的二進制信號PRG，并且把其輸出端直接連接于放大器87G的輸入端，經由一個配備了電壓Vp的反向器89連接于放大器87D的輸入端。反向器89的功能是，根據信號PRG的狀態選擇將承受電壓Vp的分支中的那一分支。在這一情況下，可以通過一個相同的信號控制晶體管MPP1和MPP2。在不存在反向器89的情況下，使用獨立的信號Pg1和Pg2。
為了避免因結構上的未控制的線上的預充電電平致使選擇晶體管接通時單元狀態的偶然的反向，提供了兩個晶體管，分別為90G和90D(此處為N溝道MOS晶體管)，分別把線BL和NBL連接于地。通過信號W和R的一個組合同時控制這兩個晶體管，其中信號W和R分別由一個寫相位的一個高狀態和一個讀相位的一個高狀態加以表示。在驅動晶體管90G和90D的柵極之前，通過一個XNOR型門電路91把這兩個信號加以組合，電路91的輸出端與一個配備了電壓Vp的電平漂移放大器92交叉。在每一讀取操作之前，這一結構能夠把結點BL和NBL引向地。
根據以上所給出的功能上的說明，這一技術領域中的熟練技術人員有能力為圖9中的結構生成控制信號。
圖10以一個極簡化部分透視圖的形式描述了根據本發明的編程電阻器Rp1和Rp2型的多晶硅電阻器的一個實施例。
這樣的電阻器(在圖10中由數字31加以指示)由通過刻蝕沉淀在一個絕緣基底32上的一個層獲得的多晶硅記錄道(也叫做一個記錄條)形成。基底32由集成電路基底直接形成，即基底32與集成電路基底無差別，或者由為電阻器31形成一個絕緣基底等的絕緣層形成。通過其兩個端點，把電阻器31連接于旨在把電阻記錄條連接于另一個集成電路元件的導電的記錄道(例如，金屬記錄道)33和34。圖4的簡化的表示沒有對總體形成集成電路的不同的絕緣和導電層的參照。為了簡單起見，僅描述了設置在絕緣基底32上的電阻記錄條31，并通過其上表面的端點與兩個金屬記錄道33和34相接觸。實踐中，從記錄條31的端點開始，并與其對齊，通過較寬的多晶硅記錄道獲得電阻元件31與其它集成電路部件的連接。換句話說，通過制造窄于記錄道的其它部分的一段多晶硅記錄道，總體形成電阻元件31。
下列公式給出了元件31的電阻RR＝ρ(L/S)，其中，ρ表示形成在其中刻蝕元件31的記錄道的材料(多晶硅，可能為摻雜質的)的電阻率，L表示元件31的長度，以及S表示其橫截面，即其寬度l×其厚度e。元件31的電阻率ρ特別取決于形成其的多晶硅的可能的摻雜質。
最常見的情況是，當形成集成電路時，借助所謂方塊電阻R□的表示提供電阻器。這一方塊電阻定義為材料的電阻率除以使用這種材料進行沉淀的沉淀厚度。于是，取代以上給出元件31的電阻的關系式，電阻可由下列公式給出
R＝R□*L/l.
商L/l相應于形成電阻元件31的所謂方塊的個數。如從以上的描述中所看到的，這表明給定維度的、一起形成元件31的方塊的個數，隨技術的不同而不同。
因此，在制造時，根據以上的參數，定義多晶硅電阻的值，從而產生所謂的標定電阻率和電阻。通常，通過集成電路的其它制造參數設置多晶硅的厚度e。例如，根據所希望的集成電路MOS晶體管的柵極的厚度設置這一厚度。
本發明的一個特性是，在希望不可逆地減小其值的多晶硅電阻器(Rp1或Rp2)中暫時強加一個大于電阻達到最大值時的電流的一個編程或約束電流，這一電流超過了這一電阻的標準操作電流范圍(在讀取模式下)。換句話說，通過在相應電阻元件中暫時強加超過操作電流范圍的一個電流，在操作電流范圍內，以穩定的和不可逆的方式減小了多晶硅的電阻率。
本發明的另一個特性是，用于減小電阻的電流與用于可熔元件的電流相反，不會對多晶硅元件造成破壞。
圖11以一個給出了圖10中所示類型的多晶硅元件的電阻的曲線組的形式，說明了本發明的一個用于對一個存儲器單元電阻器進行編程的實施例，其中曲線組根據流經多晶硅元件的電流給出多晶硅元件的電阻；以及假設對于給定的維度l、L、e、以及電阻值Rnom，已用于制造電阻元件31(Rp1或Rp2)的多晶硅顯示了給予元件31的一個標定的電阻率。電阻的這一標定(原始)值相應于在系統的操作電流范圍內，即在通常為小于100μA的操作電流范圍內，由電阻元件31以穩定方式所獲得的值。
根據本發明，為了減小電阻值，以及為了以不可逆的和穩定的方式進行轉換，例如轉換到一個小于Rnom的值R1，將跨越電阻元件31強加一個大于電流Im的一個所謂的約束電流(例如I1)，其中，對于Im來說，元件31的電阻R為最大，盡管這一值并非無窮大。如圖11中所說明的，一旦把電流I1施加于電阻元件31，則在集成電路的操作電流的范圍A1內獲得一個值為R1的穩定的電阻。事實上，根據這一電流的電阻的曲線Snom對于相當低的電流(小于100μA)來說，是穩定的。對于明顯偏高的電流，這一曲線開始以幾毫安，甚至更高(范圍A2)的數量級增加。在這一電流范圍內，曲線Snom跨越Im的最大值。然后，電阻繼續減小。在圖11中，說明了相應于通常用于制造熔絲的范圍的電流的一個第三范圍A3。這一范圍的電流在十分之一安培數量級上，其中電阻開始陡增，趨向無窮大。因此，可以認為，本發明把操作范圍A1和破壞范圍A3之間的中間范圍A2用于不可逆地減小電阻的值，或者更具體地講，減小多晶硅元件的電阻率。
實際上，一旦已超過根據該電流的電阻率的曲線Snom的最大值，則在操作電流范圍內電阻所獲得的值小于值Rnom。這一新值，例如R1，依賴與在不可逆電流階段期間所施加的電流(此處為I1)的較高的值。實際上，應該加以注意的是，本發明所執行的不可逆減小出現在一個特定的編程階段，在集成電路的正常讀取操作模式(范圍A1)之外，即在正常電阻器操作之外。
如果需要的話，一旦多晶硅電阻的值降低到一個較低的值(例如，圖11中的R1)，則可以進一步實現這一值的不可逆的減小。為了實現這一點，超過隨電流變化的電阻的新曲線S1的最大電流I1足以。例如，可以把電流的值增至值I2。然后，當電流的值再次減小時，獲得電阻器在其正常操作范圍內的值R2。R2的值小于R1的值，當然，也小于值Rnom。在向先前圖中存儲器單元施加電流的過程中，這可以使編程反向有限次數。
可以看出，隨電流變化的電阻的所有曲線在跨越曲線最大值之后，在電阻的下降斜率處匯合在一起。因此，對于一個給定的電阻元件(ρ，L，S)，為了轉換到一個較小的電阻值，必須達到的電流I1，I2等獨立于電阻(Rnom，R1，R2)的值，其中將使這一值減小。
事實上，以上表示的電阻值均對應于形成電阻元件的多晶硅的電阻率的減小。本發明者考慮的是以穩定的方式改變多晶硅的晶體結構，以及以某種方式重熔材料，所獲得的最終的晶體結構取決于所達到的最大電流。事實上，約束電流導致了硅元件溫度上升，從而導致了它的變形。
當然，應確保不超過擁有確定參數的電流范圍A2(在幾毫安的數量級上)，以避免破壞多晶硅電阻器。在實踐中，這一謹慎的態度不會導致問題的發生，因為用多晶硅形成熔絲要求較高的電流(在十分之一安培的數量級上)，一旦電路制造完畢，不會獲得這樣的電流。
根據本發明的多晶硅電阻器的實際形成，不同于傳統電阻器的形成。從一個絕緣基底開始，沉淀一個多晶硅層，并根據所希望的電阻器的維度進行刻蝕。由于所沉淀的多晶硅厚度通常由所采用的工藝加以確定，所以能夠加以調整兩個維度是寬度和長度。通常，把一種絕緣材料再沉淀于如此獲得的多晶硅記錄條上。在在線互連的情況下，將相對于較寬的存取記錄道修改寬度l，以獲得更強的傳導性。在從頂部存取記錄條的端點的情況下，如圖10中所示，在多晶硅記錄條的上覆的絕緣材料(未在圖中加以顯示)中，將產生連接接觸金屬記錄道33和34的通道。
在實踐中，為了以最小的約束電流獲得最大電阻調整能力，對于電阻元件，人們將希望使用最小的厚度和最小的寬度。在這一情況下，一旦設置了多晶硅結構，則僅可通過長度調整電阻的標定值。可能的多晶硅摻雜質，無論其類型如何，都不會妨礙本發明的實現。與摻雜質相關的唯一的差別是，在針對給定約束電流獲得約束和電阻率之前的標定電阻率。換句話說，對于一個給定維度的元件，這調整了電阻值的開始點，因此調整了針對給定約束電流所獲得的電阻。
為了從標定值轉換到一個較低的電阻或電阻率值，或者為了從一個給定的值(小于標定值)轉換到一個更低的值，根據本發明，可以使用多種方法。
根據一個第一實現模式，在電阻中不斷地(逐步地)增大電流。在每次施加了一個較高的電流之后，把電流返回到操作電流范圍，并測量電阻值。只要尚未達到電流點Im，這一電阻將保持在值Rnom上。只要已超過電流點Im，則出現一個曲線變化(曲線S)，而且當回到操作電流時，所測量的值變為一個小于Rnom的值。如果滿足了這一新的值，則過程在此結束。如果沒有滿足這一新的值，則重新施加較高的電流，以超過電流曲線的新的最大值。在這一情況下，不必像從標定電阻開始時那樣再從最小電流開始。實際上，電阻將再次因其而減小的電流的值必須大于所施加的旨在過渡到電流曲線的約束電流的值。這一技術領域中的熟練技術人員有能力確定所要施加的選擇脈沖，而且確定所要施加的選擇脈沖并非至關重要，原因在于這一確定實質上調整了可能的減小次數。步進越大，值之間的跳躍將更多。
根據一個第二實現模式，預先確定，例如通過測量預先確定所施加的旨在從不同的電阻值過渡較小的值的不同的電流。當然，這一預先確定考慮到所使用的多晶硅，最好也考慮到方塊電阻的特性，即材料的電阻率和使用這種材料進行沉淀的沉淀厚度。實際上，由于也可以把圖11所說明的曲線讀為方塊電阻曲線，所以可以把所計算的值改換到由電阻橫截面的寬度和長度所定義的一個集成電路的不同的電阻器。根據這一第二實現模式，可以預先確定將施加于以按不可逆和穩定的方式減小其值的電阻元件的約束電流。
可以把以上的兩個實施例結合在一起。
根據本發明，在制造之后，當電路處于其功能環境中時，能夠不可逆地減小電阻或電阻率。換句話說，可以把針對先前的圖所描述的控制電路7和編程電阻器與一或多個存儲器單元集成在一起。
只要施加了相應的約束電流，則在正常操作中，幾乎可以立即減小電阻值。“幾乎立即”意味著足以向多晶硅記錄條施加相應的約束，并減小其電阻的值的幾十甚至是幾百微秒的一段時間。這一經驗值取決于記錄條的(物理)大小。為了安全起見，可以選擇幾毫秒的一段時間。另外，還可以認為，一旦達到最小持續時間，則至少在第一順序，施加約束電流的任何附加的持續時間，不會修改所獲得的電阻。然而，即使是在一個具體的應用中，也可以認為，不能忽略施加約束的持續時間的影響。較佳的做法是令兩個優選實現模式(預先確定持續時間和強度方面的約束值，或者逐步達到所希望的值)與對施加約束的持續時間的考慮相一致。
作為實施例的一個具體的實例，形成一個N+摻雜質的多晶硅電阻器，具有一個0.225平方微米的橫截面(I＝0.9μm，e＝0.25μm)，長度L為45微米。對于所使用的多晶硅和相應的摻雜質，標定電阻大約為6300歐姆。這相當于一個方塊電阻大約126歐姆(50個方塊)。向這一電阻器施加一個大于3毫安的電流，可以使其值減小，可在達到500微安的電流下穩定地操作。使用一個3.1毫安的電流，電阻已降低到大約4500歐姆。向電阻器施加一個4毫安的電流，電阻可降至大約3000歐姆，所獲得的電阻值與從100微秒到10秒以上的約束持續時間內所獲得的電阻值相同。
根據本發明的一個具體的實現，約束電流在1～10mA之間。
通常，根據具體的實現，多晶硅中的摻雜質濃度在1×1013和1×1016原子/cm3的范圍內。
例如，根據下列標定特性制造多晶硅電阻器。

當然，以上的這些例子，以及針對不同范圍的電流和電阻的大小的量級，均涉及現有技術。對于某些更先進的技術而言，電流范圍A1，A2，以及A3可以不同(較小)，并且可以將它們轉換為電流密度。這并沒有修改本發明的原理。仍存在三個范圍，并且可以把中間范圍用于迫使電阻率的減小。
編程電壓Vp可以是一個可變的電壓，取決于編程電流電平是預先確定的還是未知的，而且必須通過逐步增加加以獲得。
根據一個可選的實施例，通過對相應編程晶體管的(柵極電壓)的控制，然后固定電壓Vp，設置電阻器Rp1或Rp2中的強制編程電流。
因此，本發明的一個優點在于，可以按與傳統MOS晶體管相同的技術，而且無需附加步驟，形成一個一次性編程存儲器單元。
根據本發明的存儲器單元優于EPROM單元的另一個優點在于，它對紫外線不敏感。
較佳的做法是，使用已制造完成的集成電路(即處于其應用環境中的電路)上可用的編程技術，通過根據本發明的一次性編程存儲器單元，把二進制代碼存儲在集成電路中。由于對存儲器單元電阻器進行編程僅需要相當小的電流，所以這樣做是可能的。然而，這并不排除在制造過程中進行編程。在這一情況下，省略了轉換器K和編程控制電路。具有在其應用環境中對存儲器單元進行編程的可能性是十分有利的，因而是本發明的一個優選實施例。
本發明的另一個優點在于，對被編程的電阻器的值的不可逆的修改是非破壞性的，因而不存在破壞其它電路部件的風險。特別是，這能夠在制造之后甚至是在其應用電路的生命期內，減小電阻。
當然，也提供了對多個比特的字的存儲，與多個存儲器單元的存儲一樣，因為字包括比特。因而，編程控制電路可以是通用的。特別是，在編程階段，一個相同的信號可以選擇所有存儲器單元的電源電壓。然而，MOS編程晶體管的控制信號必須保持獨立性，以能夠根據不同的單元區分其0和1狀態。根據以上所給出的功能說明，這一領域的熟練技術人員將能夠形成一個控制電路。
最初，電阻器Rp1和Rp2是相同的，編程之前的讀取狀態是未確定的，但這并不會影響對一次性編程存儲器單元的使用。
事實上，本發明的實現可以對同一存儲器單元進行多次編程，盡管不能進行無限次數的編程操作。實際上，如果首次編程時未強加一個過低的穩定電阻，則仍可以通過把另一個分支的可編程的電阻器的值減小到一個更小的程度，反向這一編程。
圖12以方框圖的形式示意性地描述了根據本發明的一組一次性編程存儲器單元的一個使用電路的實例。在這一例子中，假設存在n個圖1、2、3、4、或9中所說明的類型的存儲器單元。在編程(PG)過程中或在使用過程(USE)中，一個中央處理器(CPU)11接收一個存儲器配置信號。對于一次編程，例如，使用一個把n個比特提供于存儲器單元組10的隨機數生成器(RNG)12。換句話說，根據本發明，隨機數生成器12提供對不同單元進行編程時要寫入的二進制代碼。在使用過程中，中央處理器11啟動對電路10的讀取(READ)。然后，電路10提供一個二進制字ID，例如提供對包含存儲器單元的集成電路芯片的標識。在集成電路芯片標識符存儲這樣的應用中，使用根據本發明的一次性編程存儲器單元具有許多優點。
第一個優點在于在集成電路芯片中自我生成其標識符，從而避免了因人工干預產生漏電的任何風險。
本發明的另一個優點在于，所存儲的標識的隨機字符完全依賴于隨機數生成器12，不再像某些傳統的應用那樣依賴于一組物理參數。
本發明的另一個優點在于，其內容中所存儲的代碼，不再依賴于任何軟件代碼，因而，在針對可能的盜取方面，提高了系統的安全性。
本發明的另一個優點在于，抽取周期的次數不受限制。
根據本發明對存儲器進行編程，在產品的壽命期內，可以分解為多個階段。例如，可以提供一個能夠在制造完成時進行編程以包含于一個“制造商”代碼的第一區域(電阻器的第一系列)。把該存儲器的其余區域留下來供用戶(最終或非最終)編程(一次或多次)使用。
本發明的另一個應用實例涉及在發現一個惡意破壞企圖之后，對集成電路的鎖定。惡意破壞企圖發現過程是人們十分熟悉的。它們用于識別因使用預付機，或因發現了芯片的密鑰而受到攻擊的集成電路芯片(例如預付型或非智能卡型的)。在這樣一種情況下，人們希望能夠使相繼的芯片操作無效，以避免惡意破壞成功。通過對本發明的實現，使用專門針對本發明的一次性編程存儲器單元存儲一些秘密的內容是可能的。如果在集成電路的壽命期內發現惡意破壞企圖導致芯片失效，則自動對處于相反狀態的一或多個存儲器單元進行編程。甚至僅反轉秘密內容的一個比特，系統也將不再能夠正確地標識芯片，這導致了對芯片徹的底的和不可逆的鎖定。
根據本發明的另一個實例，按一種特定的模式，把本發明的一次性編程存儲器單元用于鎖定一個集成電路芯片，例如在有限次數使用之后，或將其用于強行規定一個計數器的計數方向。
應該加以注意的是，很容易把本發明從一種技術轉向另一種技術。
當然，這一技術領域中的熟練技術人員很容易意識到可以對本發明進行多方面的變化、修改、以及改進。特別是，根據以上所給出的功能上的說明，這一技術領域的熟練技術人員能夠實踐這種多晶硅編程電阻器的實現。
另外，本發明還適用于多單元的并行的讀取，以及串行讀取。這一技術領域的熟練技術人員有能力對控制電路進行改進。
權利要求
1.一種二進制值存儲器單元，其特征在于，它包括兩個并行的分支，每一個分支包括一個連接在一個第一電源端點(1，2)和一個差分單元狀態讀取點即端點(4，6)之間的一個多晶硅制造的多晶硅編程電阻器(RP1，RP2；RP1i，RP2i)；以及至少一個第一轉換器(MNP1，MNP2；MPP1，MPP2)，在編程期間，把所述讀取端點之一連接于一個第二電源端點(2，87)。
2.根據權利要求1所述的存儲器單元，其中，每一個分支包括一個第一轉換器(MNP1，MNP2；MP1，MP2)，在編程期間，把分支讀取端點連接于所述第二電源端點(2，87)。
3.一種二進制值存儲器單元，其特征在于，它包括兩個并行的分支，每一個分支包括在兩個電源電壓端點(1，2)之間串聯的一個由多晶硅制造的編程電阻器(RP1，RP2)，以及一個固定電阻器(RF1，RF2)，最好是令兩個分支的固定電阻器是相同的；一個差分放大器(5)，把其相應的輸入端連接在構成單元狀態的差分讀取點的每一個分支的電阻器之間的中心點，放大器的輸出端提供了存儲在單元中的二進制值；以及至少一個第一轉換器(MNP1，MNP2；MPP1，MPP2)，在編程期間，短路所述固定電阻器之一。
4.一種二進制值存儲器單元，其特征在于，它包括兩個并行的分支，每一個分支包括在兩個電源電壓端點(1，2)之間串聯的一個由多晶硅制造的編程電阻器(RP1，RP2)，一個第一晶體管(MNR1，MNR2)和一個第二晶體管(MNS1，MNS2)，電阻器和第一晶體管之間的接合點定義了存儲在單元中的二進制值的一個正向的或反向的讀取端點(4，6)，第二晶體管的柵極接收一個單元選擇信號，每一個分支的第一晶體管的柵極連接于另一個分支的讀取點；以及至少一個第一轉換器(MNP1，MNP2)，在編程期間，把所述讀取端點之一連接于所述電源電壓端點之一。
5.一種二進制值存儲器單元(MCi)，其特征在于，它包括兩個并行的分支，每一個分支包括在一個第一電源端點(1)和一個單元的狀態的差分讀取點或端點(4，6)之間串聯的一個由多晶硅制造的編程電阻器(RP1i，RP2i)，以及一個第一晶體管(MNS1i，MNS2i)，把所述各讀取端點中的每一個讀取端點連接于一個第二電源電壓端點(2)的兩個第一轉換器(MNP1，MNP2)。
6.一種二進制值存儲器單元，其特征在于，它包括兩個并行的分支，每一個分支包括在兩個電源電壓端點(1，2)之間串聯的一個第一晶體管(62G，62D)，兩個由多晶硅制造的編程電阻器(RP11，RP12，RP21，RP22)以及一個第二晶體管(63G，63D)，每一個分支的第二晶體管的柵極連接于端點之一和另一個分支的第二晶體管之間的互連點；一個差分放大器(61)，把其兩個相應的輸入端連接于每一分支的電阻器之間的接合點，把其兩個反向的輸出端分別連接于第一晶體管的柵極；以及至少一個第一轉換器(MNP1，MNP2)，在編程期間，短路所述第二晶體管之一。
7.根據權利要求1～6中任何一個權利要求所述的存儲器單元，其中，通過一個選擇器(K，K1，K2)，把電源電壓端點(1)之一連接于至少兩個電源電壓，在這兩個電源電壓中，一個讀取電源電壓(Vr)相當低，而一個編程電源電壓(Vp)相當高。
8.一種二進制值存儲器單元，其特征在于，它包括兩個并行的分支，每一個分支包括在一個第一讀取電壓端點(83)和一個參照電位端點之間串聯的一個第一晶體管(81G，81D)，一個由多晶硅制造的編程電阻器(RP1，RP2)，以及一個第二晶體管(82G，82D)，每一分支的電阻器和第一晶體管之間的接合點定義了一個連接于另一個分支的晶體管的柵極的單元的差分狀態的讀取點；以及至少兩個第一轉換器(MPP1，MPP2)，用于在編程期間把一個編程電位(Vp)施加于所述讀取端點之一。
9.根據權利要求8所述的存儲器單元，其中，把用于選擇的第二轉換器(MPS1，MPS2)插在所述讀取點和連接于其的相應的第一轉換器(MPP1，MPP2)之間。
10.根據權利要求6或8所述的存儲器單元，其中，一個電源轉換器(84)把所述第一端點連接于一個讀取電壓電源端點(1′)，一旦生成該狀態，則該讀取電壓電源端點(1′)用于中斷單元的功率消耗。
11.根據權利要求6或8所述的存儲器單元，其中，第三對兒晶體管(85G，85D)把相應端點的第一和第二晶體管(81G，82G；81D，82D)的柵極連接于參照電位端點(2)，用于穩定所生成的狀態。
12.根據權利要求10或11所述的存儲器單元，其中，同時控制所述電源轉換器(84)和所述第三晶體管(85G，85D)。
13.根據權利要求1～12中任何一個權利要求所述的存儲器單元，其中，所述編程電阻器(RP1，RP2；RP1i，RP2i)具有相同的尺寸和相同的可能的摻雜質。
14.根據權利要求1～13中任何一個權利要求所述的存儲器單元，其中，在單元的操作讀取電流范圍內，以不可逆和穩定的方式，通過減小編程電阻器(RP1，RP2；RP1i，RP2i)之一的值，進行編程，即通過讓一個電流在由多晶硅制造的電阻器之一中流動，而且這一電流大于所述電阻器的值為最大值時的電流，來減小編程電阻器(RP1，RP2；RP1i，RP2i)之一的值，這一編程不破壞所述電阻器。
15.一種包括多個根據權利要求1～14中任何一個權利要求所述的存儲器單元的一次性編程存儲器，不同的單元共享相同的第一轉換器。
16.一種用于對一個根據權利要求1～14中任何一個權利要求所述的存儲器單元進行編程的方法，其特征在于，其包括暫時在第一轉換器之一所選擇的所述分支之一中流動大于相對分支的編程電阻器的值為最大時的電流的一個電流。
17.根據權利要求15所述的方法，包括下列步驟逐步增大分支之一的編程轉換器所選擇的編程電阻器中的電流；以及每施加一個更大的電流之后，測量在其功能讀取環境中的這一電阻的值。
18.根據權利要求16或17所述的方法，包括使用編程電流和所希望的最終電阻之間的對應關系的一個預先確定的表，以向所選擇的編程電阻器施加適當的編程電流。
全文摘要
本發明涉及一種具有一個二進制值的、由兩個并行的分支組成的存儲器單元。每一個所述分支包括至少一個多晶硅編程電阻器(Rp1，Rp2)，連接在一個第一電源端點(1)和一個存儲器單元狀態的差分讀取點即端點(4，6)之間；以及至少一個第一轉換器(MNP1，MNP2)，在編程期間，把所述讀取端點之一連接于一個第二電源端點(2)。
文檔編號G11C17/14GK1698134SQ03803636
公開日2005年11月16日 申請日期2003年2月11日 優先權日2002年2月11日
發明者米歇爾·巴杜耶, 皮埃爾·里佐, 亞歷山大·馬勒布, 盧卡·維達爾特 申請人:St微電子公司