記錄控制電路、光盤裝置及半導體集成電路的制作方法

專利名稱：記錄控制電路、光盤裝置及半導體集成電路的制作方法
技術領域：
本發明涉及光盤裝置，特別是涉及記錄時使用的記錄控制電路、及將該記錄控制電路集成在同一片半導體基板上的半導體集成電路。
背景技術：
作為可記錄的CD有CD-R/RW。另外，與CD-R/RW相比，可大容量記錄的光盤有DVD-R/RW及DVD+R/RW。在記錄時，有必要在光盤中已記錄的數據上寫入新數據即進行“追加寫入”。所謂已記錄的數據的終點和新記錄的數據的起點根據技術標準規定，應該以±1字節以內的精度取得一致。另外技術標準要求插入新記錄數據中的記錄同步(SYNC)的記錄位置和前置坑(pre-pit)104a、104b、……的位置要一致。記錄同步的信號區間，換算成信道(channel)位，高電平(high level)以14T構成，低電平(low level)以4T構成，或高電平以14T構成，低電平以4T構成。而且標準上要求，使記錄同步的14T的中心位置和前置坑104a、104b、……的位置一致。
為了按照技術標準實現追加寫入，提出了以信息信號為基準在光盤11上記錄新數據的方法(以下稱為“第一種背景技術”)。與此相反，提出了根據擺動(wobble)信號倍增后所得的擺動時鐘在光盤11上記錄新數據的方法(以下稱為“第二種背景技術“)。
第一種背景技術中，在光盤11內已記錄的數據與標準產生偏差時，新記錄的數據保持偏離前置坑104a、104b、……及擺動而記錄。再有，在DVD驅動器等，如圖3所示，相對于光束點的大小，光道(track)間距狹小，光道間串擾多。其結果是，受光盤11上相鄰光道擺動的影響，擺動信號被AM調制及FM調制。擺動信號一旦被AM調制及FM調制，擺動時鐘就出錯。
因而，采用第二種背景技術，難以以擺動時鐘為基準使記錄同步和前置坑的相位保持恒定。再有，在光盤11中已記錄的數據和技術標準間產生偏差時，對有偏差的數據忽略不計，依照標準規定的前置坑、擺動，記錄新數據。但若對已記錄的有偏差的數據忽略不計而進行新數據的記錄，則有可能會破壞已記錄的數據。

發明內容
一種光盤驅動控制器，其特征在于，包括根據作為記錄時的基準時鐘的記錄時鐘對記錄在光盤上的記錄數據進行調制，生成調制數據及所述調制數據的地址信息的調制電路、根據從所述光盤檢測出的前置坑信號，生成前置坑時鐘的前置坑譯碼器、以及根據所述地址信息及所述前置坑時鐘，利用相位特性判定是否正在進行合乎標準的記錄，控制所述記錄時鐘的頻率的判定電路。


圖1為表示光盤的紋間表面(land)及溝槽構造的示意圖。
圖2為表示光盤的螺旋結構的示意圖。
圖3為表示光盤的紋間表面及溝槽構造的俯視簡圖。
圖4為表示第一實施例的光盤裝置的結構方框圖。
圖5為表示第一實施例的記錄控制電路構成的方框圖。
圖6A、6B為表示第一實施形態的光盤裝置的前置坑信號和記錄同步間的關系的示意圖。
圖7A、7B為表示第一實施形態的光盤裝置的前置坑信號和記錄同步間的關系的示意圖。
圖8A-8E為表示第一實施例的記錄控制電路動作的時間流程圖。
圖9為表示第一實施例的判定電路功能的示意圖。
圖10為將第一實施例的光盤裝置的一部分單片集成在同一塊半導體基板上的結構方框圖。
圖11為表示第一實施例的半導體集成電路的實際安裝例的示意圖。
圖12為表示第二實施例的光盤裝置構成的結構方框圖。
圖13為表示第二實施例的記錄控制電路構成的結構方框圖。
圖14A、14B為第一實施例的記錄控制電路追加寫入時幀的關系的示意圖。
圖15A-15F為表示第二實施例的記錄控制電路動作的時間流程圖。
圖16A、16B為表示第二實施例的判定電路功能的示意圖。
圖17為將第二實施例的光盤裝置的一部分單片集成在同一半導體基板上的結構方框圖。
圖18為表示其它實施例的記錄控制電路構成的方框圖。
具體實施例方式
下面將參照附圖來描述本發明的各個實施例。請注意對于圖中將相同或相似的部件和元件，使用相同或相似的標號，并將省略或簡化關于相同或相似部件和元件的描述。
在下列描述中，將列舉例如特定信號值等諸多特定細節以便能對本發明有徹底的理解。但是，對本領域的技術人員顯而易見的是無需這樣的特定細節就可實現本發明。在其他的例子中，為了防止因不必要的細節而混淆本申請，在框圖形式中示出了公知電路。
第一實施形態如圖1所示，CD-R/RW、DVD-R/RW、及DVD+R/RW為了引導對光盤照射激光讀取反射光的激光頭，具有溝槽102a、102b，……及紋間表面101a、101b、……。如圖2所示，溝槽102a、102b……及紋間表面101a、101b、……在光盤11的半徑方向上以一定的周期蛇行、即所謂擺動，將圖1及圖2所示的光盤11的光道構造稱為“擺動的紋間表面溝紋“。特別在DVD-R/RW上，如圖3所示在紋間表面101a、101b、……上刻出前置坑104a、104b、……。還利用激光頭來的激光形成坑105a、105b、……。根據激光頭自光盤11讀出的信號，生成擺動信號WS、前置坑信號PS、及信息信號RF。擺動信號WS根據圖2所示的擺動而生成。前置坑信號PS根據圖3所示的前置坑104a、104b、……生成。信息信號RF根據記錄在光盤11上的數據生成。
本發明第一實施例的光盤裝置如圖4所示，包括光盤11、對光盤11照射激光讀取反射光，生成前置坑信號PS及擺動信號WS的激光頭12、根據前置坑信號PS及擺動信號WS，利用相位特性，判定是否正進行合乎標準的記錄，將記錄在光盤11上的記錄數據RD加以調制的記錄控制電路1a、以及將記錄數據RD提供給記錄控制電路1a的信號處理電路3a。再有，第一實施例的光盤裝置還包括驅動光盤11的光盤電動機71、根據激光頭12檢測出的出錯信號ES控制激光頭12動作的伺服控制電路16、根據記錄控制電路1a供給的調制數據MD驅動激光頭12內的激光的激光驅動電路25、控制光盤電動機71旋轉的光盤電動機控制電路29、向光盤電動機控制電路29及信號處理電路3a提供基準時鐘CLK1的水晶振蕩器76、以及根據記錄或重放等工作模式控制整個系統的系統控制器31a。
激光頭12內的光檢測器分割成A、B、C、D共4個面。矩陣放大器15對A、B、C、及D各面分別檢測出的信號作矩陣運算，生成前置坑信號PS、擺動信號WS、信息信號RF、及出錯信號ES。記錄控制電路1a包括與記錄時的基準時鐘即記錄時鐘RCLK同步地調制記錄數據RD，生成調制數據MD及調制數據MD的地址信息AD的調制電路24a、根據從光盤11檢測出的前置坑信號PS生成前置坑時鐘PCLK的前置坑譯碼器27a、以及根據調制數據MD的地址信息AD及前置坑時鐘PCLK，利用相位特性判定是否進行合乎標準的記錄，控制記錄時鐘RCLK的頻率的判定電路33a。還有，記錄控制電路1a還具備根據擺動信號WS生成擺動時鐘WCLK的擺動PLL電路26a、以及生成記錄時鐘RCLK的記錄時鐘生成電路30a。
還有，如圖5所示，調制電路24a包括對擺動時鐘WCLK進行計數，生成光盤的扇區同步信號Sy的擺動計數電路57a、以及與扇區同步信號SY及重放同步信號PR的任何一個同步地生成定時信號TS的定時控制電路58a、定時信號TS有效時對記錄時鐘RCLK計數，生成調制控制信號MC及調制數據MD的地址信息AD的編碼地址計數器電路40a、以及根據調制控制信號MC，對記錄數據RD進行調制的調制數據生成電路59a。定時控制電路58a在以已記錄的數據、即信息信號RF為基準在光盤11上記錄新數據時，根據重放同步信號PR生成定時信號TS。相反，定時控制電路58a在以擺動時鐘WCLK為基準在光盤11上記錄新數據時，與扇區同步信號SY同步地生成定時信號TS。再者，在DVD驅動器上，擺在調制數據MD中的地址信息AD被稱為邏輯ID。
另外，前置坑譯碼器27a具備對前置坑信號Ps進行波形整形，生成前置坑時鐘PCLK的前置坑限幅電路41。還有，前置坑譯碼器27a還根據矩陣放大器15提供的前置坑信號PS及擺動PLL電路26a提供的擺動時鐘WCLK，生成光盤11上的物理地址信息。前置坑譯碼器27a生成的光盤11的物理地址信息供給調制電路24a。還有，光盤11的物理地址信息用于生成提供給定時控制電路58a的記錄開始信號SS。
判定電路33a具備時鐘輸入端子CK上連接前置坑譯碼器27a，輸入側上連接調制電路24a的地址寄存器42a，連接在地址寄存器42a的分頻校正電路4a、以及啟動端子EN上連接定時控制電路58a，輸入側連接分頻校正電路4a的分頻校正寄存器49a。地址寄存器42a和前置坑時鐘PCLK同步地鎖存調制數據MD的地址信息AD。分頻校正電路4a根據鎖存的調制數據MD的地址信息AD，生成分頻校正信號CS。分頻校正值寄存器49a在定時信號TS有效時，鎖存分頻校正信號CS。
分頻校正電路4a具備連接于地址寄存器42a的譯碼器43a、以及連接在譯碼器43a和分頻校正值寄存器49a之間的窗口電路44a。譯碼器43a從被鎖存的調制數據MD的地址信息AD生成相位特性PC。窗口電路44a將相位特性PC和窗口值比較，生成分頻校正信號CS。另外，在窗口電路44a設定正的窗口值和負的窗口值。窗口電路44a判斷相位特性PC是比正的窗口值大的值，還是比負的窗口值小的值，或者比負的窗口值大而比正的窗口值小的值，相當于這三種情況中的哪一種。譯碼器43a供給的相位特性PC比正的窗口值大的情況下，窗口電路44a把“+1”提供給分頻校正值寄存器49a。另一方面，相位特性PC比負的窗口值小的情況下，窗口電路44a把“-1”提供給分頻校正值寄存器49a。而相位特性PC在大于負的窗口值、小于正的窗口值的情況下，窗口電路44a把“0”提供給分頻校正值寄存器49a。
再有，記錄時鐘生成電路30a具備接受指令的分頻設定寄存器50、一輸入連接于分頻設定寄存器50，另一輸入上連接分頻校正值寄存器49a的加法器51、以及連接加法器51的PLL電路62。向分頻設定寄存器50提供圖4所示的系統控制器31a生成的指令設定信號COM。分頻設定寄存器50根據指令設定信號COM生成基準分頻信號。加法器51將基準分頻信號和分頻校正信號CS相加生成分頻控制信號DS。PLL電路62根據分頻控制信號DS生成記錄時鐘RCLK。
另外，PLL電路62具備以與控制電壓CV相應的頻率振蕩，生成振蕩時鐘SVCO的電壓控制振蕩器(以下稱“VCO”)53、利用分頻控制信號DS改變分頻比，對振蕩時鐘SVCO進行分頻的可編程計數器52。對基準時鐘CLK1及擺動時鐘WCLK中任一個進行分頻，生成分頻時鐘DCLK的第一分頻器55、根據分頻的振蕩時鐘SVCO和分頻時鐘DCLK的相位差生成控制電壓CV的相位比較器54、抽出控制電壓CV的低頻成分提供給VCO53的環路濾波器61、以及對振蕩時鐘SVCO進行分頻，生成記錄時鐘RCLK的第二分頻器56。可編程計數器52的分頻比在窗口電路44a來的分頻校正信號CS為“+1”的情形下增加。反之，可編程計數器52的分頻比在窗口電路44a來的分頻校正信號CS為“-1”的情形下減少。
圖4所示的信號處理電路3a及伺服控制電路16將判別光盤11種類的光盤判別信號提供給系統控制器31a。系統控制器31a根據光盤判別信號判別光盤11的種類。系統控制器31a按照光盤11的種類向分頻設定寄存器50供給指令設定信號COM，決定記錄時鐘RCLK的基準頻率。
再有，從圖4所示的解調電路18輸出的重放同步信號RP被提供給開關電路65。光盤電動機71來的旋轉頻率信號FG輸入到光盤電動機控制電路29，控制光盤電動機71使旋轉頻率信號FG為一定周期。開關電路65按照來自系統控制器31a的動作方式信號切換擺動時鐘WCLK、旋轉頻率信號FG、及重放同步信號RP。由開關電路65選擇的擺動時鐘WCLK、旋轉頻率信號FG、及重放同步信號RP的任何一個被提供給光盤電動機控制電路29。光盤電動機控制電路29將開關電路65選擇的信號和基準時鐘CLK1比較，根據該比較結果控制光盤電動機驅動器28。還有，光盤電動機71的控制方式有CAV(恒角速度)方式及CLV(恒線速度)方式。再者，通常DVD等光盤裝置記錄時采用CLV方式，重放時采用CAV方式。
矩陣放大器15生成的信息信號RF在重放時通過解調電路18、糾錯電路19、及糾正RAM20、數據緩沖電路21、及數據緩沖RAM22傳送給主計算機75。反之，在記錄時，來自主計算機75的數據通過數據緩沖電路21、數據緩沖RAM22、奇偶生成電路23提供給調制電路24a。調制電路24a對附加了奇偶的記錄數據RD進行調制。
糾錯電路19、數據緩沖電路21及奇偶生成電路23與信號處理時鐘PLL32生成的時鐘同步地動作。調制電路24a與記錄時鐘生成電路30a生成的記錄時鐘RCLK同步地動作。記錄時鐘RCLK根據擺動PLL電路26a生成的擺動時鐘WCLK，由記錄時鐘生成電路30a生成。矩陣放大器15生成的伺服系統的出錯信號ES通過伺服控制電路16、驅動器17送出，進給電動機14、激光頭12內部的跟蹤致動器及聚焦致動器。
圖6A所示的記錄數據RD在各同步幀的起始有記錄同步。對此，矩陣放大器15生成圖6B所示的擺動信號WS及前置坑信號PS1、PS2、……。前置坑信號PS1～PS3、PS6及PS7與激光頭12跟蹤的光道的前置坑對應，在擺動信號WS波形的波峰位置處產生。前置坑信號PS4、及PS5由激光頭12正在跟蹤的光道之相鄰光道的前置坑產生。還有，在相鄰光道的前置坑和正在跟蹤的光道的前置坑一重迭，前置坑之間相互干擾后消失的情形下，將正在跟蹤的光道的前置坑向后面一幀的前頭移動1幀的事情由技術標準規定。光盤11的前置坑最多在DVD標準的幀前頭的擺動的3個周期的峰值位置上刻3個。擺動的周期在DVD的情況下如用數據的信道位(channel bit)換算，則為186信道位的周期。標準中規定信道位的錄放頻率為26.16MHz，故該擺動頻率為26.16MHz/186＝140.6KHz。光盤11上的前置坑被刻成以DVD數據格式上的糾錯編碼(ECC)數據塊(block)為單位形成一個代碼。一組前置坑數據由三個或兩個前置坑信號PS構成。另外，在兩幀上記錄1組前置坑數據。
前置坑信號PS的相位如圖7B所示，像擺動信號WS那樣不受調制。該擺動調制引起的擺動信號WS的偏轉換算成信道位相當于±16～20個信道位的份額。因此，記錄控制電路1a使圖7B所示的前置坑信號PS的定時與圖7A所示的調制數據MD的記錄同步的14T的中心一致。
以下利用圖4～10說明本發明第一實施例的記錄控制電路1a的動作。
(A)圖4所示的矩陣放大器15如圖8A所示，生成與擺動的蛇行相似的擺動信號WS。設從激光頭12內光盤的A、B、C及D面得到的信號分別為A、B、C及D，則擺動信號WS利用(A+B)-(C+D)的矩陣運算生成。前置坑如圖8A、8B所示，由幀產生的數量各異。矩陣放大器15生成的擺動信號WS提供給擺動PLL電路26a。擺動PLL電路26a將擺動信號WS雙值化，通過其后倍增生成擺動時鐘WCLK。擺動時鐘WCLK提供給調制電路24a及記錄時鐘生成電路30a。擺動時鐘WCLK提供給圖5所示的調制電路24a內的擺動計數電路57a。
(B)然后，擺動計數電路57a對擺動時鐘WCLK進行計數，生成扇區同步信號SY。扇區同步信號SY提供給圖5所示定時控制電路58a。記錄開始信號SS及扇區同步信號SY也提供給定時控制和電路58a。記錄動作一開始就生成定時信號TS。一旦生成定時信號TS，編碼地址計數器電路40b就開始對記錄時鐘RCLK計數。
(C)編碼地址計數電路40a對記錄時鐘RCLK進行計數，生成調制控制信號MC及調制數據MD的地址信息AD。調制數據生成電路59a根據調制控制信號MC與記錄時鐘RCLK同步地對記錄數據RD進行8-16調制。編碼地址計數電路40a生成的調制數據MD的地址信息AD供給地址寄存器42a。前置坑信號PS利用前置坑譯碼器27a的內部的前置坑限幅電路41作波形整形，成為前置坑時鐘PCLK。前置坑時鐘PCLK供給判定電路33a內地址寄存器42a。
(D)地址寄存器42a把編碼地址計數電路40a生成的調制數據MD的地址信息AD與前置坑時鐘PCLK同步地被鎖定。結果如圖8c所示，能錄出調制數據MD的地址值AD和前置坑信號PS的位置關系。地址寄存器42a生成的鎖存信號PS提供給圖5所示的譯碼器43a。譯碼器43a以在標準上能與調制數據MD同步的點為基準生成相位特性PC。即譯碼器43a根據前置坑信號PS和調制數據MD的記錄同步之間的位置關系求出前置坑和記錄同步的14T的中心位置的地址值的誤差。再有，如圖9所示，譯碼器43a生成前置坑和記錄同步的14T的中心位置的地址值的誤差作為相位特性PC。譯碼器43a生成的相位特性PC供給窗口電路44a。
(E)窗口電路44a用特定的定時對譯碼器43a生成的相位特性PC和窗口值進行比較。這里，窗口電路44a的正的窗口值設定為“+4”，負的窗口值為“-4”。如圖9所示，相位特性PC僅在一次擺動內特性為線性。窗口電路44a與圖8D所示的相位判定定時脈沖TP同步地將相位特性PC和窗口值加以比較。相位判定定時脈沖TP由例如系統控制器31a提供。窗口電路44a在時刻t1，相位特性PC為“+2”，因為是大于負的窗口值并小于正的窗口值，所以如圖8E所示，作為分頻校正信號CS生成“0”。在時刻t2，相位特性PC為“+3”，因為是大于負的窗口值并小于正的窗口值，所以生成0。在時刻t3，相位特性PC為“+5”，由于大于正的窗口值，所以窗口電路44a生成“+1”。在時刻t4，相位特性PC為“+1”，因為是大于負的窗口值并小于正的窗口值，所以窗口電路44a生成0。在時刻t5，相位特性PC為0，因為是大于負的窗口值并小于正的窗口值，所以窗口電路44a生成“0”。在時刻t6，相位特性PC為“-4”，因為是大于負的窗口值并小于正的窗口值，所以窗口電路44a生成“0”。在時刻t7，相位特性PC為“-8”，因為是小于負的窗口值，所以窗口電路44a生成“-1”。在時刻t8，相位特性PC為“-8”，因為是小于負的窗口值，所以窗口電路44a生成“-1”。窗口電路44a生成的分頻校正信號CS被提供給分頻校正值寄存器49a。
(F)分頻校正值寄存器49a鎖存窗口電路44a生成的分頻校正信號CS并提供給加法器51。加法器51將分頻校正值寄存器49a的分頻校正信號CS和分頻設定寄存器50來的基準分頻信號相加。在加法器51相加后的分頻校正信號CS和基準分頻信號提供給PLL電路62的可編程計數器52。窗口電路44a的輸出如為“-1”，則為對于編碼地址計數電路40a生成的調制控制信號MC光盤11來的輸入信號系統滯后的情形。窗口電路44a的輸出如為“+1”，則為對于編碼地址計數電路40a生成的調制控制信號MC光盤11來的輸入信號系統超前的情形。加法器51向可編碼計數器52提供分頻控制信號DS。可編碼計數器52控制VCO53的振蕩頻率。VCO53生成的振蕩時鐘SVCO利用第二分頻器56分頻，作為記錄時鐘RCLK提供給編碼地址計數電路40a。
這樣，采用第一實施例，在以已記錄的數據為基準記錄新數據的情況下，檢測出調制數據MD和擺動信號WS的相位，對記錄時鐘RCLK的頻率作微小的調制，使其跟隨前置坑信號PS和擺動信號WS。通過對記錄時鐘RCLK作頻率調制，即使在記錄開始位置大大偏離原來的鏈接位置的情況下，也是在記錄中遵照原來標準的記錄狀態。又，在以擺動信號WS為基準記錄新數據的情況下，在記錄動作的過程中能夠以前置坑信號Ps和擺動信號WS為依據按照標準記錄調制數據MD。結果，在與擺動信號WS同步地追加寫入開始的情況下或與已記錄的數據相關連地開始追加寫入的情況下，都能一面進行記錄動作，一面在光盤11上進行合乎標準的記錄。
又如圖10所示，將記錄控制電路1a的調制電路24a、前置坑譯碼器27a、擺動PLL電路26，判定電路33a、及記錄時鐘生成電路30a單片集成在同一塊半導體基板95a上，形成半導體集成電路(芯片狀態)91a。再者，伺服控制電路16、信號處理電路3a、光盤電動機控制電路29及焊接片81a～81k在半導體基板95a上形成。
這里，焊接片81a為把來自矩陣放大器15的伺服系統的出錯信號ES傳送給伺服控制電路16用的內部端子。焊接片81b為將來自矩陣放大器15的信息信號RF傳送給解調電路18用的內部端子。同樣，焊接片81c與調制電路24a電連接，焊接片81d和前置坑譯碼器27a電連接，焊接片81e和擺動PLL電路26a電連接，焊接片81f和開關電路65電連接，焊接片81g和光盤電動機控制電路29電連接，焊接片81h和伺服控制電路16電連接，焊接片81i和數據緩沖電路21電連接，焊接片81j和圖11所示各電路塊電連接，焊接片81k和光盤電動機控制電路29及信號處理時鐘PLL電路32電連接。
具體地說，多個焊接片81a～81k分別連接例如半導體基板(半導體芯片)95a上形成的摻雜了1×1018cm-3～1×1021cm-3左右的施主或受主的多種高雜質密度區(源極區/漏極區、或射極區/集電極區)等。而且，在該多個高雜質密度區上如歐姆接觸那樣形成由鋁(AL)或鋁合金(AL-Si、AL-Cu-Si)等金屬組成的多層金屬層。然后在該多個電極層的上部形成由氧化膜(SiO2)、PSG膜、BPSG膜、氮化膜(Si3N4)、或聚酰亞胺等組成的鈍化膜。而且，在鈍化膜的一部分上開設多個開口部(窗部)露出多層電極層，構成多片焊接片81a～81k。或者，也可作為和多層金屬層用金屬配線連接的其它金屬配線圖案，形成多片焊接片81a～81k。另外，如果是MOSFET等，則可以在多晶硅柵電極上形成鋁(AL)或鋁合金(AL-Si、AL-Cu-Si)等金屬組成的多個焊接片81a～81k。或者可以通過連接于多個多晶硅柵電極的柵極配線等多根信號線，另外設置多片焊接片。也可以用鎢(W)、鈦(Ti)、鉬(Mo)等高熔點金屬，它們的硅化合物(WSi2、TiSi2、MoSi2)等或它們的硅化物的聚化物等組成的柵極電極，代替多晶硅組成的柵極電極。
如圖11所示，圖10所示的半導體集成電路91a由成型樹脂98覆蓋，形成封裝狀態的半導體集成電路92。而且，利用焊接線，出錯信號端子82a和焊接片81a連接；RF端子82b和焊接片81b連接；調制數據端子82c和焊接片81c連接；前置坑信號端子82d和焊接片81d連接；擺動信號端子82e和焊接片81e連接；旋轉頻率信號端子82f和焊接片81f連接；光盤電動機端子82g和焊接片81g連接；數據信號輸入輸出端子82i和焊接片81i連接；系統控制器端子82j和焊接片81j連接；水晶振蕩器端子82k和焊接片81k連接。或者，將設置集成電路的芯片狀態的半導體集成電路91a的表面部分向下方以面朝下(倒裝片)的方式安裝。在倒裝片結構的情況下，這些焊接片81a～81k不必如圖10所示那樣地配置在芯片狀態的半導體集成電路91a的周圍。
再如圖11所示，封裝狀態的半導體集成電路92裝在印刷電路板96上。出錯信號端子82a、RF端子82b、調制數據端子82c、前置坑信號端子82d、以及擺動信號端子82e連接矩陣放大器15；旋轉頻率信號端子82f及光盤電動機端子82g連接光盤驅動器28；數據信號輸入輸出端子82i連接主計算機75；系統控制器端子82j連接系統控制器31a；水晶振蕩器端子82k連接水晶振蕩器76。
第二實施形態本發明的第二實施例的光盤裝置如圖12所示，調制電路24與圖4不同之處在于，還在判定電路33b上生成光盤11的以扇區為單位的脈沖即扇區脈沖SP。判定電路33b與圖4不同之處在于，利用調制數據MD的地址信息AD、前置坑時鐘PCLK及扇區脈沖SP，判定正在進行合乎標準的記錄否，進行記錄時鐘RCLK控制。如圖13所示，扇區脈沖SP通過調制電路24b的擺動計數電路57對擺動時鐘WCLK進行計數生成。
還有，如圖13所示，判定電路33b具備時鐘輸入端子CK連接于前置坑限幅電路41，輸入側連接于編碼地址計數電路40b的第一地址寄存器42b、時鐘輸入端子CK連接于擺動計數電路57b，輸入側連接于編碼地址計數電路40b的第二地址寄存器45、連接第一、第二地址寄存器42b、45的分頻校正電路4b、及連接分頻校正電路4b的分頻校正值寄存器49b。第一地址寄存器42b和前置坑時鐘PCLK同步的鎖定地址信息AD，生成第一鎖存信號RS1。第二地址寄存器45和扇區脈沖SP同步的鎖存調制數據MD的地址信息AD并生成第二鎖存信號RS2。分頻校正電路4b按照第一、第二鎖存信號RS1、RS2生成分頻校正信號CS。分頻校正值寄存器49b在定時信號TS有效時鎖存分頻校正信號CS。
分頻校正電路4b包括連接第一地址寄存器42b的第一譯碼器43b；連接第二地址寄存器45的第二譯碼器46；連接第一譯碼器43b的第一窗口電路44b；連接第二譯碼器46的第二窗口電路47；及連接第一、第二窗口電路44b、47的窗口判定電路48。第一譯碼器43b從第一鎖存信號RS1中生成作為相位特性的第一相位特性PC1。第二譯碼器46從第二鎖存信號RS2中生成作為相位特性的第二相位特性PC2。第一窗口電路44b將第一相位特性PC1和窗口值比較，生成第一分頻校正信號CS1。第二窗口電路47將第二相位特性PC2和窗口值比較生成第二分頻校正信號CS2。窗口判定電路48從第一、第二分頻校正信號CS1、CS2中選擇任何一個。即窗口判定電路48通常選第二分頻校正信號CS2，在第二分頻校正信號Cs2為“0”時選擇第一分頻校正信號CS1。
如圖14A所示，光盤11上的已記錄的數據與新記錄的數據按照技術標準決定鏈接位置。即在已記錄的數據上新記錄數據時，標準上規定鏈接位置在第一扇區的第16字節。記錄精度以第一扇區的第16字節為基準，精度要±1字節。記錄控制電路1b對如圖14B所示的擺動信號WS進行計數，檢測扇區的起點，決定生成調制數據MD的定時。還有，記錄數據RD的1個ECC數據塊由16個扇區構成。
以下說明第二實施例的記錄控制電路1b的動作。但是對于與第二實施例的記錄控制電路1a相同的動作，則不再贅述。
(A)矩陣放大器15生成如圖15A、15B所示的擺動信號WS及前置坑信號PS。圖13所示的擺動計數電路57b對擺動時鐘WCLK進行計數，生成扇區脈沖SP。調制數據MD的地址信息AD供給第一、第二地址寄存器42b、45。第一地址寄存器42a如圖15C所示，利用前置坑時鐘PCLK鎖存地址值AD。相反，第二地址寄存器45如圖15D所示，利用扇區脈沖SP鎖存地址值AD。第二鎖存信號RS2如圖16A所示，變成用字節為單位表示1個扇區的值。一個扇區用字節為單位表示就變成2418字節。
(B)然后，第一、第二譯碼器43b、46從第一、第二鎖存信號RS1、RS2分別生成第一、第二相位特性PC1、PC2。第一、第二相位特性PC1、PC2分別提供第一、第二窗口電路44b、47。本例中，設定第一窗口電路44b的正的窗口值為“+4”、負的窗口值為“-4”。又設定第二窗口電路47b的正的窗口值為“+5”，負的窗口值為“-5”。在時刻t1～t4的期間，如圖15D所示，第二譯碼器46生成的相位特性PC為“+1”。因為是大于第二窗口電路47的負的窗口值并小于其正的窗口值，故第二窗口電路47生成“0”。窗口判定電路48由于第二分頻校正信號CS2是“0”，故鎖存第一分頻校正信號CS1。結果，在時刻t3，窗口判定電路48輸出“+1”。
(C)在時刻t5～t8期間，圖15D所示第二相位特性PC2為“-9”，比第二窗口電路47的負的窗口值小。第二窗口電路47在時刻t5～t8期間，生成“+1”。窗口判定電路48在時刻t5～t8期間，由于第二分頻校正信號CS2不是“0”，故第一分頻校正信號CS忽略不計。結果，在時刻t5～t8期間，如圖15F所示，窗口判定電路48生成的“-1”、“0”、及“+1”的值，利用分頻校正寄存器49鎖存。記錄時鐘生成電路30b根據分頻校正值寄存器49b生成的分頻校正信號CS生成記錄時鐘RCLK。
這樣，采用第二實施例，首先以扇區為單位調整與前置坑的位置關系，使記錄同步與前置坑的位置關系大致上一致。此后對記錄同步與前置坑的位置關系作微調。因而，即使鏈接位置大大偏離時仍能以原來的標準在規定的數據位置上記錄新數據。
又如圖17所示，調制電路24b、前置坑譯碼器27b、擺動PLL電路26b、判定電路33b及記錄時鐘生成電路30b能單片集成在同一半導體基板95b上，形成半導體集成電路(芯片狀態)91b。再有，伺服控制電路16、信號處理電路3b、光盤電動機控制電路29及焊接片83a～83k形成于半導體基板95b上。焊接片83a、83h和伺服控制電路16電連接；焊接片83b和解調電路18電連接；焊接片83c和調制電路24b電連接；焊接片83d和前置坑譯碼器27b電連接；焊接片83e和擺動PLL電路26b電連接、焊接片83f和開關電路65電連接；焊接片83g和光盤電動機控制電路29電連接；焊接片83i和數據緩沖電路21電連接；焊接片83j和圖17所示各電路塊電連接；焊接片83k和光盤電動機控制電路29及信號處理時鐘PLL電路32電連接。圖17所示的半導體集成電路91b與圖11一樣，安裝在印刷電路基板96上。
其它實施形態在接受本發明的指導之后，對本領域的技術人員來說，不離開本發明范圍的各種修正是可能的。
在第一實施例中，說明過判定電路33a只對記錄數據RD和前置坑信號PS的相位進行判定。在第二實施例中，說明過判定電路33b分別對記錄數據RD和前置坑信號及以扇區為單位的相位進行判定。但如圖18所示，判定電路33c也可以是只進行記錄數據RD和扇區為單位的相位判定的結構。即判定電路33c的結構為，具備其時鐘輸入端子CK連接擺動計數電路57c，其輸入側連接編碼地址計數器電路40c的地址寄存器42c、連接于地址寄存器42c的譯碼器43c、連接譯碼器43c的窗口電路44c、及啟動端子EN連接定時控制電路58c，輸入側連接窗口電路44c的分頻校正值寄存器49c。另外在DVD+R/RW中，雖然不存在前置坑，但和DVD-R/RW一樣，以扇區為單位記錄記錄數據RD及調制數據MD。因而，自然能用于DVD+R/RW驅動器。
在第一、第二實施例中，以矩陣放大器15、激光驅動電路25、及系統控制器31a、31b不集成在同一塊半導體基板95a、95b上為例進行說明。但是，還可以把矩陣放大器15、激光驅動器25及系統控制器31a、31b集成在同一塊半導體基板95a、95b上作為單塊芯片的系統LSI來構成。另外，第一及第二實施例的半導體集成電路(集成電路片狀態)91a、91b的數據緩沖RAM22也可以為不集成在同一塊半導體基板95a、95b上，而采用外部附加的結構。
在第一實施例中，曾對系統控制器31a、31b生成窗口處理用的相位判定定時脈沖TP的情形作說明。但也可在前置坑譯碼器27a、27b內部另行包括將前置坑信號PS作為輸入信號的相位判定定時脈沖生成電路。
權利要求
1.一種光盤驅動控制器，其特征在于，包括根據作為記錄時的基準時鐘的記錄時鐘對記錄在光盤上的記錄數據進行調制，生成調制數據及所述調制數據的地址信息的調制電路、根據從所述光盤檢測出的前置坑信號，生成前置坑時鐘的前置坑譯碼器、以及根據所述地址信息及所述前置坑時鐘，利用相位特性判定是否正在進行合乎標準的記錄，控制所述記錄時鐘的頻率的判定電路。
2.如權利要求1所述的光盤驅動控制器，其特征在于，所述前置坑譯碼器包括對所述前置坑信號進行波形整形生成所述前置坑時鐘的前置坑限幅電路。
3.如權利要求1所述的光盤驅動控制器，其特征在于，還包括從所述光盤檢測出的擺動信號生成擺動時鐘的擺動PLL電路、以及生成所述記錄時鐘的記錄時鐘生成電路。
4.如權利要求3所述的光盤驅動控制器，其特征在于，所述調制電路包括對所述擺動時鐘進行計數，生成扇區同步信號的擺動計數電路、與自所述光盤上已記錄的數據得到的重放同步信號及所述扇區同步信號中的任一個信號同步地生成定時信號的定時控制電路、在所述定時信號有效時對所述記錄時鐘進行計數，生成調制控制信號及所述地址信息的編碼地址計數電路、以及根據所述調制控制信號，對所述記錄數據進行調制的調制數據生成電路。
5.如權利要求4所述的光盤驅動控制器，其特征在于，所述擺動計數電路還根據所述擺動時鐘生成所述光盤的扇區間隔的脈沖、即扇區脈沖。
6.如權利要求4所述的光盤驅動控制器，其特征在于，所述判定電路包括與所述前置坑時鐘同步地鎖存所述地址信息的地址寄存器、根據鎖存的所述地址信息，生成分頻校正信號的分頻校正電路、以及在所述定時信號有效時鎖存所述分頻校正信號的分頻校正值寄存器。
7.如權利要求6所述的光盤驅動控制器，其特征在于，所述分頻校正電路包括從鎖存的所述地址信息生成所述相位特性的譯碼器、以及將所述相位特性和窗口值作比較，生成所述分頻校正信號的窗口電路。
8.如權利要求7所述的光盤驅動控制器，其特征在于，在所述窗口電路設定正的窗口值及負的窗口值作為所述窗口值。
9.如權利要求6所述的光盤驅動控制器，其特征在于，所述記錄時鐘生成電路包括根據外部來的指令設定信號生成基準分頻信號的分頻設定寄存器、將所述基準分頻信號與所述分頻校正信號相加，生成分頻控制信號的加法器、以及根據所述分頻控制信號生成所述記錄時鐘的PLL電路。
10.如權利要求9所述的光盤驅動控制器，其特征在于，所述PLL電路包括以與控制電壓相對應的頻率振蕩，生成振蕩時鐘的電壓控制振蕩器、利用所述分頻控制信號改變分頻比，對所述振蕩時鐘進行分頻的可編程計數器、對外部來的基準時鐘及所述擺動時鐘中的任一個進行分頻生成分頻時鐘的第一分頻器、根據分頻的所述振蕩時鐘及所述分頻時鐘的相位差生成所述控制電壓的相位比較器、抽出所述控制電壓的低頻成分，提供給所述電壓控制振蕩器的環路濾波器、以及對所述振蕩時鐘進行分頻，生成所述記錄時鐘的第二分頻器。
11.如權利要求5所述的光盤驅動控制器，其特征在于，所述判定電路包括與所述扇區脈沖同步地鎖存所述地址信息的地址寄存器、根據鎖存的地址信息，生成分頻校正信號的分頻校正電路、以及在所述定時信號有效時鎖存所述分頻校正信號的分頻校正值寄存器。
12.如權利要求11所述的光盤驅動控制器，其特征在于，所述分頻校正電路包括從鎖存的所述地址信息生成所述相位特性譯碼器、以及把所述相位特性和窗口值進行比較，生成分頻校正信號的窗口電路。
13.如權利要求12所述的光盤驅動控制器，其特征在于，在所述窗口電路設定正的窗口值及負的窗口值作為所述窗口值。
14.如權利要求11所述的光盤驅動控制器，其特征在于，所述記錄時鐘生成電路包括根據外部來的指令設定信號生成基準分頻信號的分頻設定寄存器、把所述基準分頻信號和所述分頻校正信號相加，生成分頻控制信號的加法器、以及根據所述分頻控制信號生成所述記錄時鐘的PLL電路。
15.如權利要求14所述的光盤驅動控制器，其特征在于，所述PLL電路包括以與控制電壓相對應的頻率振蕩，生成振蕩時鐘的電壓控制振蕩器、利用所述分頻控制信號改變分頻比，對所述振蕩時鐘進行分頻的可編程計數器、對外部來的基準時鐘及所述擺動時鐘中的任一個進行分頻生成分頻時鐘的第一分頻器、根據分頻的所述振蕩時鐘及所述分頻時鐘間的相位差生成所述控制電壓的相位比較器、抽出所述控制電壓的低頻成分供給所述電壓控制振蕩器的環路濾波器、以及對所述振蕩時鐘進行分頻，生成所述記錄時鐘的第二分頻器。
16.如權利要求5所述的光盤驅動控制器，其特征在于，所述判定電路包括和所述前置坑時鐘同地步鎖存所述地址信息，生成第一鎖存信號的第一地址寄存器、和所述扇區脈沖同步地鎖存所述地址信息，生成第二鎖存信號的第二地址寄存器、根據所述第一、第二鎖存信號生成分頻校正信號的分頻校正電路、以及在所述定時信號有效時鎖存所述分頻校正信號的分頻校正值寄存器。
17.如權利要求16所述的光盤驅動控制器，其特征在于，所述分頻校正電路包括從所述的第一鎖存信號生成第一相位特性作為所述相位特性的第一譯碼器、從所述的第二鎖存信號生成第二相位特性作為所述相位特性的第二譯碼器、將所述的第一相位特性與窗口值比較，生成第一分頻校正信號的第一窗口電路、將所述的第二相位特性與窗口值比較，生成第二分頻校正信號的第二窗口電路、以及從所述第一、第二分頻校正信號中選擇任何一個的窗口判定電路。
18.如權利要求17所述的光盤驅動控制器，其特征在于，所述記錄時鐘生成電路包括根據外部來的指令設定信號生成基準分頻信號的分頻設定寄存器、將所述基準分頻信號和所述分頻校正信號相加，生成分頻控制信號的加法器、以及根據所述分頻控制信號生成所述記錄時鐘的PLL電路。
19.一種半導體集成電路，其特征在于，包括半導體集成電路片、集成在所述半導體芯片上，根據記錄時的基準時鐘即記錄時鐘對記錄在光盤上的記錄數據進行調制，生成調制數據及所述調制數據的地址信息的調制電路、集成在所述半導體芯片上，從由所述光盤檢測出的前置坑信號生成前置坑時鐘的前置坑譯碼器、以及集成在所述半導體芯片上，根據所述地址信息及所述前置坑時鐘，判定是否正在進行合乎標準的記錄，控制所述記錄時鐘的頻率的判定電路。
20.一種光盤驅動裝置，其特征在于，包括對光盤照射激光，讀取反射光，生成前置坑信號及擺動信號的激光頭、根據所述前置坑信號及擺動信號，利用相位特性，判定是否正在進行合乎標準的記錄，對記錄在所述光盤上的記錄數據進行調制的記錄控制電路、以及將所述記錄數據提供給所述記錄控制電路的信號處理電路。
全文摘要
本發明涉及一種光盤驅動控制器，該控制器包括根據作為記錄時的基準時鐘的記錄時鐘對記錄在光盤上的記錄數據進行調制，生成調制數據及所述調制數據的地址信息的調制電路、根據從所述光盤檢測出的前置坑信號，生成前置坑時鐘的前置坑譯碼器、以及根據所述地址信息及所述前置坑時鐘，利用相位特性判定是否正在進行合乎標準的記錄，控制所述記錄時鐘的頻率的判定電路。
文檔編號G11B20/16GK1497576SQ0315795
公開日2004年5月19日 申請日期2003年9月1日 優先權日2002年8月30日
發明者林泰弘, 宮野祐一, 一 申請人:株式會社東芝