帶交叉耦合閂鎖讀出放大器的電阻交叉點存儲單元陣列的制作方法

專利名稱：帶交叉耦合閂鎖讀出放大器的電阻交叉點存儲單元陣列的制作方法
技術領域：
本發明一般涉及電阻交叉點存儲單元陣列，更具體地說，本發明涉及具有交叉耦合閂鎖放大器的電阻交叉點存儲單元陣列。
例如，一種典型的MRAM存儲裝置包括存儲單元陣列。字線可沿存儲單元的行延伸，同時位線可沿存儲單元的列延伸。各存儲單元位于字線和位線的交叉點上。各MRAM存儲單元將一比特信息存儲為一種磁化方向。具體地說，每個存儲單元的磁化表示任何給定時間上兩個穩定方向之一。這兩個穩定方向，即平行和逆平行，表示邏輯值0和1。磁化方向影響存儲單元的電阻值。例如，如果磁化方向是平行的，則存儲單元的電阻值可以是第一值R；而如果磁化方向從平行改變為逆平行，則存儲單元的電阻值可以增加到第二值R+ΔR。
一般來說，電阻交叉點存儲單元的邏輯狀態可通過檢測所選存儲單元的電阻值狀態來讀取。不過，檢測陣列中單個存儲單元的電阻值狀態通常較為困難，因為電阻交叉點存儲單元陣列中的所有存儲單元均由許多平行路徑相互連接。因此，在一個交叉點上所得到的電阻值等于與其它字線和位線中的存儲單元的電阻值并聯的該交叉點上的存儲單元的電阻值。另外，如果被檢測的目標存儲單元因所存儲的磁化狀態而具有不同的電阻值狀態，則可能產生一個小的差分電壓。這個小差分電壓可能產生寄生或“潛路徑”電流，這個電流可能干擾目標存儲單元的電阻值狀態的檢測。
因此，在可以開發高密度及快速存取電阻交叉點存儲器之前必須克服的一個障礙是在讀出存儲于所選存儲單元上的數據時對所選電阻交叉點存儲單元的可靠隔離。一般來說，用于隔離這類存儲單元的先有技術屬于三種存儲單元隔離分類之一選擇晶體管隔離技術、二極管隔離技術、以及等電位隔離技術。
已知的晶體管隔離技術通常涉及插入一個選擇晶體管，該晶體管與各個電阻交叉點存儲單元串聯。這種體系結構的特征通常為快速的讀訪問時間。然而，這類串聯晶體管體系結構的特征還在于較差的硅面積利用率，這是因為電阻交叉點存儲單元陣列下面的區域通常預留給串聯晶體管，因此不可用于支持電路。另外，這種隔離技術還存在較差的存儲單元布局密度問題，這是因為在各個存儲單元中分配面積時必須通過通孔將存儲單元連接到襯底中的串聯晶體管。這種隔離技術一般還需要較高的寫電流，因為必須將隔離的寫導體加入存儲單元以提供與讀電路平行的寫電路，并且寫導體的位置導致高的寫電流以產生所需的寫入場。一般來說，這種方法限于單存儲面，因為串聯晶體管必須位于襯底上，并且沒有實際的方法將串聯電阻移出襯底并移入存儲單元面。
二極管隔離技術通常涉及插入一個二極管，該二極管與各個電阻交叉點存儲元件串聯。這種存儲單元陣列體系結構可以采用薄膜二極管來實現，它允許構建多級電阻交叉點存儲器陣列(例如參見美國專利No.5793697)。這種體系結構具有高速操作的可能性。通常與這種體系結構相關的困難在于提供具有符合存儲單元陣列的勢密度的最小工藝形體尺寸的適當薄膜二極管。另外，這種方法對每個存儲元件使用一個二極管，例如，對于目前實際MRAM形體和參數，每個二極管通常需要導通5至15kA/cm2。這種高的電流密度對于在高密度MRAM陣列中實現薄膜二極管是不可行的。
等電位隔離技術通常涉及不采用串聯二極管或晶體管就可以檢測電阻交叉點存儲單元(例如參見美國專利No.6259644)。這種方法可以通過較易制作的存儲元件交叉點陣列來實現。這種交叉點存儲單元陣列體系結構通常具有一種僅受到實現電路技術的最小形體尺寸限制的密度，并且通常需要較低的寫電流。另外，可以較簡單地將這種方法擴展到多級電阻交叉點存儲單元陣列，以便實現極高密度的存儲器。不過，等電位隔離通常難以在大陣列中實現。自動校準和三元采樣讀技術已用來檢測采用等電位隔離技術的大MRAM陣列中的數據，但這些讀出過程通常將讀檢測時間限制為數微秒。
通過以下包括附圖和權利要求在內的說明，本發明的其它特點和優點將會非常明顯。
圖2a和2b說明磁隧道結存儲單元的平行和逆平行磁化方向。
圖3a是

圖1所示電阻交叉點存儲單元陣列的一部分的電路圖，其中包括三個存儲單元組成的多個組，每個均連接在相應的字線和公共組隔離二極管之間。
圖3b是根據本發明的讀出放大器電路的電路圖，該讀出放大器電路能夠讀出流經連接到隔離二極管的存儲單元的電流。
圖3c是根據本發明的讀出放大器電路的電路圖，該讀出放大器電路能夠讀出流經存儲單元的電流。
圖4說明在圖3所示讀出放大器上執行時數據單元和參考單元的讀出及輸出的時序圖。
圖5說明在根據本發明的讀出操作中所使用的偏置方案的流程圖。
參照圖1，在一個實施例中，數據存儲裝置8包括電阻交叉點存儲單元陣列10、沿交叉點存儲單元陣列12的行延伸的多條字線14、以及沿交叉點存儲單元陣列12的列延伸的多條位線16。存儲單元陣列10的存儲單元12可作為多種傳統電阻存儲元件中任何一種來實現，包括磁隨機存取存儲器(MRAM)元件、相變存儲元件以及一次寫入(如基于熔絲或反熔絲)的電阻存儲元件。
數據存儲裝置8還包括多個讀電路20，每個讀電路均通過相應的位線16耦合到存儲單元12的一個或多個相關集合。每個讀電路20均可讀出流經相關組(一個或多個組)存儲單元12中的某個存儲單元的電流。控制電路22根據所接收的位線地址(AY)有選擇地將相關讀電路20耦合到所選位線16。每個控制電路22包括一組開關，它將每個位線16連接到恒定電壓(VA)的電壓源或者連接到相關的讀電路20。字線解碼電路18根據所接收的字線地址(AX)有選擇地激活特定的字線14。在讀操作過程中，字線解碼電路18可通過將所選字線14連接到地并將恒定電壓(VA)施加到其它未選取字線上，來激活所選字線14。各讀電路20的輸出端耦合到數據存儲裝置8的相應輸入/輸出(I/O)板的輸入端。
在所述實施例中，所示電阻交叉點存儲單元陣列具有較少量的存儲單元12。不過，其它實施例可包括大量存儲單元。例如在一個實施例中，電阻交叉點存儲單元陣列10包括存儲單元12的1024×1024陣列以及256個讀電路20，每個讀電路20配置為四條位線16的間距。在這個實施例中，總共四條位線16可復用到各個讀電路20中。某些實施例可包括多級存儲單元陣列12。在這些實施例中，不同級的位線16可復用到讀電路20中。
在某些實施例中，數據存儲裝置8還可包括寫電路(未示出)，用于將信息寫入電阻交叉點存儲器陣列10的存儲單元12中。
下面將會詳細說明，電阻交叉點存儲單元陣列10的體系結構實現了采用具有實用尺寸和電流密度特性的隔離二極管的高密度制造及高速操作。數據存儲裝置8還包括新穎的等電位隔離電路，它基本避免了原來會干擾存儲單元12的電阻值狀態的讀出的寄生電流。
下面參照附圖所示的例示實施例，并將采用特定語言進行說明。但應當知道，這絕不是意在限制本發明的范圍。掌握了本公開的本領域技術人員會發現對本文所述的發明性特性的變更及其它修改方案，以及本文所述發明原理的其它應用，均落入本發明的范圍之內。
如圖所示，為便于說明，本發明以磁隨機存取存儲裝置來實施。MRAM裝置包括存儲單元陣列以及用于從存儲單元讀數據的讀電路。包括等電位應用裝置和差分讀出放大器的讀電路能夠可靠地讀出陣列中所選存儲單元的不同電阻值狀態。
下面參照圖1，說明信息存儲裝置8，其中包括存儲單元元件12a和12b的電阻交叉點陣列10。存儲單元元件12a和12b以行和列排列，其中行沿x軸方向延伸，以及列沿y軸方向延伸。僅給出了少量存儲單元元件12a和12b以簡化對信息存儲裝置8的圖示。在實踐中，可使用任何大小的陣列。
作為字線14的跡線在存儲單元陣列10的一側的平面中沿x軸方向延伸。作為位線16a和16b的跡線在存儲單元陣列10的相鄰側的平面中沿y軸方向延伸。陣列10的每行可有一條字線14，以及陣列10的每列可有一條位線16a或16b。各個存儲單元元件12a、12b位于字線14和位線16a或16b的交叉點上。
存儲單元部件12a和12b可包括薄膜存儲元件，例如磁隧道結(SDT結是一種磁隧道結)或相變裝置。一般來說，存儲單元12a和12b可包括任何通過影響元件的標稱電阻值大小來存儲或產生信息的元件。這些其它類型的元件包括作為只讀存儲器的一部分的多晶硅電阻器以及可經過編程通過將材料狀態從晶態改變為非晶態或從非晶態改變為晶態來改變電阻值狀態的相變裝置。
例如，如果SDT結的磁化方向是并行的，則其電阻值為第一值(R)；并且如果其磁化方向從并行改變為逆平行，則其電阻值增加到第二值(R+ΔR)。典型的第一電阻值(R)可以約為10kΩ-1MΩ，以及電阻值的典型變化(ΔR)可以約為第一電阻值(R)的30％。
即使沒有外部電源，每個存儲單元元件12a和12b也保持其磁化方向。因此，存儲單元元件12a和12b是非易失的。
數據以比特-比特非的方式存儲在存儲單元元件12a和12b中。兩個存儲單元元件12a和12b被分配給數據的各個比特一個存儲單元元件(“數據”元件)12a存儲該比特的值，以及另一存儲單元元件(“參考”元件)12b存儲該值的補碼。這樣，如果數據元件12a存儲邏輯‘1’，則其相應的參考元件12b存儲邏輯‘0’值。數據元件12a的各列與位線16a連接到位線16a，以及參考元件12b的各列連接到位線16b。
存儲單元12不限于任何特定類型的裝置。諸如MRAM的自旋相關隧道(SDT)裝置非常適合交叉點存儲器。典型的SDT裝置包括“固定”層和“活動”層。固定層具有定向在一個面中的磁化狀態，但在有關范圍內出現外加場時仍保持固定。活動層具有可通過外加場而旋轉的磁化狀態，以及其方向是沿“易磁化軸”并與固定層磁化狀態平行。活動層的磁化方向或者如圖2a所示，與固定層的磁化平行，或者如圖2b所示，與固定層的磁化逆平行，它們分別對應于低阻態和高阻態。
再看圖1，信息存儲裝置8包括行解碼器18，用于在讀和寫操作中選擇字線14。所選字線14可在讀操作期間連接到地。寫電流可在寫操作期間施加到所選字線14。
信息存儲裝置8包括讀電路，用于在讀操作期間檢測所選存儲單元元件12a和12b的電阻值狀態；以及寫電路，用于在寫操作期間將電流提供給所選字線和位線14、16a和16b。讀電路一般地以20表示。沒有示出寫電路以簡化對信息存儲裝置8的說明。
讀電路20包括多個控制電路22以及讀出放大器24。多條位線16連接到各控制電路22。每個控制電路22包括用于選擇位線的解碼器。所選存儲單元元件12位于所選字線14和所選位線16的交叉點上。
還將在圖5所示的流程圖中說明讀操作，在讀操作期間，所選元件12a和12b通過所選字線14連接到地，如框504所示。每個控制電路選擇與數據元件12a相交的列的位線16a，并選擇與參考元件12b相交的相應列的位線16b。與數據元件12a相交的列的所選位線16a連接到其相應讀出放大器24的讀出節點S0，如框502所示。框502和504的步驟可顛倒，并且它們的實現順序并不重要。與參考元件12b相交的列的所選位線16b連接到其相應讀出放大器24的參考節點R0。各讀出放大器24包括差分放大器和交叉耦合閂鎖電流讀出放大器，用于比較位線16a和16b上的信號。這種比較表明所選數據元件12a的電阻值狀態，從而表明存儲在所選數據元件12a中的邏輯值。將讀出放大器24的輸出提供給數據寄存器26，后者又連接到信息存儲裝置8的I/O板28。
所有未選取字線14均連接到恒定電壓源，該電壓源提供陣列電壓(VA)，如框506所示。外部電路可提供恒定電壓源。恒定電壓源施加到未選取字線的子集上，而讀出放大器24將相同的電位施加到所選位線16上。將這種等電位隔離應用于陣列10減少了寄生電流。
讀電路20能讀出m比特字的數據，從而同時讀出了許多(m個)存儲單元元件12a和12b的電阻值狀態，它被表示為框508的電流測量步驟。M比特字可通過同時操作m個連續的讀出放大器24來讀出。
參照圖3a，在一個實施例中，電阻交叉點存儲單元陣列10的存儲單元12排列多個組15，每組兩個或多個存儲單元12。例如，在所述實施例中，各組15包括三個存儲單元12。每組15的存儲單元12連接在相應的位線16和連接到字線14的公共組隔離二極管13之間。電阻交叉點存儲單元陣列10具有與二極管隔離體系結構相關的高速操作優點以及在可采用具有實用尺寸和電流密度特性的隔離二極管實現的體系結構中的等電位隔離結構的高密度優點。在某些實施例中，可采用傳統的薄膜二極管制作工藝與存儲單元12一起制造隔離二極管13，從而允許構造多級電阻交叉點存儲器陣列。
對于讀操作，通過選擇對應于目標存儲單元的字線14、并將其連接到地電位，從而在電阻交叉點存儲器陣列10中讀出數據。同時，位線16a和16b都連接到參考/讀出對中的讀電路20。陣列電位(VA)從電壓源的輸出施加到所選組的未選取位線16上。同時，陣列電位(VA)還施加到讀出放大器24的輸入端，它在所選位線16a和16b上產生耦合電壓(VA’)。耦合電壓(VA’)基本上等于陣列電壓(VA)。未選組的位線保持浮置。在陣列的上述偏置狀況下，只有所選組15的位單元由電位電壓VA正向偏置，因此參考電流I_ref(I_參考)和讀出電流I_data(I_數據)分別流經存儲單元12a和12b。它們將由放大器24來檢測，以便確定位單元的狀態。另外，電流流入所選組的未選取位單元，但它們不會干擾參考和數據電流。
圖3b說明另一實施例，其中各存儲單元12直接耦合到單個隔離二極管13，如圖所示。陣列10至放大器24的操作與圖3a所示相似，下面進行說明。
通過將所選字線14連接到地電位，并將所有未選取字線連接到電位(VA)，以使泄漏電流對數據和參考電流的影響最小，從而在存儲器陣列10上執行讀操作。所選位線16a和16b通過復用器22和節點R0和S0連接到讀出放大器24的輸入端。讀出放大器的其它輸入端連接到與未選字線相同的電位(VA)。這樣，所選位線16a和16b被偏置為基本上等于(VA)的電位(VA’)，同時其它未選位線保持浮置。在上述偏置條件應用于陣列的情況下，只有所選存儲器12a和12b由電位電壓(VA)正向偏置，結果是參考電流I_ref和讀出電流I_data流經存儲單元12a和12b并由放大器24讀出，以確定位單元的狀態。
此外，圖3c說明沒有任何隔離二極管的存儲單元12。陣列10與放大器24的工作與圖3a所示相同，只不過沒有隔離二極管，以及通常對整個電路的限制。在陣列10中，磁隧道結12連接到許多平行路徑，這影響了對陣列中比特的檢測。可通過采用美國專利No.6259644中公開的“等電位”法來處理這個問題，該專利涉及將電位施加到所選位線16a和16b上，以及向未選取位線16的子集提供相同的電位，并且可以是未選取字線14。所選字線14連接到地電位。因此，只有連接到所選字線14的結上才具有電壓(VA)，從而電流流入這些結中，并且它們不會相互干擾。因此，參考電流I_ref和讀出電流I_data可由讀出放大器準確地讀出，它確定所存儲數據比特的狀態。
讀出放大器24對三個圖3a、3b、3c都是共同的，其操作在每個應用中亦相同。讀出放大器24包括放大器30，它具有第一輸入節點S1和第二輸入節點R1。放大器30可包括FET 30a、30b、30c和30d，它們形成交叉耦合閂鎖放大器。在一個實施例中，晶體管30a和30c是P溝道晶體管，而晶體管30b和30d是N溝道晶體管。讀允許晶體管32在讀操作中允許FET 30，后者又允許輸出OUTPUT和OUTPUT，它們處于互補狀態以進行平衡。晶體管34a和34b偏置為將節點S1和R1鉗位在接近地電位。一旦晶體管32斷開，交叉耦合閂鎖電路則將電流IS與IR進行比較，使OUTPUT和OUTPUT進入相應狀態，這一方面在圖4所示讀出放大器的讀時序圖中進行說明。
單元12b作為參考位，而單元12a是數據位，兩者都位于相同的字線14上。地電位施加到所選字線上。前置放大器36具有第一輸入端，它連接到電壓源(VA)，并且其輸出連接到晶體管36a的柵極輸入端。晶體管36a的源極端子和前置放大器36的第二輸入端連接到單元12a所在的所選位線16a。類似地，前置放大器38的第一輸入端連接到電壓源VA，其輸出連接到晶體管38a的柵極輸入端。晶體管38a的源極端子和前置放大器38的第二輸入端連接到單元12b所在的所選位線16b。前置放大器36和38將位線16a和16b上的電壓調節為基本上等于電壓(VA)的電位(VA’)。這樣，所選存儲元件12a和12b具有在其上的電位(VA)。
結果，電流I_ref＝(VA-Vd)/R12a流入所選元件12a中，以及電流I_data＝(VA-Vd)/R12b流入所選元件12b中，其中R12a和R12b是存儲單元12的電阻值，以及Vd是二極管13的正向二極管電壓，該電壓通常約為0.7V。這些電流還流經晶體管36a和38a。與晶體管36a相同的晶體管36b是36a的電流反射鏡，它攜帶電流IR以將其傳送給讀出放大器30的輸入端。電流IR等于I_ref。同樣，與晶體管38a相同的晶體管38b是38a的電流反射鏡，它攜帶電流IS并將其傳送給讀出放大器30的另一輸入端。電流IS等于I_data。
開始，如圖4所示，當讀允許(Read Enable)被拉高時接通晶體管32。它迫使OUTPUT和OUTPUT類似于約為Vdd和地之間的中點。
一旦讀允許開關32斷開，交叉耦合閂鎖放大器檢測電流IS和IR的幅度差。當IS小于IR時，輸出為高，這表示R12b處于平行狀態，而R12a處于逆平行狀態。當IS大于IR時，輸出為低，表示R12b處于逆平行狀態，而R12a處于平行狀態。
前置放大器36和38最好是經過校準，使其偏移電壓(ofst1，ofst2)之差為最小。偏移電壓(ofst1，ofst2)彼此應當非常接近相等，并且它們應當接近零。晶體管對36a、b以及38a、b的特性和大小最好匹配，使它們不太可能損害讀出信號IS和IR。
檢測可在電流模式或電壓模式中進行。在電流模式下，前置放大器36和38將讀出和參考節點S0、R0上的電壓調節為等于陣列電壓VA。所選元件12a和12b上的壓降所產生的讀出和參考電流(IS和IR)流入差分電流讀出放大器30的輸入節點S1、R1。
在電壓模式下，讀出電流(IS)被轉換為電壓(例如通過在一段時間上對讀出電流積分)，或者簡單地用一對電阻偏移電壓IS和IR。當IS小于IR時，節點S1上的電位低于節點R1上的電位。
一旦在交叉耦合放大器30的輸出端上產生了可靠信號，則放大器30的輸出被選通到數據寄存器26中。可提供芯片上控制器29(見圖1)來產生信號STR，用于使放大器30的輸出選通到數據寄存器26中。選通信號STR可以簡單的為一個由上一地址或寫/讀命令所產生的延時脈沖。
如果輸出節點上的輸出為高，則表示電阻數據值為低，而如果輸出節點上的輸出為低，則表示電阻數據值為高。交叉耦合閂鎖放大器的使用提供了優于先有技術的優點。一個優點在于采用交叉耦合閂鎖放大的差分檢測能夠濾除共模噪聲失真。它產生更清晰且更易于識別的輸出信號。此外，放大器還提供了更好的分辨率，這是因為電荷注入讀出放大器僅結合了電流信號。另外，從放大器中看到，采用交叉耦合閂鎖及電流反射鏡電路實際上消除了DC電流和泄漏電流。而且，還提供了通過采用同一組中的參考MTJ的非破壞性讀取，它與先有技術設計所需的破壞性讀取相反。破壞性讀操作通過多次讀取而損害了信號質量。此外，根據本發明的差分讀出放大器提供了比先有技術更簡單的設計，它包括電流反射鏡和電荷注入放大器。選擇二極管/晶體管中出現的性能改變不影響信號的檢測，這與先有技術解決方案相反。它精簡了制造成本并減少了通常與先有技術系統相關的表面積。
雖然上述實施例代表了本發明，但通過思考本說明書及所附權利要求，或者通過所公開發明的實施例的實踐，本領域的技術人員將非常清楚其它實施例。本文的說明書及實施例應當僅看作是例示性的，同時，本發明由權利要求書及其等效物定義。
權利要求
1.一種信息存儲裝置，它包括電阻交叉點存儲單元陣列；多條字線；多條位線，其中所述存儲單元排列為多個組，每組具有兩個或更多存儲單元，所述每組存儲單元連接在相應字線和耦合到位線的公共隔離二極管之間；以及差分讀出放大器，它耦合到所述存儲單元陣列，包括第一和第二輸入節點；第一前置放大器，耦合到所述第一輸入節點；第二前置放大器，耦合到所述第二輸入節點；交叉耦合閂鎖放大器，它耦合到所述第一前置放大器的輸出端和第二前置放大器的輸出端，以確定所述陣列中存儲單元的阻態。
2.如權利要求1所述的信息存儲裝置，其特征在于所述差分讀出放大器還包括電流反射鏡，它耦合到所述第一和第二前置放大器。
3.如權利要求1所述的信息存儲裝置，其特征在于所述交叉耦合閂鎖放大器能夠將流經所選存儲單元的電流與流經一個或多個參考單元的電流進行比較。
4.如權利要求1所述的信息存儲裝置，其特征在于還包括多個讀電路，其中每個讀電路通過相應的位線耦合到一個或多個存儲單元的相關組，并能夠檢測流經所述相關組的存儲單元的電流。
5.如權利要求1所述的信息存儲裝置，其特征在于還包括多個比較器電路，其中每個比較器電路耦合到相關讀電路，并能夠將模擬差分讀出電壓轉換為數字輸出讀信號。
6.如權利要求1所述的信息存儲裝置，其特征在于還包括電壓源，它連接到所述未選取字線和所述位線并能設置電阻交叉點存儲單元陣列中的電壓電平，以基本阻止寄生電流流過未選取存儲單元。
7.如權利要求6所述的信息存儲裝置，其特征在于還包括第二電壓源，它經前置放大器耦合到所述所選位線，并能夠設置陣列中的所述所選電阻交叉點存儲單元上的電壓電平，從而產生參考及數據電流，用于檢測所述所選位單元的狀態。
8.如權利要求1所述的信息存儲裝置，其特征在于每個存儲單元包括磁隨機存取存儲元件。
9.一種差分讀出放大器，用于檢測存儲單元陣列中所選位單元的電阻狀態，包括第一輸入節點，耦合到所述所選位單元；第二輸入節點，耦合到所述存儲單元陣列中的參考單元；第一前置放大器，耦合到所述第一輸入節點；第二前置放大器，耦合到所述第二輸入節點；交叉耦合閂鎖放大器，耦合到所述第一前置放大器的輸出端以及所述第二前置放大器的輸出端，以確定所述所選位單元與所述存儲單元陣列中的所述參考單元相比的電阻狀態。
10.如權利要求9所述的差分讀出放大器，其特征在于所述差分讀出放大器還包括電流反射鏡，耦合到所述第一和第二前置放大器。
11.如權利要求9所述的差分讀出放大器，其特征在于所述交叉耦合閂鎖放大器能夠將流經所選存儲單元的電流與流經一個或多個參考單元的電流進行比較。
12.如權利要求9所述的差分讀出放大器，其特征在于還包括多個讀電路，其中每個讀電路通過相應的位線耦合到一個或多個存儲單元的相關組，并能夠檢測流經所述相關組的存儲單元的電流。
13.如權利要求9所述的差分讀出放大器，其特征在于還包括多個比較器電路，其中每個比較器電路耦合到相關讀電路，并能夠將模擬差分讀出電壓轉換為數字輸出讀信號。
14.如權利要求9所述的差分讀出放大器，其特征在于每個存儲單元包括磁隨機存取存儲元件。
全文摘要
公開了一種數據存儲裝置8，它包括存儲單元12的電阻交叉點陣列10、多條字線14和多條位線16、以及采用交叉耦合閂鎖讀出電路的讀出放大器24。在一個實施例中，存儲單元可以是單交叉點。在另一個實施例中，存儲單元排列為多個組15，每組兩個或多個存儲單元。每組的存儲單元連接在相應字線14和耦合到位線16的公共隔離二極管13之間。
文檔編號G11C11/15GK1455414SQ0310776
公開日2003年11月12日 申請日期2003年3月31日 優先權日2002年4月30日
發明者L·T·特蘭 申請人:惠普公司