使用于存儲器單元電路的數(shù)據(jù)感應(yīng)方法

專利名稱：使用于存儲器單元電路的數(shù)據(jù)感應(yīng)方法
技術(shù)領(lǐng)域：
本發(fā)明提供一種使用于存儲器單元電路的數(shù)據(jù)感應(yīng)方法，特別涉及一種利用二電流的差對負(fù)載節(jié)點(diǎn)進(jìn)行充放電以感應(yīng)出負(fù)載電壓的數(shù)據(jù)感應(yīng)方法。
背景技術(shù)：
在目前市面上的各種電子產(chǎn)品中，存儲器向來為其中十分重要而不可或缺的元件之一，通常在存儲器中包括由多個(gè)存儲單元(Memory Cell)的存儲單元陣列(Array)，其中每存儲單元是用來儲存一位的數(shù)據(jù)，該存儲單元能夠依據(jù)其所連接的各種控制信號(例如來自于字線及位線等的控制信號)來進(jìn)行數(shù)據(jù)寫入(Program)、數(shù)據(jù)刪除(Erase)及數(shù)據(jù)讀取(Read)等的操作。而該存儲器通常也會包括感應(yīng)放大器(Sense Amplifier)，其功能是用于在該存儲器對其中的存儲單元進(jìn)行數(shù)據(jù)讀取時(shí)，感應(yīng)儲存于該存儲單元中的數(shù)據(jù)并將該數(shù)據(jù)放大以產(chǎn)生對應(yīng)于該數(shù)據(jù)的輸出信號。
請參閱圖1，圖1中示出了已知技術(shù)的感應(yīng)放大器10的示意圖。如圖1所示，感應(yīng)放大器10包括NMOS晶體管12、14，用來提供感應(yīng)放大器10所需的增益；PMOS晶體管16、18，以電流鏡像的形式相互連接，用來作為感應(yīng)放大器10的主動負(fù)載；以及NMOS晶體管20，其柵極耦合至偏壓電壓VB，用來提供感應(yīng)放大器所需的偏壓電流。如上所述，感應(yīng)放大器10是一差動放大器，其能夠?qū)腘MOS晶體管12、14的柵極輸入的二輸入端Vin+、Vin-所輸入的信號的差放大，而該放大的結(jié)果則可由從NMOS晶體管14的漏極所取出的輸出端Vout上的輸出信號來代表。
通常當(dāng)感應(yīng)放大器10應(yīng)用于該存儲器中時(shí)，其輸入端Vin+能夠耦合于存儲單元，而輸入端Vin-則能夠耦合于參考電壓，感應(yīng)放大器10的操作原理如下。當(dāng)該存儲器將要對該存儲單元進(jìn)行數(shù)據(jù)讀取時(shí)，其能夠以各種控制信號控制該存儲單元以使該存儲單元產(chǎn)生對應(yīng)于其所儲存的數(shù)據(jù)的電流，經(jīng)由特定的電路設(shè)計(jì)，該電流能夠被轉(zhuǎn)換為電壓并輸入感應(yīng)放大器10的輸入端Vin+，而感應(yīng)放大器10則能夠?qū)妮斎攵薞in+、Vin-所輸入的該電壓及該參考電壓進(jìn)行差動放大以便在其輸出端Vout產(chǎn)生對應(yīng)于該存儲單元所儲存的數(shù)據(jù)的輸出信號。
然而實(shí)際上該存儲器利用感應(yīng)放大器10進(jìn)行數(shù)據(jù)讀取時(shí)，包括更復(fù)雜的操作，通?？煞譃轭A(yù)先充電(Pre-Charge)、數(shù)據(jù)感應(yīng)(Data Sensing)、數(shù)據(jù)鎖定(Data Latching)等三個(gè)步驟。其中預(yù)先充電是指由于位于感應(yīng)放大器10的輸入端Vin+、Vin-上的電壓值會因先前的數(shù)據(jù)讀取操作而相互偏移，彼此有所差異，為了不讓此差異成為下一次數(shù)據(jù)讀取的誤差因素，故在每一次利用感應(yīng)放大器10放大儲存于該存儲單元中的數(shù)據(jù)前，該存儲器均會利用預(yù)先充電機(jī)制將輸入端Vin+、Vin-的電壓值充電至同一電位(即將輸入端Vin+的電壓值充電至與該參考電壓相同)；數(shù)據(jù)感應(yīng)則指前段所述利用感應(yīng)放大器10感應(yīng)儲存于該存儲單元中的數(shù)據(jù)并放大輸出相對應(yīng)的輸出信號的操作；而數(shù)據(jù)鎖定則是指當(dāng)感應(yīng)放大器10輸出對應(yīng)于該存儲單元所儲存的數(shù)據(jù)的輸出信號后，為了保存此輸出結(jié)果而不使其因后續(xù)的操作而流失，故利用一鎖定器鎖定該輸出信號以供后級電路的使用。
上述諸如預(yù)先充電、數(shù)據(jù)感應(yīng)、及數(shù)據(jù)鎖定等的電路操作均需要十分精密的時(shí)序控制來控制其先后順序，以確保其輸出結(jié)果的正確性，故為了達(dá)到此目的，在該存儲器中通常需要控制電路來產(chǎn)生有先后順序的控制信號，該控制電路大部分是由邏輯門及延遲電路(Delay Circuit)所組成，而延遲電路由于會使用到大量的電容，故其為十分占電路面積的電路。對于高密度(High Density)存儲器來說，由于其中包括為數(shù)眾多的存儲單元，故在該高密度存儲器中存儲單元陣列會占有十分龐大的面積，在此情況下，該控制電路所占的面積相對來說是可以接受的。但是對于低密度(Low Density)存儲器來說，其中所包括的存儲單元數(shù)目有限，故該低密度存儲器的存儲單元陣列并不能夠占有很大的面積，然而該控制電路若將要達(dá)成前述時(shí)序控制的目的，其電路復(fù)雜程度與所占的面積將與該高密度存儲器中的控制電路相差不多，在此情況下，該控制電路相對來說將占去該低密度存儲器太大比例的面積。

發(fā)明內(nèi)容
因此本發(fā)明的主要目的在于提供一種使用于存儲器單元電路中，無需精密時(shí)序控制的數(shù)據(jù)感應(yīng)方法，以解決上述以知的問題。
根據(jù)本發(fā)明的權(quán)利要求，提供了一種使用于存儲器單元電路的數(shù)據(jù)感應(yīng)方法，該存儲器單元電路包括第一存儲單元，用來儲存非易失的第一數(shù)據(jù)；第二存儲單元，用來儲存非易失的第二數(shù)據(jù)；第一寫入開關(guān)，耦合至第一存儲單元，用來控制第一數(shù)據(jù)的輸入；第二寫入開關(guān)，耦合至第二存儲單元，用來控制第二數(shù)據(jù)的輸入；以及偏壓電路，其包括第一偏壓開關(guān)、第二偏壓開關(guān)及負(fù)載節(jié)點(diǎn)，第一偏壓開關(guān)耦合于第一存儲單元及該負(fù)載節(jié)點(diǎn)之間，第二偏壓開關(guān)耦合于第二存儲單元及該負(fù)載節(jié)點(diǎn)之間。而該方法包括開啟第一及第二寫入開關(guān)并關(guān)閉第一及第二偏壓開關(guān)使得該存儲器單元電路處于寫入模式，以將第一數(shù)據(jù)寫入第一存儲單元，并將第二數(shù)據(jù)寫入第二存儲單元；以及關(guān)閉第一及第二寫入開關(guān)并開啟第一及第二偏壓開關(guān)使得該存儲器單元電路處于讀取模式，以便從第一存儲單元輸出對應(yīng)于第一數(shù)據(jù)的第一電流至該偏壓電路，且從該偏壓電路輸出對應(yīng)于第二數(shù)據(jù)的第二電流至第二存儲單元，并利用第一電流及第二電流的差對該負(fù)載節(jié)點(diǎn)進(jìn)行充放電以感應(yīng)出負(fù)載電壓。
本發(fā)明是利用由存儲單元所產(chǎn)生的電流來對該負(fù)載節(jié)點(diǎn)進(jìn)行充放電，以便在該負(fù)載節(jié)點(diǎn)感應(yīng)出該負(fù)載電壓而將儲存于該存儲單元中的數(shù)據(jù)讀取出來，由于本發(fā)明無須如已知技術(shù)使用感應(yīng)放大器的數(shù)據(jù)感應(yīng)方法中一般包括的預(yù)先充電、數(shù)據(jù)感應(yīng)、及數(shù)據(jù)鎖定等的復(fù)雜的電路操作，因此不需要占有大量面積的控制電路來進(jìn)行時(shí)序控制，而僅需簡單的控制電路即可完成操作。


圖1為已知技術(shù)的感應(yīng)放大器的示意圖。
圖2為本發(fā)明的存儲器單元電路的第一實(shí)施例的功能方塊圖。
圖3為圖2中的存儲器單元電路的電路圖。
圖4為圖2中的存儲器單元電路的另一電路圖。
圖5(a)為使用在圖3及圖4中的存儲器單元電路的數(shù)據(jù)寫入方法的流程圖。
圖5(b)為使用在圖3及圖4中的存儲器單元電路的數(shù)據(jù)讀取方法的流程圖。
圖6為本發(fā)明的存儲器單元電路的第二實(shí)施例的功能方塊圖。
圖7為圖6中的存儲器單元電路的電路圖。
圖8為圖6中的存儲器單元電路的另一電路圖。
圖9(a)為使用在圖7及圖8中的存儲器單元電路的數(shù)據(jù)寫入方法的流程圖。
圖9(b)為使用在圖7及圖8中的存儲器單元電路的數(shù)據(jù)讀取方法的流程圖。
附圖標(biāo)號說明10感應(yīng)放大器12、14、20 NMOS晶體管16、18 PMOS晶體管30、50存儲器單元電路32、34、52存儲單元36、56偏壓電路38、58放大電路54參考電流單元具體實(shí)施方式
請參閱圖2，圖2中示出了本發(fā)明的數(shù)據(jù)感應(yīng)方法所使用的存儲器單元電路的第一實(shí)施例的功能方塊圖。本發(fā)明的存儲器單元電路30包括第一存儲單元32，用來儲存非易失的第一數(shù)據(jù)D1，以便在存儲器單元電路30處于讀取模式(Read Mode)時(shí)輸出對應(yīng)于第一數(shù)據(jù)D1的第一電流I1；第二存儲單元34，用來儲存非易失的第二數(shù)據(jù)D2，以便在存儲器單元電路30處于該讀取模式時(shí)輸入對應(yīng)于第二數(shù)據(jù)D2的第二電流I2；偏壓電路36，耦合至第一存儲單元32及第二存儲單元34，用于在存儲器單元電路30處于該讀取模式時(shí)從第一存儲單元32輸入第一電流I1并輸出第二電流I2至第二存儲單元34；以及放大電路38，耦合至偏壓電路36的負(fù)載節(jié)點(diǎn)NLOAD(未示在圖2中)，用于在第一電流I1及第二電流I2的差對負(fù)載節(jié)點(diǎn)NLOAD的等效電容進(jìn)行充放電而感應(yīng)出負(fù)載電壓VLOAD時(shí)輸入并放大負(fù)載電壓VLOAD，以輸出對應(yīng)于第一數(shù)據(jù)D1的輸出信號Dout。
存儲器單元電路30另外包括控制電路(未示在圖2中)，耦合于第一存儲單元32、第二存儲單元34及偏壓電路36以提供多個(gè)控制信號，用于在存儲器單元電路30處于寫入模式(Program Mode)時(shí)及該讀取模式時(shí)于該多個(gè)控制信號輸入不同的邏輯值，此處需注意的是，第一數(shù)據(jù)D1及第二數(shù)據(jù)D2是當(dāng)存儲器單元電路30處于該寫入模式時(shí)分別被寫入第一存儲單元32及第二存儲單元34中的數(shù)據(jù)，而第一數(shù)據(jù)D1及第二數(shù)據(jù)D2是相互互補(bǔ)的數(shù)據(jù)，亦即若存儲單元32處于寫入狀態(tài)(PGM state)，則存儲單元34處于擦除狀態(tài)(ERASE state)，而若存儲單元32處于該擦除狀態(tài)，則存儲單元34能夠處于該寫入狀態(tài)。
請參閱圖2及圖3，圖3中示出了圖2的存儲器單元電路30的電路圖。在圖3中，第一存儲單元32及第二存儲單元34分別為存儲單元X1、X2，存儲單元X1、X2是具有堆疊柵結(jié)構(gòu)的快閃存儲單元(Flash Memory Cell)，其包括控制柵極、浮動?xùn)艠O及二端點(diǎn)。偏壓電路36包括第一偏壓開關(guān)S1及第二偏壓開關(guān)S2，第一偏壓開關(guān)S1耦合于存儲單元X1及負(fù)載節(jié)點(diǎn)NLOAD之間以控制第一電流I1的輸入，第二偏壓開關(guān)S2耦合于存儲單元X2及負(fù)載節(jié)點(diǎn)NLOAD之間以控制第二電流I2的輸出。而放大電路38則為反相器XINV，耦合于負(fù)載節(jié)點(diǎn)NLOAD以輸入并放大負(fù)載電壓VLOAD而產(chǎn)生輸出信號Dout。
圖3中的存儲器單元電路30亦包括寫入數(shù)據(jù)輸入端Din，寫入數(shù)據(jù)輸入端Din能夠輸入存儲器單元電路30處于該寫入模式時(shí)將要儲存于存儲單元X1中的第一數(shù)據(jù)D1。圖3中的存儲器單元電路30還包括反相器INV、第一寫入開關(guān)SP1及第二寫入開關(guān)SP2，寫入數(shù)據(jù)輸入端Din耦合至反相器INV的輸入端(故反相器INV的輸出端輸出能夠輸出第二數(shù)據(jù)D2)，第一寫入開關(guān)SP1耦合于寫入數(shù)據(jù)輸入端Din及存儲單元X1之間以控制第一數(shù)據(jù)D1的輸入，第二寫入開關(guān)SP2耦合于反相器INV的輸出端及存儲單元X2之間以控制第二數(shù)據(jù)D2的輸入。圖3中的存儲器單元電路30又包括控制電路(未示在圖3中)，該控制電路能夠提供模式選擇信號PGM耦合至第一及第二寫入開關(guān)SP1、SP2以控制其開啟；字線信號ZWL耦合至存儲單元X1、X2的控制柵極；第一偏壓信號BIASU耦合至第一偏壓開關(guān)S1以控制其開啟；以及第二偏壓信號BIASD耦合至第二偏壓開關(guān)S2以控制其開啟。
圖3中的存儲器單元電路30另外包括電源供應(yīng)器與偏壓電壓電路(未示在圖3中)，該電源供應(yīng)器能夠提供第一電壓Vpp、第二電壓Vdd、及接地電壓Vss，其中第一電壓Vpp是指非易失存儲器將要進(jìn)行數(shù)據(jù)寫入時(shí)所需的升壓電壓(Pumped Voltage)，在圖3中，當(dāng)數(shù)據(jù)寫入時(shí)，電壓源VCP與電壓源VSP為電壓Vpp。第二電壓Vdd與接地電壓Vss則為進(jìn)行數(shù)據(jù)讀取時(shí)所需的系統(tǒng)電壓，而第一電壓Vpp的電位通常高于第二電壓Vdd。此外，該偏壓電壓電路提供第一偏壓Vbu與第二偏壓Vbd，其中第一偏壓Vbu用來控制第一偏壓開關(guān)S1以使其開啟時(shí)能夠讓第一偏壓開關(guān)S1處于理想偏壓以防止存儲單元X1的讀取干擾(Read Disturb)的產(chǎn)生，而第二偏壓Vbd用來控制第二偏壓開關(guān)S2以使其開啟時(shí)能夠讓第二偏壓開關(guān)S2處于理想偏壓以防止存儲單元X2的讀取干擾的產(chǎn)生。此處所謂的讀取干擾，是指非易失存儲單元在讀取模式下因其壓差Vds過大導(dǎo)致的軟寫入(Soft Program)現(xiàn)象，亦即由讀取模式下該非易失存儲單元所產(chǎn)生的微量寫入操作。
在圖3的存儲器單元電路30中，第一及第二寫入開關(guān)SP1、SP2為NMOS晶體管，存儲單元X1、X2為P型通道快閃存儲單元，第一偏壓開關(guān)S1為PMOS晶體管，第二偏壓開關(guān)S2為NMOS晶體管。
請參閱圖2及圖4，圖4中示出了圖2中的存儲器單元電路30的另一電路圖。圖4中的電路組態(tài)是與圖3中的電路組態(tài)十分類似，故無需在此重復(fù)說明。然而圖4中的存儲器單元電路30所包括的控制電路(未顯示在圖4中)提供字線信號WL耦合至存儲單元X1、X2的控制柵極，且放大電路是二反相器XINV1、XINV2串接而成。且第一及第二寫入開關(guān)SP1、SP2為NMOS晶體管，存儲單元X1、X2為N型通道快閃存儲單元，第一偏壓開關(guān)S1為PMOS晶體管，第二偏壓開關(guān)S2為NMOS晶體管。
請參閱圖5(a)及圖5(b)，圖5(a)及圖5(b)中示出了使用在圖3及圖4中的存儲器單元電路30的數(shù)據(jù)寫入與讀取方法的流程圖。寫入方法如圖5(a)所示，在步驟40中，開啟第一及第二寫入開關(guān)SP1、SP2并關(guān)閉第一及第二偏壓開關(guān)S1、S2使得存儲器單元電路30處于該寫入模式，以將第一數(shù)據(jù)D1寫入存儲單元X1，并將第二數(shù)據(jù)D2寫入存儲單元X2。讀取方法如圖5(b)所示，在步驟42中，關(guān)閉第一及第二寫入開關(guān)SP1、SP2并開啟第一及第二偏壓開關(guān)S1、S2使得存儲器單元電路30處于該讀取模式，以便從存儲單元X1輸出對應(yīng)于第一數(shù)據(jù)D1的第一電流I1至偏壓電路36，且從偏壓電路36輸出對應(yīng)于第二數(shù)據(jù)D2的第二電流I2至存儲單元X2，并利用第一電流I1及第二電流I2的差對負(fù)載節(jié)點(diǎn)NLOAD進(jìn)行充放電以感應(yīng)出負(fù)載電壓VLOAD。
請參閱圖3、圖5(a)及圖5(b)，利用圖3中的存儲器單元電路30進(jìn)行圖5(a)及圖5(b)中所示的數(shù)據(jù)寫入與讀取方法，其步驟如下所述。寫入方法如圖5(a)所示，在步驟40中，輸入第一電壓Vpp至第一偏壓信號BIASU以關(guān)閉第一偏壓開關(guān)S1，并輸入接地電壓Vss至第二偏壓信號BIASD以關(guān)閉第二偏壓開關(guān)S2，并輸入接地電壓Vss至字線信號ZWL以選取存儲單元X1、X2，輸入第一電壓Vpp至模式選擇信號PGM以開啟第一及第二寫入開關(guān)SP1、SP2而分別使第一及第二數(shù)據(jù)D1、D2輸入存儲單元X1、X2的一端，并輸入第一電壓Vpp至存儲單元X1、X2的另一端(在圖3中分別標(biāo)示為VCP及VSP之處)，以分別對存儲單元X1、X2的浮動?xùn)艠O進(jìn)行數(shù)據(jù)的儲存。
讀取方法如圖5(b)所示，在步驟42中，輸入第一偏壓Vbu至第一偏壓信號BIASU以開啟第一偏壓開關(guān)S1，輸入第二偏壓Vbd至第二偏壓信號BIASD以開啟第二偏壓開關(guān)S2，并輸入接地電壓Vss至字線信號ZWL以選取存儲單元X1、X2，輸入接地電壓Vss至模式選擇信號PGM以關(guān)閉第一及第二寫入開關(guān)SP1、SP2，并輸入第二電壓Vdd至存儲單元X1的一端(在圖3中標(biāo)示VCP之處)且輸入接地電壓Vss至存儲單元X2的一端(在圖3中標(biāo)示VSP之處)，以使存儲單元X1、X2的另一端分別產(chǎn)生第一及第二電流I1、I2。
請參閱圖4、圖5(a)及圖5(b)，利用圖4中的存儲器單元電路30進(jìn)行圖5(a)及圖5(b)中所示的數(shù)據(jù)寫入與讀取方法則其步驟如下。寫入方法如圖5(a)所示，在步驟40中，輸入第一電壓Vpp至第一偏壓信號BIASU以關(guān)閉第一偏壓開關(guān)S1，輸入接地電壓Vss至第二偏壓信號BIASD以關(guān)閉第二偏壓開關(guān)S2，并輸入第一電壓Vpp至字線信號WL以選取存儲單元X1、X2，輸入第一電壓Vpp至模式選擇信號PGM以開啟第一及第二寫入開關(guān)SP1、SP2而分別使第一及第二數(shù)據(jù)D1、D2輸入存儲單元X1、X2的一端，并輸入第一電壓Vpp至存儲單元X1、X2的另一端(在圖4中分別標(biāo)示為VCP及VSP之處)，以分別對存儲單元X1、X2的浮動?xùn)艠O進(jìn)行數(shù)據(jù)的儲存。
讀取方法如圖5(b)所示，在步驟42中，輸入第一偏壓Vbu至第一偏壓信號BIASU以開啟第一偏壓開關(guān)S1，輸入第二偏壓Vbd至第二偏壓信號BIASD以開啟第二偏壓開關(guān)S2，并輸入第二電壓Vdd至字線信號WL以選取存儲單元X1、X2，輸入接地電壓Vss至模式選擇信號PGM以關(guān)閉第一及第二寫入開關(guān)SP1、SP2，并輸入第二電壓Vdd至存儲單元X1的一端(在圖4中標(biāo)示VCP之處)且輸入接地電壓Vss至存儲單元X2的一端(在圖4中標(biāo)示VSP之處)，以使存儲單元X1、X2的另一端分別產(chǎn)生第一及第二電流I1、I2。
請參閱圖6，圖6中示出了本發(fā)明的數(shù)據(jù)感應(yīng)方法所使用的存儲器單元電路的第二實(shí)施例的功能方塊圖。本發(fā)明的存儲器單元電路50包括第一存儲單元52，用來儲存非易失的第一數(shù)據(jù)D1′，以便在存儲器單元電路50處在讀取模式時(shí)輸出對應(yīng)于第一數(shù)據(jù)D1′的第一電流I1′；參考電流單元54，用于在存儲器單元電路50處于該讀取模式時(shí)輸入?yún)⒖茧娏鱅REF；偏壓電路56，耦合至第一存儲單元52及參考電流單元54，用于在存儲器單元電路50處于該讀取模式時(shí)從第一存儲單元52輸入第一電流I1′并輸出第二電流IREF至參考電流單元54；以及放大電路58，耦合至偏壓電路56的負(fù)載節(jié)點(diǎn)NLOAD′(未示在圖6中)，用于在第一電流I1′及參考電流IREF的差對負(fù)載節(jié)點(diǎn)NLOAD′的等效電容進(jìn)行充放電而感應(yīng)出負(fù)載電壓VLOAD′時(shí)輸入并放大負(fù)載電壓VLOAD，以輸出對應(yīng)于第一數(shù)據(jù)D1′的輸出信號Dout′。
存儲器單元電路50另外包括控制電路(未示在圖6中)，耦合于第一存儲單元52及偏壓電路56以提供多個(gè)控制信號，用于在存儲器單元電路50處于寫入模式時(shí)及該讀取模式時(shí)從該多個(gè)控制信號輸入不同的邏輯值，此處需注意的是，第一數(shù)據(jù)D1′是當(dāng)存儲器單元電路50處于該寫入模式時(shí)被寫入第一存儲單元52中的數(shù)據(jù)。
請參閱圖6及圖7，圖7中顯示圖6的存儲器單元電路50的電路圖。在圖7中，第一存儲單元52為存儲單元X1′，存儲單元X1′是具有堆疊柵結(jié)構(gòu)的快閃存儲單元，其包括控制柵極、浮動?xùn)艠O及二端點(diǎn)。偏壓電路56包括第一偏壓開關(guān)S1′，第一偏壓開關(guān)S1′耦合于存儲器單元X1′及負(fù)載節(jié)點(diǎn)NLOAD′之間以控制第一電流I1′的輸入。而放大電路58則為反相器XINV′，耦合于負(fù)載節(jié)點(diǎn)NLOAD′以輸入并放大負(fù)載電壓VLOAD′而產(chǎn)生輸出信號Dout′。
圖7中的存儲器單元電路50亦包括寫入數(shù)據(jù)輸入端Din′，寫入數(shù)據(jù)輸入端Din′能夠輸入存儲器單元電路50處于該寫入模式時(shí)將要儲存于存儲器單元X1′中的第一數(shù)據(jù)D1′。圖7中的存儲器單元電路50還包括第一寫入開關(guān)SP1′，第一寫入開關(guān)SP1′耦合于寫入數(shù)據(jù)輸入端Din′及存儲單元X1′之間以控制第一數(shù)據(jù)D1′的輸入。圖7中的存儲器單元電路50又包括控制電路(未示在圖7中)，該控制電路能夠提供模式選擇信號PGM′耦合至第一寫入開關(guān)SP1′以控制其開啟；字線信號ZWL′耦合至存儲單元X1′的控制柵極；第一偏壓信號BIAS耦合至第一偏壓開關(guān)S1′以控制其開啟。
圖7中的存儲器單元電路50另外包括電源供應(yīng)器與偏壓電壓電路(未示在圖7中)，該電源供應(yīng)器能夠提供第一電壓Vpp′、第二電壓Vdd′及接地電壓Vss，其中第一電壓Vpp′是指非易失存儲器將要進(jìn)行數(shù)據(jù)寫入時(shí)所需的升壓電壓，圖7于數(shù)據(jù)寫入時(shí)，電壓源VCP與電壓源VSP為電壓Vpp。第二電壓Vdd′接地電壓Vss則為進(jìn)行數(shù)據(jù)讀取時(shí)所需的系統(tǒng)電壓，圖7于數(shù)據(jù)讀取時(shí)，電壓源VCP為電壓Vdd′，電壓源VSP為電壓Vss。而第一電壓Vpp′的電位通常高于第二電壓Vdd′。此外，該偏壓電壓電路提供第一偏壓Vb用來控制第一偏壓開關(guān)S1′以使其開啟時(shí)能夠讓第一偏壓開關(guān)S1′處于理想偏壓以防止存儲單元X1′的讀取干擾的產(chǎn)生。此處所謂的讀取干擾，如前所述，是指非易失存儲單元在讀取模式下因其壓差Vds過大導(dǎo)致的軟寫入現(xiàn)象，亦即由讀取模式下該非易失存儲單元所產(chǎn)生的微量寫入操作。
在圖7的存儲器單元電路50中，第一寫入開關(guān)SP1′為NMOS晶體管，存儲單元X1′為P型通道快閃存儲單元，第一偏壓開關(guān)S1′為PMOS晶體管，而參考電流單元54為NMOS晶體管且其柵極耦合至固定的參考電壓VREF以產(chǎn)生參考電流IREF。
請參閱圖6及圖8，圖8中顯示圖6中的存儲器單元電路50的另一電路圖。圖8中的電路組態(tài)是與圖7中的電路組態(tài)十分類似，故無需在此重復(fù)說明。然而圖8中的存儲器單元電路50所包括的控制電路(未顯示在圖8中)提供字線信號WL′耦合至存儲單元X1′的控制柵極，且放大電路是二反相器XINV1′、XINV2′串接而成。又第一寫入開關(guān)SP1′為NMOS晶體管，存儲單元X1′為N型通道快閃存儲單元，第一偏壓開關(guān)S1′為NMOS晶體管，而參考電流單元54為PMOS晶體管且其柵極耦合至固定的參考電壓VREF2以產(chǎn)生參考電流IREF。此外，在第一寫入開關(guān)SP1′及寫入數(shù)據(jù)輸入端Din′之間亦插入反相器INV′以確保數(shù)據(jù)邏輯的前后一致。
請參閱圖9(a)及圖9(b)，圖9(a)及圖9(b)中顯示使用在圖7及圖8中的存儲器單元電路50的數(shù)據(jù)寫入與讀取方法的流程圖。寫入方法如圖9(a)所示，在步驟60中，開啟第一寫入開關(guān)SP1′并關(guān)閉第一偏壓開關(guān)S1′使得存儲器單元電路50處于該寫入模式，以將第一數(shù)據(jù)D1′寫入存儲單元X1′。讀取方法如圖9(b)所示，在步驟62中，關(guān)閉第一寫入開關(guān)SP1′并開啟第一偏壓開關(guān)S1′使得存儲器單元電路50處于該讀取模式，以便從存儲單元X1′輸出對應(yīng)于第一數(shù)據(jù)D1′的第一電流I1′至偏壓電路56，且從偏壓電路56輸出參考電流IREF至參考電流單元54，并利用第一電流I1′及參考電流IREF的差對負(fù)載節(jié)點(diǎn)NLOAD′進(jìn)行充放電以感應(yīng)出負(fù)載電壓VLOAD′。
請參閱圖7、圖9(a)及圖9(b)，利用圖7中的存儲器單元電路50進(jìn)行圖9(a)及圖9(b)中所示的數(shù)據(jù)寫入與讀取方法則其步驟如下。寫入方法如圖9(a)所示，在步驟60中，輸入第一電壓Vpp′至第一偏壓信號BIAS以關(guān)閉第一偏壓開關(guān)S1′，并輸入接地電壓Vss至字線信號ZWL′以選取存儲單元X1′，輸入第一電壓Vpp′至模式選擇信號PGM′以開啟第一寫入開關(guān)SP1′而使第一數(shù)據(jù)D1′輸入存儲單元X1′的一端，并輸入第一電壓Vpp′至存儲單元X1′的另一端(在圖7中標(biāo)示為VCP′之處)，以對存儲單元X1′的浮動?xùn)艠O進(jìn)行數(shù)據(jù)的儲存。
讀取方法如圖9(b)所示，在步驟62中，輸入第一偏壓Vb至第一偏壓信號BIAS以開啟第一偏壓開關(guān)S1′，并輸入接地電壓Vss至字線信號ZWL′以選取存儲單元X1′，輸入接地電壓Vss至模式選擇信號PGM′以關(guān)閉第一寫入開關(guān)SP1′，并輸入第二電壓Vdd′至存儲單元X1′的一端(在圖7中標(biāo)示VCP′之處)且輸入接地電壓Vss至參考電流單元54的源極，以使存儲單元X1′的另一端及參考電流單元54的漏極分別產(chǎn)生第一電流I1′及參考電流IREF。
請參閱圖8及圖9(a)及圖9(b)，利用圖8中的存儲器單元電路50進(jìn)行圖9(a)及圖9(b)中所示的數(shù)據(jù)寫入與讀取方法，其步驟如下所述。寫入方法如圖9(a)所示，在步驟60中，輸入接地電壓Vss至第一偏壓信號BIAS以關(guān)閉第一偏壓開關(guān)S1′，并輸入第一電壓Vpp′至字線信號WL′以選取存儲單元X1′，輸入第一電壓Vpp′至模式選擇信號PGM′以開啟第一寫入開關(guān)SP1′而使第一數(shù)據(jù)D1′輸入存儲單元X1′的一端，并輸入第一電壓Vpp′至存儲單元X1′的另一端(在圖8中標(biāo)示為VSP′之處)，以對存儲單元X1′的浮動?xùn)艠O進(jìn)行數(shù)據(jù)的儲存。
讀取方法如圖9(b)所示，在步驟62中，輸入第一偏壓Vb至第一偏壓信號BIAS以開啟第一偏壓開關(guān)S1′，并輸入第二電壓Vdd′至字線信號WL′以選取存儲單元X1′，輸入接地電壓Vss至模式選擇信號PGM′以關(guān)閉第一寫入開關(guān)SP1′，并輸入第二電壓Vdd′至參考電流單元54的源極(在圖8中標(biāo)示VCP′之處)且輸入接地電壓Vss至存儲單元X1′的一端(在圖8中標(biāo)示VSP′之處)，以使存儲單元X1′的另一端及參考電流單元54的漏極分別產(chǎn)生第一電流I1′及參考電流IREF。
相較于已知技術(shù)使用感應(yīng)放大器進(jìn)行數(shù)據(jù)感應(yīng)方法，本發(fā)明的數(shù)據(jù)感應(yīng)方法是利用由存儲單元所產(chǎn)生的電流來對負(fù)載節(jié)點(diǎn)進(jìn)行充放電，以便在該負(fù)載節(jié)點(diǎn)感應(yīng)出負(fù)載電壓而將儲存于該存儲單元中的數(shù)據(jù)讀取出來，由于本發(fā)明無須如已知技術(shù)使用感應(yīng)放大器的數(shù)據(jù)感應(yīng)方法一般包括預(yù)先充電、數(shù)據(jù)感應(yīng)、及數(shù)據(jù)鎖定等的復(fù)雜的電路操作，因此不需要占有大量面積的控制電路來進(jìn)行時(shí)序控制，而僅需簡單的控制電路即可完成操作。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡根據(jù)本發(fā)明權(quán)利要求書所做的同等變化與修飾，都屬于本發(fā)明的覆蓋范圍。
權(quán)利要求
1.一種存儲器單元電路，其包括第一存儲單元，用來儲存非易失的第一數(shù)據(jù)，以便在該存儲器單元電路處于讀取模式(Read Mode)時(shí)輸出對應(yīng)于第一數(shù)據(jù)的第一電流；第二存儲單元，用來儲存非易失的第二數(shù)據(jù)，以便在該存儲器單元電路處于該讀取模式時(shí)輸入對應(yīng)于第二數(shù)據(jù)的第二電流；偏壓電路，耦合至第一存儲單元及第二存儲單元，用于在該存儲器單元電路處于該讀取模式時(shí)從第一存儲單元輸入第一電流并輸出第二電流至第二存儲單元；以及放大電路，耦合至該偏壓電路的負(fù)載節(jié)點(diǎn)，用于在第一電流及第二電流的差對該負(fù)載節(jié)點(diǎn)進(jìn)行充放電而感應(yīng)出負(fù)載電壓時(shí)，輸入并放大該負(fù)載電壓，以輸出對應(yīng)于第一數(shù)據(jù)的輸出信號。
2.如權(quán)利要求1所述的存儲器單元電路，其中該偏壓電路包括第一偏壓開關(guān)及第二偏壓開關(guān)，第一偏壓開關(guān)耦合于第一存儲單元及該負(fù)載節(jié)點(diǎn)之間以控制第一電流的輸入，第二偏壓開關(guān)耦合于第二存儲單元及該負(fù)載節(jié)點(diǎn)之間以控制第二電流的輸出。
3.如權(quán)利要求2所述的存儲器單元電路，其中第一存儲單元及第二存儲單元是具有堆疊柵結(jié)構(gòu)的快閃存儲單元(Flash Memory Cell)，該快閃存儲單元包括控制柵極、浮動?xùn)艠O及二端點(diǎn)。
4.如權(quán)利要求3所述的存儲器單元電路，其還包括寫入數(shù)據(jù)輸入端，該寫入數(shù)據(jù)輸入端能夠輸入該存儲器單元電路處于寫入模式(Program Mode)時(shí)將要儲存于第一存儲單元中的第一數(shù)據(jù)。
5.如權(quán)利要求4所述的存儲器單元電路，其還包括反相器、第一寫入開關(guān)及第二寫入開關(guān)，該寫入數(shù)據(jù)輸入端耦合至該反相器的輸入端，第一寫入開關(guān)耦合于該寫入數(shù)據(jù)輸入端及第一存儲單元之間以控制第一數(shù)據(jù)的輸入，第二寫入開關(guān)耦合于該反相器的輸出端及第二存儲單元之間以控制第二數(shù)據(jù)的輸入，而第一及第二數(shù)據(jù)是互補(bǔ)的。
6.如權(quán)利要求5所述的存儲器單元電路，其還包括電源供應(yīng)器與偏壓電壓電路，該電源供應(yīng)器能夠提供第一電壓、第二電壓、及接地電壓，其中第一電壓的電位高于第二電壓，該偏壓電壓電路提供第一偏壓及第二偏壓，當(dāng)?shù)谝黄珘河脕砜刂频谝黄珘洪_關(guān)以使其開啟時(shí)能夠讓第一偏壓開關(guān)處于理想偏壓以防止讀取干擾(Read Disturb)的產(chǎn)生，當(dāng)?shù)诙珘河脕砜刂频诙珘洪_關(guān)以使其開啟時(shí)能夠讓第二偏壓開關(guān)處于理想偏壓以防止讀取干擾的產(chǎn)生。
7.如權(quán)利要求6所述的存儲器單元電路，其還包括控制電路，該控制電路能夠提供模式選擇信號耦合至第一及第二寫入開關(guān)以控制其開啟；字線信號耦合至第一及第二存儲單元的控制柵極；第一偏壓信號耦合至第一偏壓開關(guān)以控制其開啟；以及第二偏壓信號耦合至第二偏壓開關(guān)以控制其開啟。
8.如權(quán)利要求7所述的存儲器單元電路，其中第一及第二寫入開關(guān)為NMOS晶體管，第一及第二存儲單元為P型通道快閃存儲單元，第一偏壓開關(guān)為PMOS晶體管，第二偏壓開關(guān)為NMOS晶體管。
9.如權(quán)利要求8所述的存儲器單元電路，當(dāng)該存儲器單元電路處于該寫入模式時(shí)，第一偏壓信號能夠輸入第一電壓至第一偏壓開關(guān)以使其關(guān)閉，第二偏壓信號能夠輸入該接地電壓至第二偏壓開關(guān)以使其關(guān)閉，該字線信號能夠輸入該接地電壓以選取第一及第二存儲單元，該模式選擇信號能夠輸入第一電壓至第一及第二寫入開關(guān)以使其開啟而分別使第一及第二數(shù)據(jù)輸入第一及第二存儲單元的一端，而第一電壓則能夠輸入第一及第二存儲單元的另一端，以分別對第一及第二存儲單元的浮動?xùn)艠O進(jìn)行數(shù)據(jù)的儲存。
10.如權(quán)利要求8所述的存儲器單元電路，當(dāng)該存儲器單元電路處于該讀取模式時(shí)，第一偏壓信號能夠輸入第一偏壓至第一偏壓開關(guān)以使其開啟，第二偏壓信號能夠輸入第二偏壓至第二偏壓開關(guān)以使其開啟，該字線信號能夠輸入該接地電壓以選取第一及第二存儲單元，該模式選擇信號能夠輸入該接地電壓至第一及第二寫入開關(guān)以使其關(guān)閉，第二電壓能夠輸入第一存儲單元的一端且該接地電壓能夠輸入第二存儲單元的一端，以使第一及第二存儲單元的另一端分別產(chǎn)生第一及第二電流。
11.如權(quán)利要求7所述的存儲器單元電路，其中第一及第二寫入開關(guān)為NMOS晶體管，第一及第二存儲單元為N型通道快閃存儲單元，第一偏壓開關(guān)為PMOS晶體管，第二偏壓開關(guān)為NMOS晶體管。
12.如權(quán)利要求11所述的存儲器單元電路，當(dāng)該存儲器單元電路處于該寫入模式時(shí)，第一偏壓信號能夠輸入第一電壓至第一偏壓開關(guān)以使其關(guān)閉，第二偏壓信號能夠輸入該接地電壓至第二偏壓開關(guān)以使其關(guān)閉，該字線信號能夠輸入第一電壓以選取第一及第二存儲單元，該模式選擇信號能夠輸入第一電壓至第一及第二寫入開關(guān)以使其開啟而分別使第一及第二數(shù)據(jù)輸入第一及第二存儲單元的一端，而第一電壓則能夠輸入第一及第二存儲單元的另一端，以分別對第一及第二存儲單元的浮動?xùn)艠O進(jìn)行數(shù)據(jù)的儲存。
13.如權(quán)利要求11所述的存儲器單元電路，當(dāng)該存儲器單元電路處于該讀取模式時(shí)，第一偏壓信號能夠輸入第一偏壓至第一偏壓開關(guān)以使其開啟，第二偏壓信號能夠輸入第二偏壓至第二偏壓開關(guān)以使其開啟，該字線信號能夠輸入第二電壓以選取第一及第二存儲單元，該模式選擇信號能夠輸入該接地電壓至第一及第二寫入開關(guān)以使其關(guān)閉，第二電壓能夠輸入第一存儲單元的一端且該接地電壓能夠輸入第二存儲單元的一端，以使第一及第二存儲單元的另一端分別產(chǎn)生第一及第二電流。
14.一種存儲器單元電路，其包括第一存儲單元，用來儲存非易失的第一數(shù)據(jù)，以便在該存儲器單元電路處于讀取模式時(shí)輸出對應(yīng)于第一數(shù)據(jù)的第一電流；參考電流單元，用于在該存儲器單元電路處于該讀取模式時(shí)輸入?yún)⒖茧娏?；偏壓電路，耦合至第一存儲單元及該參考電流單元，用于在該存儲器單元電路處于該讀取模式時(shí)從第一存儲單元輸入第一電流并輸出該參考電流至該參考電流單元；以及放大電路，耦合至該偏壓電路的負(fù)載節(jié)點(diǎn)，用于在第一電流及該參考電流的差對該偏壓電路的負(fù)載節(jié)點(diǎn)進(jìn)行充放電而感應(yīng)出負(fù)載電壓時(shí)輸入并放大該負(fù)載電壓，以輸出對應(yīng)于第一數(shù)據(jù)的輸出信號。
15.如權(quán)利要求14所述的存儲器單元電路，其中該偏壓電路包括第一偏壓開關(guān)，第一偏壓開關(guān)耦合于第一存儲單元及該負(fù)載節(jié)點(diǎn)之間以控制第一電流的輸入。
16.如權(quán)利要求15所述的存儲器單元電路，其中第一存儲單元是具有堆疊柵結(jié)構(gòu)的快閃存儲單元，該快閃存儲單元包括控制柵極、浮動?xùn)艠O及二端點(diǎn)。
17.如權(quán)利要求16所述的存儲器單元電路，其還包括寫入數(shù)據(jù)輸入端，該寫入數(shù)據(jù)輸入端能夠輸入該存儲器單元電路處于寫入模式時(shí)將要儲存于第一存儲單元中的第一數(shù)據(jù)。
18.如權(quán)利要求17所述的存儲器單元電路，其還包括第一寫入開關(guān)，第一寫入開關(guān)耦合于該寫入數(shù)據(jù)輸入端及第一存儲單元之間以控制第一數(shù)據(jù)的輸入。
19.如權(quán)利要求18所述的存儲器單元電路，其還包括電源供應(yīng)器及偏壓電壓電路，該電源供應(yīng)器能夠提供第一電壓、第二電壓、及接地電壓，其中第一電壓的電位高于第二電壓，該偏壓電壓電路提供第一偏壓，當(dāng)?shù)谝黄珘河脕砜刂频谝黄珘洪_關(guān)以使其開啟時(shí)能夠讓第一偏壓開關(guān)處于理想偏壓以防止讀取干擾的產(chǎn)生。
20.如權(quán)利要求19所述的存儲器單元電路，其還包括控制電路，該控制電路能夠提供模式選擇信號耦合至第一寫入開關(guān)以控制其開啟；字線信號耦合至第一存儲單元的控制柵極；以及第一偏壓信號耦合至第一偏壓開關(guān)以控制其開啟。
21.如權(quán)利要求20所述的存儲器單元電路，其中第一寫入開關(guān)為NMOS晶體管，第一存儲單元為P型通道快閃存儲單元，第一偏壓開關(guān)為PMOS晶體管，該參考電流單元為NMOS晶體管且其柵極耦合至固定的參考電壓以產(chǎn)生該參考電流。
22.如權(quán)利要求21所述的存儲器單元電路，當(dāng)該存儲器單元電路處于該寫入模式時(shí)，第一偏壓信號能夠輸入第一電壓至第一偏壓開關(guān)以使其關(guān)閉，該字線信號能夠輸入該接地電壓以選取第一存儲單元，該模式選擇信號能夠輸入第一電壓至第一寫入開關(guān)以使其開啟而使第一數(shù)據(jù)輸入第一存儲單元的一端，而第一電壓則能夠輸入第一存儲單元的另一端，以對第一存儲單元的浮動?xùn)艠O進(jìn)行數(shù)據(jù)的儲存。
23.如權(quán)利要求21所述的存儲器單元電路，當(dāng)該存儲器單元電路處于該讀取模式時(shí)，第一偏壓信號能夠輸入第一偏壓至第一偏壓開關(guān)以使其開啟，該字線信號能夠輸入該接地電壓以選取第一存儲單元，該模式選擇信號能夠輸入該接地電壓至第一寫入開關(guān)以使其關(guān)閉，第二電壓能夠輸入第一存儲單元的一端，以使第一存儲單元的另一端產(chǎn)生第一電流。
24.如權(quán)利要求20所述的存儲器單元電路，其中第一寫入開關(guān)為NMOS晶體管，第一存儲單元為N型通道快閃存儲單元，第一偏壓開關(guān)為NMOS晶體管，該參考電流單元為PMOS晶體管且其柵極耦合至固定的參考電壓以產(chǎn)生該參考電流。
25.如權(quán)利要求24所述的存儲器單元電路，當(dāng)該存儲器單元電路處于該寫入模式時(shí)，第一偏壓信號能夠輸入該接地電壓至第一偏壓開關(guān)以使其關(guān)閉，該字線信號能夠輸入第一電壓以選取第一存儲單元，該模式選擇信號能夠輸入第一電壓至第一寫入開關(guān)以使其開啟而使第一數(shù)據(jù)輸入第一存儲單元的一端，而第一電壓則能夠輸入第一存儲單元的另一端，以對第一存儲單元的浮動?xùn)艠O進(jìn)行數(shù)據(jù)的儲存。
26.如權(quán)利要求24所述的存儲器單元電路，當(dāng)該存儲器單元電路處于該讀取模式時(shí)，第一偏壓信號能夠輸入第一偏壓至第一偏壓開關(guān)以使其開啟，該字線信號能夠輸入第二電壓以選取第一存儲單元，該模式選擇信號能夠輸入該接地電壓至第一寫入開關(guān)以使其關(guān)閉，該接地電壓能夠輸入第一存儲單元的一端，以使第一存儲單元的另一端產(chǎn)生第一電流，此時(shí)第一電流為一負(fù)值。
27.一種使用于存儲器單元電路的數(shù)據(jù)寫入與讀取的方法，該存儲器單元電路包括第一存儲單元，用來儲存非易失的第一數(shù)據(jù)；第二存儲單元，用來儲存非易失的第二數(shù)據(jù)；第一寫入開關(guān)，耦合至第一存儲單元，用來控制第一數(shù)據(jù)的輸入；第二寫入開關(guān)，耦合至第二存儲單元，用來控制第二數(shù)據(jù)的輸入；以及偏壓電路，其包括第一偏壓開關(guān)、第二偏壓開關(guān)及負(fù)載節(jié)點(diǎn)，第一偏壓開關(guān)耦合于第一存儲單元及該負(fù)載節(jié)點(diǎn)之間，第二偏壓開關(guān)耦合于第二存儲單元及該負(fù)載節(jié)點(diǎn)之間；該方法包括開啟第一及第二寫入開關(guān)并關(guān)閉第一及第二偏壓開關(guān)使得該存儲器單元電路處于寫入模式，以將第一數(shù)據(jù)寫入第一存儲單元，并將第二數(shù)據(jù)寫入第二存儲單元；以及關(guān)閉第一及第二寫入開關(guān)并開啟第一及第二偏壓開關(guān)使得該存儲器單元電路處于讀取模式，以便從第一存儲單元輸出對應(yīng)于第一數(shù)據(jù)的第一電流至該偏壓電路，且從該偏壓電路輸出對應(yīng)于第二數(shù)據(jù)的第二電流至第二存儲單元，并利用第一電流及第二電流的差對該負(fù)載節(jié)點(diǎn)進(jìn)行充放電以感應(yīng)出負(fù)載電壓。
28.如權(quán)利要求27所述的方法，其中該存儲器單元電路還包括放大電路，耦合至該偏壓電路的負(fù)載節(jié)點(diǎn)，該方法還包括在該存儲器單元電路處于該讀取模式時(shí)利用該放大電路放大該負(fù)載電壓，以輸出對應(yīng)于第一數(shù)據(jù)的輸出信號。
29.如權(quán)利要求28所述的方法，其中第一存儲單元及第二存儲單元是具有堆疊柵結(jié)構(gòu)的快閃存儲單元，該快閃存儲單元包括控制柵極、浮動?xùn)艠O及二端點(diǎn)。
30.如權(quán)利要求29所述的方法，其中該存儲器單元電路還包括寫入數(shù)據(jù)輸入端，該方法還包括利用該寫入數(shù)據(jù)輸入端輸入該存儲器單元電路處于該寫入模式時(shí)將要儲存于第一存儲單元中的第一數(shù)據(jù)。
31.如權(quán)利要求30所述的方法，其中該存儲器單元電路還包括反相器，該寫入數(shù)據(jù)輸入端耦合至該反相器的輸入端，第一寫入開關(guān)耦合于該寫入數(shù)據(jù)輸入端及第一存儲單元之間以控制第一數(shù)據(jù)的輸入，第二寫入開關(guān)耦合于該反相器的輸出端及第二存儲單元之間以控制第二數(shù)據(jù)的輸入，而第一及第二數(shù)據(jù)是互補(bǔ)的。
32.如權(quán)利要求31所述的方法，其中該存儲器單元電路還包括電源供應(yīng)器與偏壓電壓電路，該電源供應(yīng)器能夠提供第一電壓、第二電壓、及接地電壓，其中第一電壓的電位高于第二電壓，該偏壓電壓電路提供第一偏壓及第二偏壓，當(dāng)?shù)谝黄珘河脕砜刂频谝黄珘洪_關(guān)以使其開啟時(shí)能夠讓第一偏壓開關(guān)處于理想偏壓以防止讀取干擾的產(chǎn)生，當(dāng)?shù)诙珘河脕砜刂频诙珘洪_關(guān)以使其開啟時(shí)能夠讓第二偏壓開關(guān)處于理想偏壓以防止讀取干擾的產(chǎn)生。
33.如權(quán)利要求32所述的方法，其中該存儲器單元電路還包括控制電路，該方法還包括利用該控制電路提供模式選擇信號耦合至第一及第二寫入開關(guān)以控制其開啟；字線信號耦合至第一及第二存儲單元的控制柵極；第一偏壓信號耦合至第一偏壓開關(guān)以控制其開啟；以及第二偏壓信號耦合至第二偏壓開關(guān)以控制其開啟。
34.如權(quán)利要求33所述的方法，其中第一及第二寫入開關(guān)為NMOS晶體管，第一及第二存儲單元為P型通道快閃存儲單元，第一偏壓開關(guān)為PMOS晶體管，第二偏壓開關(guān)為NMOS晶體管。
35.如權(quán)利要求34所述的方法，當(dāng)該存儲器單元電路處于該寫入模式時(shí)，該方法還包括輸入第一電壓至第一偏壓信號以關(guān)閉第一偏壓開關(guān)，并輸入該接地電壓至第二偏壓信號以關(guān)閉第二偏壓開關(guān)；以及輸入該接地電壓至該字線信號以選取第一及第二存儲單元，輸入第一電壓至該模式選擇信號以開啟第一及第二寫入開關(guān)而分別使第一及第二數(shù)據(jù)輸入第一及第二存儲單元的一端，并輸入第一電壓至第一及第二存儲單元的另一端，以分別對第一及第二存儲單元的浮動?xùn)艠O進(jìn)行數(shù)據(jù)的儲存。
36.如權(quán)利要求34所述的方法，當(dāng)該存儲器單元電路處于該讀取模式時(shí)，該方法還包括輸入第一偏壓至第一偏壓信號以開啟第一偏壓開關(guān)，輸入第二偏壓至第二偏壓信號以開啟第二偏壓開關(guān)；以及輸入該接地電壓至該字線信號以選取第一及第二存儲單元，輸入該接地電壓至該模式選擇信號以關(guān)閉第一及第二寫入開關(guān)，并輸入第二電壓至第一存儲單元的一端且輸入該接地電壓至第二存儲單元的一端，以使第一及第二存儲單元的另一端分別產(chǎn)生第一及第二電流。
37.如權(quán)利要求33所述的方法，其中第一及第二寫入開關(guān)為NMOS晶體管，第一及第二存儲單元為N型通道快閃存儲單元，第一偏壓開關(guān)為PMOS晶體管，第二偏壓開關(guān)為NMOS晶體管。
38.如權(quán)利要求37所述的方法，當(dāng)該存儲器單元電路處于該寫入模式時(shí)，該方法還包括輸入第一電壓至第一偏壓信號以關(guān)閉第一偏壓開關(guān)，并輸入該接地電壓至第二偏壓信號以關(guān)閉第二偏壓開關(guān)；以及輸入第一電壓至該字線信號以選取第一及第二存儲單元，輸入第一電壓至該模式選擇信號以開啟第一及第二寫入開關(guān)而分別使第一及第二數(shù)據(jù)輸入第一及第二存儲單元的一端，并輸入第一電壓至第一及第二存儲單元的另一端，以分別對第一及第二存儲單元的浮動?xùn)艠O進(jìn)行數(shù)據(jù)的儲存。
39.如權(quán)利要求37所述的方法，當(dāng)該存儲器單元電路處于該讀取模式時(shí)，該方法還包括輸入第一偏壓至第一偏壓信號以開啟第一偏壓開關(guān)，輸入第二偏壓至第二偏壓信號以開啟第二偏壓開關(guān)；以及輸入第二電壓至該字線信號以選取第一及第二存儲單元，輸入該接地電壓至該模式選擇信號以關(guān)閉第一及第二寫入開關(guān)，并輸入第二電壓至第一存儲單元的一端且輸入該接地電壓至第二存儲單元的一端，以使第一及第二存儲單元的另一端分別產(chǎn)生第一及第二電流。
40.一種使用于存儲器單元電路的數(shù)據(jù)寫入與讀取的方法，該存儲器單元電路包括第一存儲單元，用來儲存非易失的第一數(shù)據(jù)；參考電流單元，用來提供參考電流；第一寫入開關(guān)，耦合至第一存儲單元，用來控制第一數(shù)據(jù)的輸入；以及偏壓電路，其包括第一偏壓開關(guān)及負(fù)載節(jié)點(diǎn)，第一偏壓開關(guān)耦合于第一存儲單元及該負(fù)載節(jié)點(diǎn)之間，該負(fù)載節(jié)點(diǎn)耦合至該參考電流單元；該方法包括開啟第一寫入開關(guān)并關(guān)閉第一偏壓開關(guān)使得該存儲器單元電路處于寫入模式，以將第一數(shù)據(jù)寫入第一存儲單元；以及關(guān)閉第一寫入開關(guān)并開啟第一偏壓開關(guān)使得該存儲器單元電路處于讀取模式，以便從第一存儲單元輸出對應(yīng)于第一數(shù)據(jù)的第一電流至該偏壓電路，且從該偏壓電路輸出該參考電流至該參考電流單元，并利用第一電流及該參考電流的差對該負(fù)載節(jié)點(diǎn)進(jìn)行充放電以感應(yīng)出負(fù)載電壓。
41.如權(quán)利要求40所述的方法，其中該存儲器單元電路還包括放大電路，耦合至該偏壓電路的負(fù)載節(jié)點(diǎn)，該方法還包括在該存儲器單元電路處于該讀取模式時(shí)利用該放大電路放大該負(fù)載電壓，以輸出對應(yīng)于第一數(shù)據(jù)的輸出信號。
42.如權(quán)利要求41所述的方法，其中第一存儲單元是具有堆疊柵結(jié)構(gòu)的快閃存儲單元，該快閃存儲單元包括控制柵極、浮動?xùn)艠O及二端點(diǎn)。
43.如權(quán)利要求42所述的方法，其中該存儲器單元電路還包括寫入數(shù)據(jù)輸入端，該方法還包括利用該寫入數(shù)據(jù)輸入端輸入該存儲器單元電路處于寫入模式時(shí)將要儲存于第一存儲單元中的第一數(shù)據(jù)。
44.如權(quán)利要求43所述的方法，其中該存儲器單元電路還包括第一寫入開關(guān)，第一寫入開關(guān)耦合于該寫入數(shù)據(jù)輸入端及第一存儲單元之間以控制第一數(shù)據(jù)的輸入。
45.如權(quán)利要求44所述的方法，其中該存儲器單元電路還包括電源供應(yīng)器及偏壓電壓電路，該電源供應(yīng)器能夠提供第一電壓、第二電壓、及接地電壓，其中第一電壓的電位高于第二電壓，該偏壓電壓電路提供第一偏壓，當(dāng)?shù)谝黄珘河脕砜刂频谝黄珘洪_關(guān)以使其開啟時(shí)能夠讓第一偏壓開關(guān)處于理想偏壓以防止讀取干擾的產(chǎn)生。
46.如權(quán)利要求45所述的方法，其中該存儲器單元電路還包括控制電路，該方法還包括利用該控制電路提供模式選擇信號耦合至第一寫入開關(guān)以控制其開啟；字線信號耦合至第一存儲單元的控制柵極；以及第一偏壓信號耦合至第一偏壓開關(guān)以控制其開啟。
47.如權(quán)利要求46所述的方法，其中第一寫入開關(guān)為NMOS晶體管，第一存儲單元為P型通道快閃存儲單元，第一偏壓開關(guān)為PMOS晶體管，該參考電流單元為NMOS晶體管且其柵極耦合至固定的參考電壓以產(chǎn)生該參考電流，此時(shí)該參考電流為一正值。
48.如權(quán)利要求47所述的方法，當(dāng)該存儲器單元電路處于該寫入模式時(shí)，該方法還包括輸入第一電壓至第一偏壓信號以關(guān)閉第一偏壓開關(guān)；以及輸入該接地電壓至該字線信號以選取第一存儲單元，輸入第一電壓至該模式選擇信號以開啟第一寫入開關(guān)而使第一數(shù)據(jù)輸入第一存儲單元的一端，并輸入第一電壓至第一存儲單元的另一端，以對第一存儲單元的浮動?xùn)艠O進(jìn)行數(shù)據(jù)的儲存。
49.如權(quán)利要求47所述的方法，當(dāng)該存儲器單元電路處于該讀取模式時(shí)，該方法還包括輸入第一電壓至第一偏壓信號以開啟第一偏壓開關(guān)；以及輸入該接地電壓至該字線信號以選取第一存儲單元，輸入該接地電壓至該模式選擇信號以關(guān)閉第一寫入開關(guān)，并輸入第二電壓至第一存儲單元的一端，以使第一存儲單元的另一端產(chǎn)生第一電流。
50.如權(quán)利要求46所述的方法，其中第一寫入開關(guān)為NMOS晶體管，第一存儲單元為N型通道快閃存儲單元，第一偏壓開關(guān)為NMOS晶體管，該參考電流單元為PMOS晶體管且其柵極耦合至固定的參考電壓以產(chǎn)生該參考電流，此時(shí)該參考電流為一負(fù)值。
51.如權(quán)利要求50所述的方法，當(dāng)該存儲器單元電路處于該寫入模式時(shí)，該方法還包括輸入該接地電壓至第一偏壓信號以關(guān)閉第一偏壓開關(guān)；以及輸入第一電壓至該字線信號以選取第一存儲單元，輸入第一電壓至該模式選擇信號以開啟第一寫入開關(guān)而使第一數(shù)據(jù)輸入第一存儲單元的一端，并輸入第一電壓至第一存儲單元的另一端，以對第一存儲單元的浮動?xùn)艠O進(jìn)行數(shù)據(jù)的儲存。
52.如權(quán)利要求50所述的方法，當(dāng)該存儲器單元電路處于該讀取模式時(shí)，該方法還包括輸入第一偏壓至第一偏壓信號以開啟第一偏壓開關(guān)；以及輸入第二電壓至該字線信號以選取第一存儲單元，輸入該接地電壓至該模式選擇信號以關(guān)閉第一寫入開關(guān)，并輸入該接地電壓至第一存儲單元的一端，以使第一存儲單元的另一端產(chǎn)生第一電流。
全文摘要
本發(fā)明提供一種數(shù)據(jù)感應(yīng)方法，其包括以下步驟關(guān)閉第一及第二寫入開關(guān)并開啟第一及第二偏壓開關(guān)，以便從第一存儲單元輸出對應(yīng)于第一數(shù)據(jù)的第一電流至偏壓電路，且從該偏壓電路輸出對應(yīng)于第二數(shù)據(jù)的第二電流至第二存儲單元，并利用第一電流及第二電流的差對負(fù)載節(jié)點(diǎn)進(jìn)行充放電以感應(yīng)出負(fù)載電壓。
文檔編號G11C7/06GK1521759SQ0310444
公開日2004年8月18日 申請日期2003年2月14日 優(yōu)先權(quán)日2003年2月14日
發(fā)明者許佑銘, 黃志豪 申請人:力旺電子股份有限公司