非易失性半導(dǎo)體儲存器件及其數(shù)據(jù)讀出方法

專利名稱：非易失性半導(dǎo)體儲存器件及其數(shù)據(jù)讀出方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性半導(dǎo)體儲存器件及其數(shù)據(jù)讀出方法，特別涉及用在包括差動型傳感放大電路的閃光存儲器等上的技術(shù)。
然而，在使用差動傳感放大電路的動態(tài)傳感方式下，若在從存儲單元中讀出數(shù)據(jù)的時候，為提高判定級別的精度而推遲傳感放大電路的起動時刻，被設(shè)在預(yù)充電電位的位線的電荷就會在存儲單元的單元電流及基準(zhǔn)單元的單元電流的作用下而放電，結(jié)果是，在已往的技術(shù)研究中明確得知了存在以下問題，即正確地讀出數(shù)據(jù)是有困難的。下面，參考圖8來說明這一問題。
圖8為在現(xiàn)有非易失性半導(dǎo)體存儲器件中，在動態(tài)傳感方式下讀出數(shù)據(jù)時位線及基準(zhǔn)位線的電位變化。最理想的是這樣來進(jìn)行設(shè)計(jì)，即在通常的讀出操作中傳感起動時刻SENSE TIMING@Read，由基準(zhǔn)單元產(chǎn)生的基準(zhǔn)電位Reference正好為存儲單元的寫入一側(cè)的電位Memcell@Prog及消去一側(cè)的電位Memcell@Erase的中間電位。但是，若在利用動態(tài)傳感方式的情況下，在判定以閃光EEPROM等為代表的非易失性半導(dǎo)體存儲器件的存儲單元是否已經(jīng)消去或者寫入且達(dá)到了所希望的特性的確認(rèn)操作中，為提高判定精度而將傳感放大電路的起動時刻推遲到用于確認(rèn)的讀出時刻SENSE TIMING@Verify，位線電位就會在存儲單元的單元電流及基準(zhǔn)單元的單元電流的作用下急速地下降，下降到不能再下降的程度，而不可能在所希望的時刻做出讀出判定。
為防止在進(jìn)行所述讀出操作時位線電壓急速地下降到不能再下降的程度，到目前為止，在日本國特開平11-191298號公報中提出了以下如圖9(a)的概略圖所示那樣的方案。即設(shè)一1/2電流供給電路d，將基準(zhǔn)位線MBL0的電位固定在預(yù)充電電位上，在包括預(yù)充電過程及其之后或者僅僅在預(yù)充電之后，讓其值大約為在存儲單元c中流動的電流1/2的電流在從存儲單元c中讀出數(shù)據(jù)的位線MBL1中朝著抵消存儲單元c中的電流的方向流動。
然而，在所述現(xiàn)有的結(jié)構(gòu)下，若1/2電流供給電路d受到了電源變動等而帶來的噪聲的影響，供向位線MBL1的電流量就會發(fā)生變化，這將成為操作容限在傳感放大電路SAMP所希望的起動時刻下降的原因。而且，若想彌補(bǔ)那一操作容限，就必須將傳感放大電路SAMP的起動時刻拖后，這又會成為高速數(shù)據(jù)讀出操作的障礙。
圖9(b)示出了位線MBL1及基準(zhǔn)位線MBL0在所述現(xiàn)有的數(shù)據(jù)讀出操作下的電位變化情況。即使圖9(a)中的1/2電流供給電路d的電源電壓VSA為在不依賴外部電壓的裝置內(nèi)部所產(chǎn)生的穩(wěn)定化電源，控制構(gòu)成1/2電流供給電路d的P溝道型MOS晶體管的柵極電壓的控制信號HPC0在讀出數(shù)據(jù)時也受電源變動、它和相鄰信號線間的耦合等的影響而出現(xiàn)變動，每當(dāng)出現(xiàn)這種情況的時候，從1/2電流供給電路d供來的電流就有變化。例如，實(shí)際流過的供給電流Ia大約為實(shí)際流過存儲單元c的電流Imem的1/2(1/2×Imem)，當(dāng)Ia＜1/2×Imem即電流減少的時候，如圖9(b)所示中的虛線所示，存儲單元c的消去一側(cè)的電位Memcell@Erase相對基準(zhǔn)電位Reference的電位差增加了；存儲單元c的寫入側(cè)的電位Memcell@Prog相對基準(zhǔn)電位Reference的電位差減少了。與此相對，當(dāng)Ia＞1/2×Imem即供給電流增大的時候，則如圖9(b)中的點(diǎn)劃線所示，存儲單元c的消去一側(cè)的電位Memcell@Erase相對基準(zhǔn)電位Reference的電位差增加了；在存儲單元c的寫入側(cè)的電位Memcell@Prog相對基準(zhǔn)電位Reference的電位差減少了。所以，即使基準(zhǔn)電位被固定穩(wěn)定在預(yù)充電電位上，存儲單元c一側(cè)的電位變化特性也不會穩(wěn)定，結(jié)果，達(dá)到能由差動傳感放大電路SAMP讀出的那一規(guī)定電位值的時間就會增加，而會對高速讀出操作造成障礙。再就是，若在由傳感放大電路SAMP判定微小電位差的確認(rèn)操作、測量存儲單元c的電流等時，供給電流量發(fā)生變化，抵消存儲單元c自身的單元電流的電流量也會變動，也就難以進(jìn)行正確的判定了。
為達(dá)到上述目的，本發(fā)明是這樣的，在從存儲單元中讀出數(shù)據(jù)的時候，向接著存儲單元的位線和接著基準(zhǔn)單元的位線提供等量的電流。
即，本發(fā)明的第一技術(shù)方案所述的非易失性半導(dǎo)體存儲器件，包括接在行方向上的存儲單元的控制柵極上的字線、接在列方向上的存儲單元的漏極一側(cè)的第一位線、接在所述行方向上的基準(zhǔn)單元的柵極上的基準(zhǔn)用字線、接在所述列方向上的基準(zhǔn)單元的漏極一側(cè)的第二位線、將所述第一位線及第二位線的電位差放大的放大器、在剛開始讀數(shù)據(jù)的時候?qū)⑺龅谝患暗诙痪€預(yù)充電到規(guī)定電位的預(yù)充電機(jī)構(gòu)以及在進(jìn)行所述讀出操作時向所述第一及第二位線提供等量的電流的位線電流供給機(jī)構(gòu)。
本發(fā)明的第二技術(shù)方案所述的非易失性半導(dǎo)體存儲器件，包括由多個存儲單元及基準(zhǔn)單元構(gòu)成的存儲單元矩陣、多條共同接在行方向的存儲單元的控制柵極上的字線、多條共同接在列方向上的存儲單元及基準(zhǔn)單元的漏極一側(cè)的副位線、接在所述多條副位線中的一條副位線上的第一主位線、接在所述多條副位線中的另一條副位線上的第二主位線、將所述第一主位線和第二主位線間的電位差放大的放大器、在剛開始讀數(shù)據(jù)的時候?qū)⑺龅谝患暗诙痪€預(yù)充電到規(guī)定電位的預(yù)充電機(jī)構(gòu)以及在進(jìn)行所述讀出操作時向所述第一及第二主位線提供等量的電流的位線電流供給機(jī)構(gòu)。
本發(fā)明的第三技術(shù)方案是這樣的，在上述第二技術(shù)方案所述的非易失性半導(dǎo)體存儲器件中，所述基準(zhǔn)單元被接在基準(zhǔn)單元用字線上，該字線不同于接在所述存儲單元上的字線。
本發(fā)明的第四技術(shù)方案是這樣的，在上述第一及第二技術(shù)方案所述的非易失性半導(dǎo)體存儲器件中，包括調(diào)整所述放大器的起動時刻的起動時刻產(chǎn)生電路。
本發(fā)明的第五技術(shù)方案是這樣的，在上述第一及第二技術(shù)方案所述的非易失性半導(dǎo)體存儲器件中，將電源電壓供給所述預(yù)充電機(jī)構(gòu)及位線電流供給機(jī)構(gòu)的電源為設(shè)在非易失性半導(dǎo)體存儲器件內(nèi)部的穩(wěn)定化電源，所述穩(wěn)定化電源產(chǎn)生不依賴于外部電壓的電源電壓。
本發(fā)明的第六技術(shù)方案是這樣的，在上述第五技術(shù)方案所述的非易失性半導(dǎo)體存儲器件中，所述位線電流供給機(jī)構(gòu)由控制供向第一位線或者第一主位線的電流及供向第二位線或者第二主位線的電流的控制信號線控制。
本發(fā)明的第七技術(shù)方案是這樣的，在上述第一或者第二技術(shù)方案所述的非易失性半導(dǎo)體存儲器件中，所述位線電流供給機(jī)構(gòu)具有可保證供給電流量根據(jù)非易失性半導(dǎo)體存儲器件的操作模式而改變的結(jié)構(gòu)。
本發(fā)明的第八技術(shù)方案是這樣的，在上述第七技術(shù)方案所述的非易失性半導(dǎo)體存儲器件中，由所述位線電流供給機(jī)構(gòu)提供的電流其大小大致與在所述基準(zhǔn)單元中流動的電流相等。
本發(fā)明的第九技術(shù)方案是這樣的，在上述第6技術(shù)方案所述的非易失性半導(dǎo)體存儲器件中，所述位線電流供給機(jī)構(gòu)的控制信號線由所述穩(wěn)定化電源的電源線或者接地線屏蔽起來。
本發(fā)明的第十技術(shù)方案是這樣的，在上述第一或者第二技術(shù)方案中所述的非易失性半導(dǎo)體存儲器件中，所述位線電流供給機(jī)構(gòu)由多個分別設(shè)給每一個操作模式的位線電流供給機(jī)構(gòu)構(gòu)成。
本發(fā)明的第十一技術(shù)方案是這樣的，在上述第一或者第二技術(shù)方案中所述的非易失性半導(dǎo)體存儲器件中，所述第一位線及第二位線或者所述第一主位線及第二主位線的布置結(jié)構(gòu)為一對相互平行的位線結(jié)構(gòu)，所述位線電流供給機(jī)構(gòu)被布置在遠(yuǎn)離所述放大器的位置上。
本發(fā)明的第十二技術(shù)方案是這樣的，在上述第一或者第二技術(shù)方案中所述的非易失性半導(dǎo)體存儲器件中，所述第一位線及第二位線或者所述第一主位線及第二主位線的布置結(jié)構(gòu)為相互在一直線上的開放式位線結(jié)構(gòu)，所述位線電流供給機(jī)構(gòu)被布置在靠近所述放大器的位置上。
本發(fā)明的第十三技術(shù)方案所述的非易失性半導(dǎo)體存儲器件的數(shù)據(jù)讀出方法為，包括接在行方向的存儲單元的控制柵極上的字線、接在列方向上的存儲單元的漏極一側(cè)的第一位線、接在所述行方向上的基準(zhǔn)單元的柵極上的基準(zhǔn)用字線、接在所述列方向上的基準(zhǔn)單元的漏極一側(cè)的第二位線、將所述第一位線及第二位線的電位差放大的放大器、在剛開始讀數(shù)據(jù)的時候?qū)⑺龅谝患暗诙痪€預(yù)充電到規(guī)定電位的預(yù)充電機(jī)構(gòu)以及在進(jìn)行所述讀出操作時向所述第一及第二位線提供等量的電流的位線電流供給機(jī)構(gòu)的非易失性半導(dǎo)體存儲器件的數(shù)據(jù)讀出方法。在進(jìn)行由所述字線選擇存儲單元而將所述存儲單元接到所述所述第一位線上，并且由所述基準(zhǔn)字線選擇基準(zhǔn)單而將所述基準(zhǔn)單元接到所述第二位線上的數(shù)據(jù)讀出時，向所述第一及第二位線提供等量的電流。
本發(fā)明的第十四技術(shù)方案是這樣的，在上述第十三技術(shù)方案所述的非易失性半導(dǎo)體存儲器件的數(shù)據(jù)讀出方法中，在所述數(shù)據(jù)讀出時，先由所述預(yù)充電機(jī)構(gòu)將所述第一及第二位線預(yù)充電到規(guī)定的電位上，在包括所述預(yù)充電的那一段時間及其之后或者預(yù)充電之后，向所述第一及第二位線提供等量的電流。
本發(fā)明的第十五技術(shù)方案是這樣的，在上述第十三技術(shù)方案所述的非易失性半導(dǎo)體存儲器件的數(shù)據(jù)讀出方法中，在所述數(shù)據(jù)讀出時供向所述第一及第二位線的電流的量根據(jù)所述數(shù)據(jù)讀出時非易失性半導(dǎo)體存儲器件的操作模式而改變。
本發(fā)明的第十六技術(shù)方案是這樣的，在上述第十三技術(shù)方案所述的非易失性半導(dǎo)體存儲器件的數(shù)據(jù)讀出方法中，在所述數(shù)據(jù)讀出時所述放大器的起動時刻根據(jù)那一數(shù)據(jù)讀出時的數(shù)據(jù)讀出精度而發(fā)生變化。
如上所述，在本發(fā)明的第一到第十六技術(shù)方案中，在從選出來的存儲單元讀出數(shù)據(jù)的時候，是邊將等量的電流從位線電流供給機(jī)構(gòu)供到接著那一被選出來的存儲單元的位線和接著基準(zhǔn)單元的位線中邊將數(shù)據(jù)讀出的，故可使存儲單元一側(cè)及基準(zhǔn)單元一側(cè)的電位變化特性相同，而可進(jìn)行正確的讀出操作。而且，無論存儲單元處于寫入狀態(tài)及消去狀態(tài)中的哪一個狀態(tài)，存儲單元一側(cè)的位線的電位變化特性都能相同，故也能將寫入狀態(tài)及消去狀態(tài)下的傳感放大電路的起動時刻設(shè)定在同一個時刻上。這樣以來，就不必象起動時刻在兩狀態(tài)下不一樣時那樣，將那一起動時刻設(shè)定在較晚一側(cè)的時刻上了，從而可進(jìn)行高速的讀出操作。
而且，等量的電流被供到了存儲單元一側(cè)的位線和基準(zhǔn)單元一側(cè)的位線上，而可抑制這兩條位線的電位電平下降(急劇地下降到不能再下降的地步)，從而能實(shí)現(xiàn)高精度的讀出操作。而且即使供向位線的電流量由于電源噪聲等而發(fā)生了變化，也會因這兩條位線對所供來的電流的變化量的影響做出同樣的反映，實(shí)質(zhì)上而不會對差動讀出操作造成什么影響，從而實(shí)現(xiàn)抗噪聲的讀出操作。
特別是，還因若能根據(jù)確認(rèn)操作等操作模式來改變供向存儲單元一側(cè)的位線與供向基準(zhǔn)單元一側(cè)的位線上的等量的電流，根據(jù)數(shù)據(jù)讀出精度來改變放大器的起動時刻，就能在較長的時間范圍內(nèi)抑制進(jìn)行數(shù)據(jù)讀出操作時在兩條位線上的電位急劇下降。因此，即使是讓傳感放大器的起動時刻拖后的確認(rèn)操作等，也能通過動態(tài)傳感方式來檢測出兩條位線間的微小的電流差，而有可能進(jìn)行高精度的讀出操作。
綜上所述，根據(jù)第一到第十六技術(shù)方案所述的非易失性半導(dǎo)體存儲器件及其數(shù)據(jù)讀出方法，當(dāng)從存儲單元中讀出數(shù)據(jù)的時候，向存儲單元一側(cè)的位線和基準(zhǔn)單元一側(cè)的位線提供等量的電流，而使那兩種位線上的電位變化特性不受電源噪聲的影響而相同了，故收到了讀出操作能抗噪聲且高速這樣的良好效果。
特別是，若能根據(jù)確認(rèn)操作等操作模式來改變供給存儲單元一側(cè)的位線與基準(zhǔn)單元一側(cè)的位線的電流量，根據(jù)數(shù)據(jù)讀出精度改變放大器的起動時刻，就能有效地控制進(jìn)行數(shù)據(jù)讀出操作時，兩位線的電位急劇地下降到不能再下降的地步，而可做到在確認(rèn)操作等下進(jìn)行高精度的讀出操作。
圖2為一示出將本發(fā)明的第1個實(shí)施例中的非易失性半導(dǎo)體存儲器件應(yīng)用到階層化位線結(jié)構(gòu)以后的方框圖。
圖3為一示出本發(fā)明的第1個實(shí)施例中的非易失性半導(dǎo)體存儲器件的詳細(xì)結(jié)構(gòu)的圖。
圖4為一示出本發(fā)明的第1個實(shí)施例中的非易失性半導(dǎo)體存儲器件的操作時序的圖。
圖5為一說明在本發(fā)明的第1個實(shí)施例中的非易失性半導(dǎo)體存儲器件的動態(tài)傳感方式下互補(bǔ)位線的放電波形的圖。
圖6(a)為一示意圖，示出了包括本發(fā)明的第1個實(shí)施例中的非易失性半導(dǎo)體存儲器件中所具有的位線電流供給電路的主要部分；圖6(b)為一示出來自該位線電流供給電路的供給電流量變化時，互補(bǔ)位線的放電波形的圖。
圖7為本發(fā)明的第2個實(shí)施例中的非易失性半導(dǎo)體存儲器件的操作時序圖。
圖8為一示出現(xiàn)有動態(tài)傳感方式下的互補(bǔ)位線的放電波形的圖。
圖9(a)為一示意圖，示出了包括現(xiàn)有非易失性半導(dǎo)體存儲器件中所具有的位線電流供給電路的主要部分；圖9(b)為一示出來自該位線電流供給電路的供給電流量變化時，互補(bǔ)位線的放電波形的圖。
(第1個實(shí)施例)

圖1為示出本發(fā)明的非易失性半導(dǎo)體存儲器件的基本結(jié)構(gòu)的方框圖。
在該圖中，1代表存儲單元即非易失性半導(dǎo)體存儲元件，圖中只示出了一個，實(shí)際上沿行方向及列方向布置了多個這樣的存儲單元。2代表基準(zhǔn)單元即非易失性半導(dǎo)體存儲元件，同樣也在行方向及列方向布置了多個這樣的存儲元件。WL為接在沿行方向排列著的存儲元件1的控制柵極上的字線，BL0為接在沿列方向排列著的存儲元件1的漏極一側(cè)的第一位線，SL為接在接在所述第一位線BL0上的存儲單元1的源極一側(cè)的第一源極線。還有，RWL為接在沿行方向排列著的基準(zhǔn)單元2的柵極上的基準(zhǔn)字線，BL1為接在沿列方向排列著的基準(zhǔn)單元2的漏極一側(cè)的第二位線，RSL為接在接在所述第二位線BL1上的基準(zhǔn)單元2的源極一側(cè)的第二源極線。所述存儲單元1及基準(zhǔn)單元2與每一條字線WL、RWL及源極線SL、RSL的詳細(xì)連接情況如圖3所示。
除此以外，SA為對所述第一位線BL0及第二位線BL1間的電位差進(jìn)行放大的差動傳感放大電路(差動放大器)；4為一開始從存儲單元1讀出數(shù)據(jù)時就將所述第一及第二位線BL0、BL1預(yù)充電到規(guī)定電位的預(yù)充電電路。
3為本發(fā)明的具有特征的兩個位線電流供給電路(位線電流供給機(jī)構(gòu))，它在從所述存儲單元1中讀出數(shù)據(jù)時工作以提供電流。一個位線電流供給電路3將電流供給第一位線BL0，另一個位線電流供給電路3則將電流供給第二位線BL1。從這兩個位線電流供給電路3、3供向第一及第二位線BL0、BL1的電流量相等。需提一下，所設(shè)的控制差動傳感放大電路SA、位線電流供給電路3及預(yù)充電電路4的每一個控制信號線是相互獨(dú)立的，圖中未示。
圖2為將圖1中所述的非易失性半導(dǎo)體存儲器件的結(jié)構(gòu)應(yīng)用到階層化位線結(jié)構(gòu)上以后的方框圖，可由它實(shí)現(xiàn)高速的讀出操作。
在圖2所示的非易失性半導(dǎo)體存儲器件中，MAR0、MAR1為存儲單元塊，分別包括存儲單元8、9和基準(zhǔn)單元10、11。在每一個存儲單元塊MAR0、MAR1中，存儲單元8、9及基準(zhǔn)單元10、11接在副位線SB0、SB1上。每一條副位線SB0、SB1分別通過各自的連接電路6、7接在了主位線MBL0及互補(bǔ)主位線MBL1上。這一對位線MBL0及互補(bǔ)主位線MBL1上接著差動傳感放大電路SA及預(yù)充電電路4。還有，兩個位線電流供給電路3、3分別接在所述位線MBL0及互補(bǔ)主位線MBL1上且向這些位線MBL0、MBL1提供相等的電流。需提一下，在圖2中，列舉的是一對主位線MBL0、MBL1的基本結(jié)構(gòu)，不僅如此，其它主位線對的結(jié)構(gòu)也和圖2中的基本結(jié)構(gòu)相同，故圖示及說明就省略不提了。最后，基準(zhǔn)單元10、11沒有必要一樣要接在所對應(yīng)的副位線SB0、SB1上，只要能保證加上與所讀出的存儲單元相等的負(fù)荷就行了。
圖3示出了圖2中所示的非易失性半導(dǎo)體存儲器件的具體結(jié)構(gòu)。
在該圖中，UNIT-A～UNIT-D為布置在列方向上的4個存儲單元組，由它們構(gòu)成存儲單元矩陣A。這些存儲單元組結(jié)構(gòu)相同。下面，示出了存儲單元組UNIT-A的結(jié)構(gòu)。該存儲單元組UNIT-A擁有被布置成矩陣狀的4個存儲單元塊10a～10d，每一個存儲單元塊10a～10d中又包括4個被布置在列方向上的存儲單元(Ma0～Ma3)、(Mb0～Mb3)、(Mc0～Mc3)、(Md0～Md3)即非易失性半導(dǎo)體存儲元件及一個基準(zhǔn)單元Rca0、Rcb0、Rcc0、Rcd0即非易失性半導(dǎo)體存儲元件。
這里，非易失性半導(dǎo)體存儲元件根據(jù)電子是否存儲于浮置柵極中而存儲2值信息。若已存儲了電子，存儲單元的閾值就變高，即使施加某一定的柵極電壓存儲單元中實(shí)質(zhì)上也無電流在流動。將這一狀態(tài)定為存儲了“0”的狀態(tài)；若尚未存儲電子，存儲單元的閾值就變低，施加某一定的柵極電壓以后，電流就會在存儲單元中流動，將這一狀態(tài)定為存儲“1”的狀態(tài)。這里設(shè)消去狀態(tài)為“1”，寫入狀態(tài)為“0”。
在所述存儲單元塊10a中，存儲單元Ma0～Ma3及基準(zhǔn)單元Rca0的各自的柵極一側(cè)接在一條副位線SBL0上，同樣，在其它存儲單元塊10b～10d中，也是該塊內(nèi)的存儲單元及基準(zhǔn)單元(Mb0～Mb3、RCb0)、(Mc0～Mc3、RCc0)、(Md0～Md3、RCd0)的每一個柵極一側(cè)各自接在設(shè)在該塊內(nèi)的一條副位線SBL1～SBL3上。
再就是，沿列方向布置著的存儲單元塊10a、10c的副位線SBL0、SBL2分別通過選擇柵極TS1、BS0(相當(dāng)于圖2中的連接電路6)接在一條主位線(第一主位線)MBL0上。同樣，沿列方向布置著的其它存儲單元塊10b、10d的副位線SBL1、SBL3也分別通過選擇柵極TS0、BS1(相當(dāng)于圖2中的連接電路7)接在一條互補(bǔ)主位線(第二主位線)MBL1上。這一對主位線MBL0、MBL1為相互平行的結(jié)構(gòu)。需提一下，本發(fā)明并不限于這種位線結(jié)構(gòu)，還可使用主位線MBL0與互補(bǔ)主位線MBL1為在同一條直線上的開放型位線結(jié)構(gòu)。再就是，基準(zhǔn)單元RCa0～RCd0沒有必要一定要接在所對應(yīng)的副位線SBL0～SBL1上，只要能加上與所讀出的存儲單元相等的負(fù)荷就行了。
還有，圖3中，TWL0～TWL3為字線，它們接在在存儲單元塊10a、10b間沿行方向排列著的存儲單元(Ma0、Mb0)～(Ma3、Mb3)的控制柵極上。同樣，BWL0～BWL3也為字線，它們接在在存儲單元塊10c、10d間沿行方向排列著的存儲單元(Mc0、Md0)～(Mc3、Md3)的控制柵極上。TRWL0、BRWL0為基準(zhǔn)單元RCa0、RCb0、RCc0及RCd0的柵極上的基準(zhǔn)字線；TSL0、TSL1、BSL0、BSL1為存儲單元Ma0～Ma3、Mb0～Mb3、Mc0～Mc3、Md0～Md3的源極線；TRSL0、BRSL0為存儲單元RCa0、RCb0、RCc0及RCd0的源極線。
所述主位線MBL0及互補(bǔ)主位線MBL1分別通過列柵極Y0、Y1接在差動傳感放大電路(放大器)SAMP上，所述傳感放大電路SAMP為將兩個CMOS反相器的輸入和輸出交叉連接起來后而形成的觸發(fā)式傳感放大電路。該傳感放大電路SAMP由兩個控制信號SAE、SAEN控制，在一個控制信號SAE為高電平，另一個控制信號SAEN為低電平的時候，它就判定主位線MBL0和互補(bǔ)主位線MBL1間的電位差并進(jìn)行放大。
在所述主位線MBL0及互補(bǔ)主位線MBL1之間以中間夾著列柵極Y0、Y1的形式設(shè)了預(yù)充電電路(預(yù)充電機(jī)構(gòu))PreCHG0、PreCHG1和等效晶體管TEQ0、TEQ1。預(yù)充電電路PreCHG0、PreCHG1分別由p溝道型MOS晶體管構(gòu)成，由控制信號PCN0、PCN1控制。等效晶體管TEQ0、TEQ1分別由控制信號EQ0、EQ1來控制，使主位線MBL0及互補(bǔ)主位線MBL1的電位相等。
還有，在圖3中，BLCASS為向主位線MBL0及互補(bǔ)主位線MBL1提供同樣大小的電流的位線電流供給電路(位線電流供給機(jī)構(gòu))。該位線電流供給電路BLCASS中包括由根據(jù)由下述的穩(wěn)定化電源供來的電源電壓VPC1來將電流供向主位線MBL0及互補(bǔ)主位線MBL1的一對P溝道型MOS晶體管構(gòu)成的電流供給晶體管VP1、VP2。該每一個電流供給晶體管VP1、VP2上接著一條將控制電壓VCASS供到它們的柵極上的控制信號線VCS。該控制信號線VCS由所述穩(wěn)定化電源的電源線或者接地線(未示)屏蔽起來。需提一下，可有多條這樣的控制信號線VCS。所述位線電流供給電路BLCASS的結(jié)構(gòu)并不限于上述結(jié)構(gòu)，還可以采用以下結(jié)構(gòu)。例如在電流供給晶體管VP1、VP2和主位線MBL0、互補(bǔ)主位線MBL1之間，再追加一個成為開關(guān)的其它晶體管。這種結(jié)構(gòu)在要花時間設(shè)定控制信號線VCS上的控制電壓VCASS的情況下很有利。換句話說，在進(jìn)行多個循環(huán)的讀出操作時，每逢需要花時間產(chǎn)生控制電壓VCASS的時候，就有可能先將控制電壓VCASS固定在規(guī)定值上固定好，再利用所述加設(shè)的晶體管來控制供向主位線MBL0及互補(bǔ)主位線MBL1的電流量。
在采用本實(shí)施例中這樣的一對并排著的位線結(jié)構(gòu)的情況下，最好是將所述位線電流供給電路BLCASS布置在遠(yuǎn)離傳感放大電路SAMP的位置上。其理由是，在將位線電流供給電路BLCASS布置到傳感放大電路SAMP的附近的情況下，位線電流供給電路BLCASS會受由于傳感放大電路SAMP的消費(fèi)電流而引起的壓降等的影響。另一方面，在采用開放型位線結(jié)構(gòu)的情況下，則相反，最好是將所述位線電流供給電路BLCASS布置在靠近傳感放大電路SAMP的位置上。理由是，在為開放型位線結(jié)構(gòu)的情況下，因?yàn)橥ㄟ^控制信號線VCS將控制電壓VCASS送到一個電流供給晶體管VP1的柵極上的距離和送到另一個電流供給晶體管VP2上的柵極上的距離大不一樣，噪音等對兩個電流供給晶體管VP1、VP2的工作狀態(tài)的影響也就有很大的不同。在這種情況下，為減少由于傳感放大電路SAMP的消費(fèi)電流而帶來的壓降的影響，可通過強(qiáng)化傳感放大電路SAMP周圍的電源布線去對付它。
還有，在圖3中，7代表預(yù)解碼器，8代表行解碼器，由它們來選擇所述字線TWL0～BWL3及基準(zhǔn)字線TRWL0、BRWL0，9為列解碼器，由它來選擇控制所述列柵極Y0、Y1，10為源極線解碼器，由它來選擇所述源極線TSL0～BSL1及基準(zhǔn)源極線TRSL0、TRSL1。5為起動時刻產(chǎn)生電路，由它來調(diào)整所述預(yù)解碼器7、列解碼器9、源極線解碼器10及傳感放大電路SAMP等的起動時刻。11為基準(zhǔn)電壓產(chǎn)生電路，12為產(chǎn)生已上升了的電壓的充電泵電路，13為調(diào)整在所述基準(zhǔn)電壓產(chǎn)生電路11及預(yù)充電泵電路12中所產(chǎn)生的基準(zhǔn)電壓、已上升了的電壓的穩(wěn)壓電路，由它穩(wěn)定地提供由預(yù)充電電路PreCHG0、PreCHG1對主位線MBL0及互補(bǔ)主位線MBL1進(jìn)行預(yù)充電的電壓(預(yù)充電電壓)，同時還由它向位線電流供給電路BLCASS提供用于提供位線電流的電源電壓VPC1。由所述基準(zhǔn)電壓產(chǎn)生電路11、預(yù)充電泵電路12及穩(wěn)壓電路13構(gòu)成布置在非易失性半導(dǎo)體存儲器件內(nèi)部的穩(wěn)定化電源14。
參考圖4，說明按上述構(gòu)成的非易失性半導(dǎo)體存儲器件的數(shù)據(jù)讀出操作。
下面，考慮的是使用基準(zhǔn)單元RCd0讀出接在主位線MBL0上的存儲單元塊10a內(nèi)的存儲單元Ma0的情況。需提一下，在下述說明中，設(shè)基準(zhǔn)單元RCd0讓流的電流量正好在消去狀態(tài)的存儲單元Ma0的單元電流與寫入狀態(tài)的存儲單元Ma0的單元電流的中間值上。
設(shè)初始狀態(tài)是這樣的，接在主位線MBL0及互補(bǔ)主位線MBL1上的副位線SBL0～SBL3的電位由未圖示的重設(shè)(reset)晶體管設(shè)定在接地電位上。還有，在進(jìn)行數(shù)據(jù)讀出操作的時候，源極線TSL0、TSL1、BSL0、BSL1、TRSL0、BRSL0分別為接地電位。
首先，在字線TWL0～TWL3、BWL0～BWL3及基準(zhǔn)字線TRWL0、BRWL0、選擇信號線TSG0、TSG1、BSG0、BSG1處于低電平的狀態(tài)下，使控制信號PCN0、PCN1為低電平而將預(yù)充電電路PreCHG0、PreCHG1激活，將主位線MBL0及互補(bǔ)主位線MBL1預(yù)充電到規(guī)定電壓上。此時，通過讓列柵極Y0、Y1為高電平，傳感放大電路SAMP的輸出入部也被預(yù)充電到與主位線MBL0及互補(bǔ)主位線MBL1相等的電位上。同時，使等效信號EQ0、EQ1為低電平而將等效晶體管TEQ0、TEQ1激活，讓主位線MBL0與互補(bǔ)主位線MBL1連接起來，讓這兩條位線的電位相等。這樣以來，就可控制讀出數(shù)據(jù)時所產(chǎn)生的主位線MBL0及互補(bǔ)主位線MBL1的電位差偏差。
之后，使選擇信號線TSG1、BSG1為低電平而將選擇晶體管TS1、BS1接通，將副位線SBL0、SBL3分別接到各自的主位線MBL0及互補(bǔ)主位線MBL1上。在這一狀態(tài)下，在選擇字線TWL0、BRWL0達(dá)到高電平之前，讓等效信號EQ0、EQ1返回到高電平，而將連接著的主位線MBL0及互補(bǔ)主位線MBL1切斷。那時，也讓預(yù)充電信號PCN0、PCN1大致同時成為高電平。
接著，將控制信號線VCASS設(shè)定到所希望的電壓電平上，而將所希望的電流值從位線電流公供給電路BLCASS供到主位線MBL0及互補(bǔ)主位線MBL1上。雖然由位線電流供給電路BLCASS供來的電流量隨該控制信號線VCASS的信號電壓電平的變動而發(fā)生變化，但因該信號電壓電平是從穩(wěn)定化電源14供來的，該信號電壓電平的變動很小，故由位線電流供給電路BLCASS供來的實(shí)際電流量接近所希望的值。而且，還因供來控制信號VCASS的控制信號線VCS由穩(wěn)定化電源14的電源布線等屏蔽起來，故它和相鄰布線間的耦合噪聲等的影響就很少，由位線電流供給電路BLCASS實(shí)際供來的電流量就穩(wěn)定在所希望的值上。這里，假設(shè)供給電流量大致與所選擇的基準(zhǔn)單元RCd0的單元電流相等。需提一下，起動控制信號VCASS的時刻可在預(yù)充電信號PCN0、PCN1尚處于低電平狀態(tài)的預(yù)充電操作中。
在所述狀態(tài)下，使選擇字線TWL0為低電平而選擇讀出數(shù)據(jù)的存儲單元Ma0。同時，使選擇字線BRWL0為高電平也選擇基準(zhǔn)單元RCd0。如圖5所示，若邊從位線電流供給電路BLCASS向主位線MBL0及互補(bǔ)主位線MBL1提供同量的電流，邊進(jìn)行數(shù)據(jù)的讀出操作，就會因?yàn)橛晌痪€電流供給電路BLCASS供來的電流量與由基準(zhǔn)單元RCd0消費(fèi)的電流量達(dá)到平衡，而大致維持在為預(yù)充電電壓的狀態(tài)。與此相對，在所選擇的存儲單元Ma0為寫入狀態(tài)的情況下，接著存儲單元Ma0的主位線MBL0的電位就會在由位線電流供給電路BLCASS供來的電流量的作用下成為比預(yù)充電電壓還高的電位Memcell@Prog。另一方面，在所選擇的存儲單元Ma0為消去狀態(tài)的情況下，接著存儲單元Ma0的主位線MBL0的電位又會在由從存儲單元Ma0的單元電流減去位線電流供給電路BLCASS的供給電流量而得到的那一電流的作用下成為比預(yù)充電電壓還低的電位Memcell@Erase。
就這樣，選擇了存儲單元Ma0與基準(zhǔn)單元RCd0，主位線MBL0及互補(bǔ)主位線MBL1間的電位差逐漸增大，當(dāng)達(dá)到了那一電位差可由傳感放大電路SAMP判定的狀態(tài)以后，就在規(guī)定的時刻SENSE TIMING@Read讓列柵極Y0、Y1為低電平，而將傳感放大電路SAMP與一對主位線MBL0、MBL1分離開。接著，再使控制信號SAE為高電平，使控制信號SAEN為低電平而將傳感放大電路SAMP激活，比較并放大主位線MBL0及互補(bǔ)主位線MBL1間的電位，將進(jìn)行數(shù)據(jù)的讀出操作。
就這樣，如圖6(a)所示，在邊向主位線MBL0及互補(bǔ)主位線MBL1提供相等的電流量Ia、Iref邊進(jìn)行讀出操作的情況下，可讓存儲單元Ma0一側(cè)的主位線MBL0和基準(zhǔn)單元RCd0一側(cè)的互補(bǔ)主位線MBL1的電位變化特性相同。而且，如圖6(b)所示，即使由位線電流供給電路BLCASS供來的電流量由于電源噪聲等而發(fā)生了變化，也會因主位線MBL0及互補(bǔ)主位線MBL1對這一變化的影響做出同樣的反映，結(jié)果是該主位線MBL0及互補(bǔ)主位線MBL1的電位差不發(fā)生什么變化，對差動讀出操作不產(chǎn)生實(shí)質(zhì)性的影響，而能實(shí)現(xiàn)抗噪聲的數(shù)據(jù)讀出操作。而且，還因傳感放大電路SAMP的起動時刻在存儲單元的寫入狀態(tài)和消去狀態(tài)下是一樣的的也統(tǒng)一起來了，也就不必將起動時刻調(diào)整到二者中之慢的那一起動時刻，而可實(shí)現(xiàn)高速的數(shù)字讀出操作。
需提一下，在本實(shí)施例中，是使用一個存儲單元來構(gòu)成基準(zhǔn)單元Rca0、RCb0、RCc0、RCd0的，不僅如此，還可采用例如將兩個存儲單元串聯(lián)起來的結(jié)構(gòu)、利用MOS晶體管的結(jié)構(gòu)等來調(diào)整閾值電壓，而讓基準(zhǔn)單元的單元電流為寫入狀態(tài)下的存儲單元電流與消去狀態(tài)下的存儲單元電流的中間值；也可采用能夠得到這樣的特性的結(jié)構(gòu)。
(第2個實(shí)施例)下面，參考圖7來說明本發(fā)明的第2個實(shí)施例中的非易失性半導(dǎo)體存儲器件。
本實(shí)施例中的非易失性半導(dǎo)體存儲器件的結(jié)構(gòu)與圖3所示的第1個實(shí)施例中的結(jié)構(gòu)一樣，故省略說明。本實(shí)施例的特征為能根據(jù)非易失性半導(dǎo)體存儲器件的操作模式、讀出精度來改變數(shù)據(jù)讀出方法、讀出數(shù)據(jù)時流過基準(zhǔn)單元的電流量及供向主及互補(bǔ)主位線的電流量。
圖7示出了本實(shí)施例中的數(shù)據(jù)讀出操作時刻。在進(jìn)行高精度的讀出操作的情況下，如該圖所示，與圖4所示的第1個實(shí)施例中的數(shù)據(jù)讀出操作相比，將傳感放大電路SAMP的起動時刻以后的操作拖后了。
具體而言，將傳感放大電路SAMP的控制信號SAE為高電平而讓控制信號SAEN變?yōu)榈碗娖降臅r刻、讓位線電流供給電路BLCASS的控制信號線VCASS從低電平變化到高電平的時刻、讓控制信號YG0、YG1、TSG1、BSG1、TWL0、BRWL0從高電平變化到低電平的時刻都推遲到能得到所希望的讀出精度的那一時刻而進(jìn)行讀出操作。這里所說的所希望的讀出精度，是指在考慮了傳感放大電路SAMP的操作容限的基礎(chǔ)上，存儲單元的單元電流與基準(zhǔn)單元的單元電流之差。因在傳感放大電路SAMP的操作容限一定的情況下，越往后推遲傳感放大電路SAMP的起動時刻就越能在存儲單元電流與基準(zhǔn)單元電流之差越小的狀態(tài)下進(jìn)行判定，故可進(jìn)行高精度的讀出操作。該傳感放大電路SAMP的起動時刻可通過圖3所示的起動時刻產(chǎn)生電路5來進(jìn)行調(diào)整。
特別是，需要上述高精度讀出操作的是，在傳感放大電路SAMP中特定存儲單元的單元電流的操作模式及判斷寫入及消去是否按希望進(jìn)行了的確認(rèn)操作等。因該確認(rèn)操作是一與非易失性存儲單元本身的可靠性容限密切相關(guān)的重要操作，故需要高精度的讀出操作。以消去確認(rèn)操作為例來說明。假設(shè)數(shù)據(jù)消去后，在和讀出操作時一樣的偏壓條件下流過存儲單元的電流要在50μA以上，那么就要調(diào)整柵極/源極間的電壓以便讓流過圖3所示的基準(zhǔn)單元RCa0～RCd0的基準(zhǔn)電流達(dá)到50μA。需提一下，在用于確認(rèn)消去的基準(zhǔn)單元和用于確認(rèn)寫入的基準(zhǔn)單元分別為不同的基準(zhǔn)單元的情況下，無需調(diào)整那一基準(zhǔn)單元的柵極/源極間電壓。再就是，還要調(diào)整位線電流供給電路BLCASS的控制信號VCASS的電壓而向主位線MBL0及互補(bǔ)主位線MBL1提供與所述基準(zhǔn)電流相等的電流。位線電流供給電路BLCASS的控制信號線VCASS由圖3所示的起動時刻產(chǎn)生電路5產(chǎn)生，該產(chǎn)生電路5接收非易失性半導(dǎo)體存儲器件的操作模式信號，再根據(jù)該操作模式信號調(diào)整所述控制信號VCASS的電壓。
在這樣的狀態(tài)下，就在圖7所示的較晚的時刻SENSETIMING@VERIFY進(jìn)行數(shù)據(jù)讀出操作。因該讀出操作基本上和所述第1個實(shí)施例中所示的操作相同，故這里省略不提了。然后，通過比較該基準(zhǔn)電流50μA和消去后的存儲單元本身的單元電流進(jìn)行消去確認(rèn)操作。
這樣以來，就會因在消去確認(rèn)操作時，也是通過邊向主位線MBL0及互補(bǔ)主位線MBL1提供等量的電流邊進(jìn)行讀出操作，而能有效地抑制主位線MBL0及互補(bǔ)主位線MBL1的電位電平急速地下降到不能再下降的地步等，故可在比圖5所示的通常的讀出時刻SENSE TIMING@READ晚很多的讀出時刻SENSE TIMING@VERIFY進(jìn)行數(shù)據(jù)的讀出，而實(shí)現(xiàn)高精度的讀出操作。
還有，因即使在供給主位線MBL0及互補(bǔ)主位線MBL1的電流量由于電源噪聲等而發(fā)生變化的情況下，該兩種位線也會對供給它們的電流量的變化的影響做出同樣的反映，而不會對差動讀出操作造成實(shí)質(zhì)性的影響。
以上以消去確認(rèn)操作時的情況為例進(jìn)行了說明。當(dāng)然了，在寫入確認(rèn)操作時、測量存儲單元電流的測量操作時等，也同樣對流過基準(zhǔn)單元的電流、供向主位線MBL0及互補(bǔ)主位線MBL1的電流量進(jìn)行調(diào)整就可以了。
如上所述，根據(jù)本實(shí)施例，根據(jù)所希望的操作模式，即根據(jù)數(shù)據(jù)讀出精度不同的操作模式讓傳感放大電路SAMP的起動時刻晚一些的話，就能進(jìn)行正確的、高精度的數(shù)據(jù)讀出操作。
需提一下，在本實(shí)施例中，在確認(rèn)操作時，通過改變位線電流供給電路BLCASS的控制信號線VCASS的電壓而調(diào)整了供給主位線MBL0、互補(bǔ)主位線MBL1的電流量，不僅如此，還可分別給確認(rèn)操作、存儲單元電流的測量操作等操作模式事先固定設(shè)定固定一個位線電流供給電路來提供電流。
在上述說明中，是使用一個存儲單元來構(gòu)成基準(zhǔn)單元Rca0、RCb0、RCc0、RCd0的，不僅如此，還可采用例如將兩個存儲單元串聯(lián)起來的結(jié)構(gòu)、利用MOS晶體管的結(jié)構(gòu)等來調(diào)整閾值電壓，而讓基準(zhǔn)單元的單元電流為寫入狀態(tài)下的存儲單元電流與消去狀態(tài)下的存儲單元電流的中間值。
還有，在上述說明中，以將電子儲存到浮置柵極中的存儲單元作了非易失性半導(dǎo)體存儲元件，但并不限于這一存儲單元，本發(fā)明適用所有的在存儲單元中流動的電流隨存儲單元的狀態(tài)而變化的非易失性半導(dǎo)體存儲元件。
而且，在上述說明中，對非易失性半導(dǎo)體器件做了說明。具體而言，為包括差動型傳感放大電路的EEPROM、Flash EEPROM等各種存儲集成電路，內(nèi)裝有這些存儲集成電路的微機(jī)等集成電路裝置等。
權(quán)利要求
1.一種非易失性半導(dǎo)體存儲器件，其中包括接在行方向上的存儲單元的控制柵極上的字線、接在列方向上的存儲單元的漏極一側(cè)的第一位線、接在所述行方向上的基準(zhǔn)單元的柵極上的基準(zhǔn)用字線、接在所述列方向上的基準(zhǔn)單元的漏極一側(cè)的第二位線、將所述第一位線及第二位線的電位差放大的放大器、在剛開始讀數(shù)據(jù)的時候?qū)⑺龅谝患暗诙痪€預(yù)充電到規(guī)定電位的預(yù)充電機(jī)構(gòu)以及在進(jìn)行所述讀出操作時向所述第一及第二位線提供等量的電流的位線電流供給機(jī)構(gòu)。
2.一種非易失性半導(dǎo)體存儲器件，其中包括由多個存儲單元及基準(zhǔn)單元構(gòu)成的存儲單元矩陣、多條共同接在行方向的存儲單元的控制柵極上的字線、多條共同接在列方向上的存儲單元及基準(zhǔn)單元的漏極一側(cè)的副位線、接在所述多條副位線中的一條副位線上的第一主位線、接在所述多條副位線中的另一條副位線上的第二主位線、將所述第一主位線和第二主位線間的電位差放大的放大器、在剛開始讀數(shù)據(jù)的時候?qū)⑺龅谝患暗诙痪€預(yù)充電到規(guī)定電位的預(yù)充電機(jī)構(gòu)以及在進(jìn)行所述讀出操作時向所述第一及第二主位線提供等量的電流的位線電流供給機(jī)構(gòu)。
3.根據(jù)權(quán)利要求2所述的非易失性半導(dǎo)體半導(dǎo)體器件，其中所述基準(zhǔn)單元被接在基準(zhǔn)單元用字線上，該字線不同于接在所述存儲單元上的字線。
4.根據(jù)權(quán)利要求1或者2所述的非易失性半導(dǎo)體半導(dǎo)體器件，其中包括調(diào)整所述放大器的起動時刻的起動時刻產(chǎn)生電路。
5.根據(jù)權(quán)利要求1或者2所述的非易失性半導(dǎo)體半導(dǎo)體器件，其中將電源電壓供給所述預(yù)充電機(jī)構(gòu)及位線電流供給機(jī)構(gòu)的電源為設(shè)在非易失性半導(dǎo)體存儲器件內(nèi)部的穩(wěn)定化電源，所述穩(wěn)定化電源產(chǎn)生不依賴于外部電壓的電源電壓。
6.根據(jù)權(quán)利要求5所述的非易失性半導(dǎo)體半導(dǎo)體器件，其中所述位線電流供給機(jī)構(gòu)由控制供向第一位線或者第一主位線的電流及供向第二位線或者第二主位線的電流的控制信號線控制。
7.根據(jù)權(quán)利要求1或者2所述的非易失性半導(dǎo)體存儲器件，其中所述位線電流供給機(jī)構(gòu)具有可保證供給電流量根據(jù)非易失性半導(dǎo)體存儲器件的操作模式而改變的結(jié)構(gòu)。
8.根據(jù)權(quán)利要求7所述的非易失性半導(dǎo)體存儲器件，其中由所述位線電流供給機(jī)構(gòu)提供的電流其大小大致與在所述基準(zhǔn)單元中流動的電流相等。
9.根據(jù)權(quán)利要求6所述的非易失性半導(dǎo)體存儲器件，其中所述位線電流供給機(jī)構(gòu)的控制信號線由所述穩(wěn)定化電源的電源線或者接地線屏蔽起來。
10.根據(jù)權(quán)利要求1或者2所述的非易失性半導(dǎo)體存儲器件，其中所述位線電流供給機(jī)構(gòu)由多個分別設(shè)給每一個操作模式的位線電流供給機(jī)構(gòu)構(gòu)成。
11.根據(jù)權(quán)利要求1或者2所述的非易失性半導(dǎo)體存儲器件，其中所述第一位線及第二位線或者所述第一主位線及第二主位線的布置結(jié)構(gòu)為一對相互平行的位線結(jié)構(gòu)，所述位線電流供給機(jī)構(gòu)被布置在遠(yuǎn)離所述放大器的位置上。
12.根據(jù)權(quán)利要求1或者2所述的非易失性半導(dǎo)體存儲器件，其中所述第一位線及第二位線或者所述第一主位線及第二主位線的布置結(jié)構(gòu)為相互在一直線上的開放式位線結(jié)構(gòu)，所述位線電流供給機(jī)構(gòu)被布置在靠近所述放大器的位置上。
13.一種非易失性半導(dǎo)體存儲器件的數(shù)據(jù)讀出方法，該非易失性半導(dǎo)體半導(dǎo)體器件包括接在行方向的存儲單元的控制柵極上的字線、接在列方向上的存儲單元的漏極一側(cè)的第一位線、接在所述行方向上的基準(zhǔn)單元的柵極上的基準(zhǔn)用字線、接在所述列方向上的基準(zhǔn)單元的漏極一側(cè)的第二位線、將所述第一位線及第二位線的電位差放大的放大器、在剛開始讀數(shù)據(jù)的時候?qū)⑺龅谝患暗诙痪€預(yù)充電到規(guī)定電位的預(yù)充電機(jī)構(gòu)以及在進(jìn)行所述讀出操作時向所述第一及第二位線提供等量的電流的位線電流供給機(jī)構(gòu)的非易失性半導(dǎo)體存儲器件，其中在進(jìn)行由所述字線選擇存儲單元而將所述存儲單元接到所述所述第一位線上，并且由所述基準(zhǔn)字線選擇基準(zhǔn)單而將所述基準(zhǔn)單元接到所述第二位線上的數(shù)據(jù)讀出時，向所述第一及第二位線提供等量的電流。
14.根據(jù)權(quán)利要求13所述的非易失性半導(dǎo)體存儲器件的數(shù)據(jù)讀出方法，其中在所述數(shù)據(jù)讀出時，先由所述預(yù)充電機(jī)構(gòu)將所述第一及第二位線預(yù)充電到規(guī)定的電位上，在包括所述預(yù)充電的那一段時間及其之后或者預(yù)充電之后，向所述第一及第二位線提供等量的電流。
15.根據(jù)權(quán)利要求13所述的非易失性半導(dǎo)體存儲器件的數(shù)據(jù)讀出方法，其中在所述數(shù)據(jù)讀出時供向所述第一及第二位線的電流的量根據(jù)所述數(shù)據(jù)讀出時非易失性半導(dǎo)體存儲器件的操作模式而改變。
16.根據(jù)權(quán)利要求13所述的非易失性半導(dǎo)體存儲器件的數(shù)據(jù)讀出方法，其中在所述數(shù)據(jù)讀出時所述放大器的起動時刻根據(jù)那一數(shù)據(jù)讀出時的數(shù)據(jù)讀出精度而發(fā)生變化。
全文摘要
本發(fā)明公開了一種非易失性半導(dǎo)體存儲器件及其數(shù)據(jù)讀出方法，在使用了差動傳感放大電路的動態(tài)傳感傳感方式的非易失性半導(dǎo)體存儲器件中，即使讓傳感放大電路的起動時刻拖后，也能高精度地從存儲單元中讀出數(shù)據(jù)來。通過字線WL將存儲單元1接到位線BL0上，同時通過基準(zhǔn)用字線RWL將基準(zhǔn)單元2接到互補(bǔ)位線BL1上，由傳感放大器SA放大該位線BL0及互補(bǔ)位線BL1間的電位差，在從存儲單元1中讀出數(shù)據(jù)的時候，在剛開始讀出那一數(shù)據(jù)的時候由預(yù)充電電路4將兩條位線BL0、BL1都預(yù)充電到規(guī)定的電位上，在包括該預(yù)充電的那一段時間及其之后或者在預(yù)充電結(jié)束之后，由位線電流供給電路3向位線BL0及互補(bǔ)位線BL1提供等量的電流。
文檔編號G11C16/28GK1438649SQ03104429
公開日2003年8月27日 申請日期2003年2月13日 優(yōu)先權(quán)日2002年2月15日
發(fā)明者圓山敬史, 小島誠 申請人:松下電器產(chǎn)業(yè)株式會社