專利名稱：具有加倍數據傳輸速率的半導體存儲器操作方法
技術領域：
本發明涉及一種具有加倍數據傳輸速率的半導體存儲器操作方法。
背景技術：
當分別讀取及寫入數據時，為操作具有加倍數據傳輸速率的半導體存儲器，迄今個別存取已被回溯至單倍傳輸速率存取(在此技術領域，名稱“單倍數據傳輸速率”亦被稱為“單倍數據率或SDR”，且名稱“加倍數據傳輸速率”亦被稱為“加倍數據傳輸速率或DDR”)。亦即，例如當讀取時，具有加倍數據長度的內部存取操作在單倍頻率被作動，接著內部數據項的前半段隨著時鐘脈沖信號的上升邊沿被輸出，且內部數據項的后半段隨著時鐘脈沖信號的下降邊沿被輸出。當寫入時，此順序被倒反。數據項由在輸入側的時鐘脈沖信號的上升及下降邊沿被收集，內部地合并以形成加倍長度的數據項且以加倍長度被依序內部地寫入至存儲器組(數組)。
操作具加倍傳輸速率的半導體存儲器的現有技術方法具分別在讀取或寫入存取操作期間不均勻電流消耗的缺點，而且，存儲器組必須供應加倍的數據量為一個問題。
發明內容
本發明目的為提供一種起初所提及形式的方法，其提供一種加倍數據傳輸速率并確保均勻電流消耗及不需存儲器組的額外負擔。
此目的由權利要求1的特征達到。權利要求2訂定一種進行根據本發明方法的較佳電路。從屬權利要求訂定本發明的有利發展。
在所討論方法中，本發明據此提供要在兩個存儲器組間分享的數據讀取及寫入存取，其中的第一存儲器組，其以相關于另一個、即第二存儲器組的操作時鐘脈沖偏移半個時鐘脈沖脈沖的時鐘脈沖操作，及要在兩個存儲器組的輸出端合并的部份數據流以形成具加倍頻率的數據。
換言之，根據本發明方法以一半數據長度在加倍頻率操作，然而根據現有技術的方法以加倍數據長度在單倍頻率操作。
將存取在兩個存儲器組分享的結果，根據本發明方法確保在讀取或寫入存取操作期間電流的更均勻分布。本發明的進一步優點為，與現有技術相反，單一存儲器組不需提供加倍數據量。最后，根據本發明方法的優點為其可使用如用于SDR或單倍數據傳輸速率的相同存儲器組結構。
本發明的有利發展提供在讀取存取期間得自外部時鐘脈沖信號的上升邊沿及在寫入存取期間得自外部時鐘脈沖信號的下降邊沿的第二存儲器組的時鐘脈沖，且第一存儲器組的時鐘脈沖在讀取存取期間系得自外部時鐘脈沖信號的下降邊沿及在寫入存取期間得自外部時鐘脈沖信號的上升邊沿。
進行根據本發明方法的有利電路包括一個時鐘脈沖控制單元(其自外部時鐘脈沖信號產生第一存儲器組的操作時鐘脈沖及第二存儲器組的操作時鐘脈沖)，及第一多任務器以合并來自兩個存儲器組的兩個部份數據流。
該電路的有利發展包括讀取存取的一個第二多任務器，該第二多任務器具施用于其的輸入數據及產生兩個存儲器組的同步信號，且該兩個多任務器由兩個存儲器組的時鐘脈沖信號被計時。
本發明由實例并參考附圖于下文更詳細說明；附圖鐘的唯一附圖顯示進行根據本發明方法的電路的優選具體實施例的方框圖。
具體實施例方式
在半導體存儲器的兩個存儲器組被說明于圖中且以參考數字10及11表示，根據本發明，數據讀取及寫入存取以數據在兩個存儲器組10及11間分享的此種方式被作動。在此情況下，第一存儲器組10以相關于另一個、即第二存儲器組11的操作時鐘脈沖偏移半個時鐘脈沖脈沖的時鐘脈沖操作，及部份數據流在兩個存儲器組10、11的輸出端合并的以形成具加倍頻率的數據流。
一個時鐘脈沖控制單元12被提供以使用被施用于該時鐘脈沖控制單元的外部信號cmd及外部時鐘脈沖信號clk進行控制兩個存儲器組10、11的目的，時鐘脈沖控制單元12使用這些輸入信號以得到第二存儲器組11的時鐘脈沖信號cmd1及時鐘脈沖信號cmd1加cmd1/2。
第一多任務器13被用于合并在存儲器組10及11的輸出的部份數據流。第二多任務器14被用于將輸入數據流分為兩個部份流。
由存儲器組10及11的部份數據流被施用于多任務器13，第二存儲器組的時鐘脈沖信號cmd1及第一存儲器組10的時鐘脈沖信號cmd1+cmd1/2亦施用于第一多任務器13。
輸入數據被施用于第二多任務器14的輸入以進行寫入存取的目的，第二存儲器組11的時鐘脈沖信號cmd1及第一存儲器組10的時鐘脈沖信號cmd1+1/2cmd1亦同樣地被施用于第二多任務器14。已被施用于第一存儲器組10及第二存儲器組11的同步信號于第二多任務器14的輸出被提供。
以下由解釋于上的電路達到在寫入存取操作期間，其以數據在兩個存儲器組10及11間分享的此種方式被作動，第一存儲器組響應外部時鐘脈沖信號clk的下降邊沿而操作，且第二存儲器組響應外部時鐘脈沖信號clk的上升邊沿而操作。在讀取期間，于數據存儲器10及11的輸出所提供的部份數據流，在時鐘脈沖控制單元12的控制下，由多任務器13合并，且多任務器14，在內部時鐘脈沖信號的協助下以形成一半原始數據長度及具雙倍頻率的數據流。
為簡化目的，本發明已如上解釋加倍數據傳輸速率。然而，本發明觀念未被限制于此，而是，本發明觀念亦可被施用于n(n＝2、4、8等)倍的數據傳輸速率，且數據讀取及寫入存取據此在數目n個存儲器組間分享。
權利要求
1.一種操作具有加倍數據傳輸速率的半導體存儲器的方法，其特征在于數據讀取及寫入存取被分在兩個存儲器組(10、11)進行，其中的第一存儲器組(10)以相關于另一個、即第二存儲器組(11)的操作時鐘脈沖偏移半個時鐘脈沖脈沖的時鐘脈沖而操作，并且部份數據流在該兩個存儲器組(10、11)的輸出端合并以形成具有加倍頻率的數據流。
2.根據權利要求1所述的方法，其特征在于在讀取存取期間，該第二存儲器組(11)的時鐘脈沖來自外部時鐘脈沖信號的上升邊沿，及在寫入存取期間，來自外部時鐘脈沖信號的下降邊沿，并且該第一存儲器組(10)的時鐘脈沖在讀取存取期間，來自外部時鐘脈沖信號的下降邊沿，及在寫入存取期間，來自外部時鐘脈沖信號的上升邊沿。
3.一種用于執行根據權利要求1或2所述的方法的電路，其特征在于一個鐘脈沖控制單元(12)，其自外部時鐘脈沖信號產生該第一存儲器組(10)的操作時鐘脈沖及該第二存儲器組(11)的操作時鐘脈沖，及一個第一多任務器(13)以在讀取存取期間合并來自該兩個存儲器組(10、11)的兩個部份數據流。
4.根據權利要求3所述的電路，其特征在于寫入存取的第二多任務器(14)，該第二多任務器(14)具有被施加于第二多任務器(14)的輸入數據，并為該兩存儲器組(10、11)產生同步信號，且該兩多任務器(13、14)由該兩存儲器組(10、11)的時鐘脈沖信號所計時。
全文摘要
本發明涉及具有加倍數據傳輸速率的半導體存儲器操作方法。根據本發明，數據讀取及寫入存取被分為在兩個存儲器組進行。其中第一存儲器組以相關于第二存儲器組的操作時脈偏移0.5個時鐘脈沖的時鐘脈沖操作，并且在兩個存儲器組的輸出端合并的部份數據流形成具有加倍頻率的數據流。
文檔編號G11C11/407GK1502108SQ02807876
公開日2004年6月2日 申請日期2002年2月27日 優先權日2001年4月7日
發明者R·凱塞, H·施奈德, F·沙姆伯格, R 凱塞, 凡 , 蔚 申請人:因芬尼昂技術股份公司