線性采樣開關(guān)的制作方法

專利名稱：線性采樣開關(guān)的制作方法
背景技術(shù)：
I.發(fā)明領(lǐng)域本發(fā)明涉及模擬/射頻電路設(shè)計(jì)，特別涉及一種模擬/RF開關(guān)。
II.相關(guān)技術(shù)的說明簡(jiǎn)單的開關(guān)電容器采樣保持電路可用于在模擬連續(xù)時(shí)間域與采樣數(shù)據(jù)域之間進(jìn)行轉(zhuǎn)換。

圖1的原理示意圖示出一簡(jiǎn)單的開關(guān)電容器采樣保持電路。輸入信號(hào)(Vin)一般是射頻(RF)或中頻(IF)信號(hào)，攜帶頻段有限的調(diào)制信號(hào)，被加到以周期性鐘頻斷開與閉合的開關(guān)20。電容器22接在開關(guān)20的輸出端與公共地之間，在其兩端產(chǎn)生輸出電壓。電容器22通常是一種線性poly-poly(聚合物—聚合物)或金屬—金屬電容器。輸出信號(hào)(V0)是一采樣的數(shù)據(jù)信號(hào)。開關(guān)20被斷開與閉合的采樣頻率，必須高于輸入信號(hào)調(diào)制帶寬的二倍，以滿足Nyquist理論。因而對(duì)窄帶信號(hào)而言，采樣速率只要是調(diào)制帶寬的二倍，就可以低于載頻。應(yīng)用低于輸入信號(hào)的載頻的采樣頻率稱為亞采樣，可用于將輸入信號(hào)下變頻至更低的頻率。
輸出信號(hào)頻譜包含輸入信號(hào)以采樣頻率的倍數(shù)為中心的復(fù)制品，如可將輸出信號(hào)(fout)的頻譜內(nèi)容表示成公式1。
fout＝nfclk±fin(1)式中fclk等于采樣頻率，fin等于輸入信號(hào)頻率，n等于0，1，2，3……。輸出信號(hào)經(jīng)濾波可減小不希望頻率的功率電平。例如，如果輸入信號(hào)以240MHz載波為中心，而且采樣電路以60MHz計(jì)時(shí)，則調(diào)制的輸入信號(hào)的復(fù)制品就出現(xiàn)于基帶、60MHz、120MHz、180MHz以及若干更高的頻率。高于基帶頻率的復(fù)制品可被濾掉，只保留基帶復(fù)制品。
開關(guān)20的接通電阻不理想，因而即使在開關(guān)20閉合時(shí)，開關(guān)24仍有歐姆電阻。圖2示意表示開關(guān)20閉合時(shí)的等效電路。電阻器26代表開關(guān)20的接通電阻。由于閉合開關(guān)的電阻特征，根據(jù)下面的公式2，輸出信號(hào)與輸入信號(hào)相關(guān)。Vo=Vin1+sRC---(2)]]>式中Vin是輸入信號(hào)的電壓電平，Vout是輸出信號(hào)的電壓電平，C是電容器的電容值，R是閉合開關(guān)的接通電阻。從公式2可以看出，開關(guān)型電容器采樣電路顯然起著低通濾波器的作用。
實(shí)際上，開關(guān)20的電阻值不恒定，而是與輸入信號(hào)的電壓有函數(shù)關(guān)系。圖3的x/y曲線表示一示例單nMOSFET開關(guān)的電阻值是輸入信號(hào)電壓電平的函數(shù)。圖3中，水平軸代表輸入信號(hào)電壓電平(伏)，垂直軸以對(duì)數(shù)標(biāo)度代表開關(guān)的歐姆電阻(Ω)。如圖3所示，F(xiàn)ET的接通電阻與加在FET上的輸入信號(hào)電壓電平有著強(qiáng)烈的函數(shù)關(guān)系。
分析圖3的曲線，公式3更精密地反映了開關(guān)20接通電阻的作用。Vo=Vin1+sR(Vin)C---(3)]]>式中R(Vin)等于閉合開關(guān)的取決于電壓電平的接通電阻。由公式3發(fā)現(xiàn)，該開關(guān)不僅起著低通濾波器的作用，而且該低通濾波器的響應(yīng)還是輸入信號(hào)電壓電平的函數(shù)。因此，該開關(guān)呈非線性，易對(duì)輸出信號(hào)產(chǎn)生極高程度的畸變。
圖4示意示出平行的nMOSFET與pMOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)開關(guān)24。只要輸入信號(hào)的電壓范圍保持在對(duì)其偏置的電源電壓內(nèi)，該并聯(lián)開關(guān)24就使信號(hào)導(dǎo)通。并聯(lián)開關(guān)24呈現(xiàn)的接通電阻幾乎很少隨輸入信號(hào)電平變化，因而可提供更線性的響應(yīng)。
圖5的x/y曲線表示已有技術(shù)的并聯(lián)開關(guān)的電阻值與輸入信號(hào)電壓電平的函數(shù)關(guān)系，圖中水平軸代表輸入信號(hào)電壓電平(伏)，垂直軸代表并聯(lián)開關(guān)的歐姆電阻(Ω)。注意，在1.0～1.4伏內(nèi)，開關(guān)電阻變化約為2.5倍(即R(vin＝1)*2.5＝R(Vin＝1.4))，接通電阻隨輸入電壓如此高程度的變化，會(huì)造成采樣過程明顯的畸變。
現(xiàn)有技術(shù)并聯(lián)開關(guān)接通電阻的頻響特性還依賴于輸入電壓電平。圖6的x/y曲線示出了現(xiàn)有技術(shù)并聯(lián)開關(guān)的頻響特性，實(shí)曲線28代表輸入電壓電平為1.4伏該并聯(lián)開關(guān)的頻響特性，虛曲線30代表輸入電壓電平為1.0伏時(shí)的頻響特性。圖7的x/y曲線示出現(xiàn)有技術(shù)并聯(lián)開關(guān)的相位特性，實(shí)曲線32代表輸入電壓電平為1.4伏時(shí)該并聯(lián)開關(guān)的相位特性，虛曲線34代表輸入電壓電平為1.0伏時(shí)的相位特性，高頻特性的發(fā)散是輸入信號(hào)的函數(shù)，對(duì)開關(guān)性能增添了附加的非線性，且容易使輸出信號(hào)產(chǎn)生更大的畸變。
當(dāng)用具有如此非線性特性的開關(guān)對(duì)高頻RF信號(hào)作亞采樣時(shí)，得到的樣本有畸變，因而無(wú)法精確地反映該RF信號(hào)實(shí)際的特性。若畸變的樣本在接收機(jī)內(nèi)進(jìn)一步處理，該畸變就產(chǎn)生誤差。該誤差可以如此地明顯，以致無(wú)法在高頻時(shí)應(yīng)用該開關(guān)，而且必須應(yīng)用更昂貴、更大型和耗電的下變頻方法。
因此，本領(lǐng)域要求開發(fā)一種具有更線性的響應(yīng)特性的開關(guān)。

發(fā)明內(nèi)容
一種線性開關(guān)由-p溝道和-n溝道場(chǎng)效應(yīng)晶體管(FET)構(gòu)成。p溝道FET的源節(jié)點(diǎn)耦合至n溝道FET的漏節(jié)點(diǎn)而形成該開關(guān)的一端子。p溝道FET的漏節(jié)點(diǎn)耦合至n溝道FET的源節(jié)點(diǎn)以形成開關(guān)的另一端子。n溝道FET具有n溝道寬度，p溝道FET具有p溝道寬度。為提高得出的開關(guān)的接通電阻隨施加至一個(gè)端子的輸入電壓和另一端子產(chǎn)生的輸出電壓而變化的線性度，p溝道寬度要大于n溝道寬度。
在一實(shí)施例中，采樣電容器耦合至開關(guān)的輸出端子，開關(guān)的輸入端子接至帶限調(diào)制信號(hào)?；パa(bǔ)時(shí)鐘信號(hào)耦合至p溝道與n溝道兩個(gè)FET的柵節(jié)點(diǎn)，該信號(hào)的工作頻率低于帶限調(diào)制信號(hào)的中心頻率。輸出端子產(chǎn)生亞采樣型帶限調(diào)制信號(hào)。
在另一實(shí)施例中，將一線性開關(guān)配入一有源采樣保持開關(guān)，有源采樣保持電路呈對(duì)稱，配置成接受平衡輸入。兩只線性開關(guān)將平衡輸入的正輸入信號(hào)耦合至兩個(gè)不同的采樣電容器。待采樣電容器充電后，另一組開關(guān)對(duì)采樣電容器配置，使一只采樣電容器處于某運(yùn)放的反饋中，而另一只采樣電容器從該運(yùn)放的輸入端接至地。這種配置，運(yùn)放的增益為2，輸出是采樣電容器采樣電壓的二倍。
在再一實(shí)施例中，將一線性開關(guān)配入一只倍采樣開關(guān)，該倍采樣開關(guān)呈對(duì)稱，配置成接受平衡輸入。兩只線性開關(guān)輪流將第一與第二采樣電容器適時(shí)地耦合至平衡輸入的正輸入信號(hào)。當(dāng)?shù)谝徊蓸与娙萜黢詈现猎撦斎霑r(shí)，將第二采樣電容器接入運(yùn)放的反饋；同樣地，當(dāng)?shù)诙蓸与娙萜黢詈现凛斎霑r(shí)，將第一采樣電容器接入該運(yùn)放的反饋，從而作倍頻采樣。
附圖概述通過以下結(jié)合附圖所作的詳細(xì)描述，本發(fā)明的特征、目的和優(yōu)點(diǎn)將更為清楚。
圖1是簡(jiǎn)型開關(guān)電容器采樣保持電路的原理圖。
圖2是圖1開關(guān)電路的開關(guān)閉合時(shí)的示意等效電路。
圖3是x/y曲線圖，表示現(xiàn)有技術(shù)單一nMOSFET開關(guān)的電阻值與輸入信號(hào)電壓電平的函數(shù)關(guān)系。
圖4是并聯(lián)nMOSFET與pMOSFET開關(guān)的示意圖。
圖5是x/y曲線圖，表示現(xiàn)有技術(shù)并聯(lián)開關(guān)的電阻值與輸入信號(hào)電壓電平的函數(shù)關(guān)系。
圖6是x/y曲線圖，表示現(xiàn)有技術(shù)并聯(lián)開關(guān)的頻響特性。
圖7是x/y曲線圖，表示現(xiàn)有技術(shù)并聯(lián)開關(guān)的相位特性。
圖8是開關(guān)電容器采樣保持電路的示意圖，該電路包括按本發(fā)明配置的線性電阻并聯(lián)開關(guān)。
圖9是x/y曲線圖，表示一按本發(fā)明配置的示例并聯(lián)開關(guān)的電阻值與輸入信號(hào)電壓電平的函數(shù)關(guān)系。
圖10是x/y曲線圖，表示按本發(fā)明配置的一示例并聯(lián)開關(guān)的頻響特性。
圖11是x/y曲線圖，表示按本發(fā)明配置的一示例并聯(lián)開關(guān)的相位特性。
圖12是采樣保持電路一示例實(shí)施例的示意圖，該電路包括一按本發(fā)明配置的并聯(lián)開關(guān)。
圖13是表示操縱圖12電路的時(shí)鐘的時(shí)間關(guān)系的時(shí)序圖。
圖14是倍采樣、單位增益開關(guān)電容器電路示例實(shí)施例的示意圖，該電路包括一按本發(fā)明配置的并聯(lián)開關(guān)。
圖15是表示操縱圖14電路的時(shí)鐘的時(shí)間關(guān)系的時(shí)序圖。
發(fā)明的詳細(xì)描述先參照?qǐng)D8，該圖示意示出的開關(guān)電容器采樣保持電路，包括本發(fā)明的線性電阻并聯(lián)開關(guān)。n溝道FET40和p溝道FET42并聯(lián)形成開關(guān)，p溝道FET42的源節(jié)點(diǎn)耦合至n溝道FET40的漏節(jié)點(diǎn)形成開關(guān)的一個(gè)端子，p溝道FET42的漏節(jié)點(diǎn)耦合至n溝道FET40的源節(jié)點(diǎn)形成開關(guān)的另一端子。一般而言，該開關(guān)是雙向開關(guān)，任一端子均可用作輸入端或輸出端。電容器44在開關(guān)閉合時(shí)用來采樣輸入電壓電平，在開關(guān)斷開時(shí)用來保持輸入信號(hào)。n溝道FET40和p溝道FET42均耦合至斷開與閉合該開關(guān)的互補(bǔ)時(shí)鐘信號(hào)。開關(guān)的電導(dǎo)可用兩FET40和42的接通電導(dǎo)按下式4表示。
gon＝gn＋gp(4)式中g(shù)on等于開關(guān)的接通電導(dǎo)，gn等于n溝道FET40的接通電導(dǎo)，gp等于p溝道FET42的接通電導(dǎo)。對(duì)MOSFET的接通電導(dǎo)代入已知的公式，可從公式4導(dǎo)出公式5。gon=μncox(WL)n(VDD-vin-Vtn)+μpcox(WL)p(vin-Vtp)---(5)]]>式中(W/L)n是n溝道MOSFET的寬/長(zhǎng)比，(W/L)p是p溝道MOSFET的寬/長(zhǎng)比，VDD是加到n溝道FET40的漏電壓，Vin是輸入信號(hào)電壓電平，Vtn是n溝道FET40的閾壓，Vtp是p溝道FET42的閾壓，Cox為技術(shù)相依的氧化物電容，μn為n溝道FET的遷移率，而μp為p溝道FET的遷移率。由公式5可知，并聯(lián)開關(guān)的接通電導(dǎo)是輸入電壓的函數(shù)，并聯(lián)開關(guān)的接通電導(dǎo)既是輸入電壓電平的線性函數(shù)，又是輸入電壓電平的非線性函數(shù)。
并聯(lián)開關(guān)接通電導(dǎo)非線性變化的原因在于閾壓依賴于輸入電壓電平，如公式6所示。Vt=Vto+γ(2|φF|+VSB-2φF)---(6)]]>式中Vto是零反偏置閾值，γ是體系數(shù)，-φF-是表面逆電位絕對(duì)值，VsB是源/體電位(即n溝道FET為(Vss-Vin)，p溝道FET為(VDD-Vin))，有時(shí)稱為反柵壓。若假設(shè)某一時(shí)刻的接通電導(dǎo)只是輸入電壓電平的線性函數(shù)，就可對(duì)公式5的輸入電壓電平取導(dǎo)數(shù)。令該導(dǎo)數(shù)為0，可得到公式7所示的結(jié)果。μn(WL)n=μp(WL)p---(7)]]>對(duì)于公式9中限制所示的兩FET都接通的區(qū)域，把公式7所示的結(jié)果代入公式5，可得到下面公式8所示的結(jié)果。gon|constant=2μn(WL)n[VDD-(Vtn+Vtp)]---(8)]]>對(duì)于Vtp＜νin＜VDD-Vtn(9)注意，當(dāng)p溝道遷移率與p溝道FET的寬/長(zhǎng)比的乘積等于n溝道遷移率與n溝道FET的寬/長(zhǎng)比的乘積時(shí)，就消除了對(duì)輸入電壓電平的線性相依關(guān)系。因此，這一條件是設(shè)計(jì)并聯(lián)開關(guān)的一個(gè)良好基點(diǎn)。
一般對(duì)硅而言，n溝道電子遷移率等于1300cm2/vs，而p溝道空穴遷移率等于500cm2/vs。然而，遷移率是現(xiàn)底摻雜的函數(shù)，因而根據(jù)在其上形成FET的襯底技術(shù)而變化。在有技術(shù)的并聯(lián)開關(guān)中，將n溝道與p溝道的寬/長(zhǎng)比設(shè)置成相互一樣，導(dǎo)致圖5所示的一條接通電阻曲線。但由公式7可看出，根據(jù)電子與空穴遷移率之間明顯的差異，將寬/長(zhǎng)比設(shè)置得一樣并不是最佳的出發(fā)點(diǎn)。實(shí)際上對(duì)硅而言，假定MOSFET的長(zhǎng)度對(duì)實(shí)現(xiàn)最佳性能的技術(shù)保持為最小有效，則有利于將p溝道FET的寬度設(shè)計(jì)成是n溝道FET寬度的2倍、2.3倍、2.5倍、2.8倍、3倍或更寬。對(duì)鍺而言，也有利于將p溝道FET的寬度設(shè)計(jì)成是n溝道FET寬度的2倍、2.3倍、2.5倍、2.8倍、3倍或更寬。
如上所述，并聯(lián)開關(guān)的電導(dǎo)還非線性地依賴于輸入電壓電平，因而為了優(yōu)化估算值，可在市售的DC模擬器(如Berkeley加州大學(xué)開發(fā)的SPICE)中優(yōu)化設(shè)計(jì)。
在一示例實(shí)施例中，用兩個(gè)在公共襯底上以0.25微米硅工藝形成的FET構(gòu)成該開關(guān)，n溝道FET的寬度設(shè)成12微米，而p溝道FET的寬度優(yōu)化為44微米。
圖9是x/y曲線，表示用1pF采樣電容器時(shí)，本發(fā)明上述示例并聯(lián)開關(guān)的電阻值與輸入信號(hào)電壓電平的函數(shù)關(guān)系。圖9中，水平軸代表輸入信號(hào)電壓電平(伏)，垂直軸代表并聯(lián)開關(guān)的歐姆電阻(Ω)(S)。注意，在1.0～1.4伏內(nèi)，開關(guān)電阻的變化約為5％。在可使用的輸入電壓范圍內(nèi)(取決于構(gòu)成該器件的物質(zhì)可以受控的容限)，開關(guān)的線性度可以降至低于5％，如4％、2％、1％或甚至低于1％，但在另一些實(shí)施場(chǎng)合中，可能略高些，如6，7，8，9％或更高。圖10的x/y曲線圖表示本發(fā)明一示例并聯(lián)開關(guān)的頻響特性，實(shí)曲線代表該并聯(lián)開關(guān)在1.4伏輸入電壓電平時(shí)的頻響特性，虛曲線代表并聯(lián)開關(guān)在1.0伏輸入電壓電平的頻響特性。注意，它們幾乎一樣。圖11的x/y曲線圖表示本發(fā)明一示例并聯(lián)開關(guān)的相位特性，實(shí)曲線代表本發(fā)明該并聯(lián)開關(guān)在1.4伏輸入電壓電平時(shí)的相位特性，虛曲線34代表該開關(guān)在1.0伏輸入電壓電平時(shí)的相位特性。注意，它們幾乎一樣。在圖10和11兩圖中，在各繪制的電壓電平處，發(fā)現(xiàn)電路的3dB點(diǎn)為590MHz。
采樣保持電路的一個(gè)優(yōu)點(diǎn)是能應(yīng)用于傳統(tǒng)前端組件的位置。傳統(tǒng)的前端組件通常包括一系列放大器、混頻器和采樣器，高頻信號(hào)由前端設(shè)備接收、放大和下變頻至較低的頻率并采樣。通過應(yīng)用亞采樣，采樣保持電路可以接收高頻信號(hào)并產(chǎn)生采樣的低頻信號(hào)。若采樣保持電路能高頻操作，就可取代傳統(tǒng)前端組件的大量功能。與傳統(tǒng)的前端組件相比，采樣保持電路的性能好，集成度更高，功耗低，成本也低。然而，若采樣保持電路產(chǎn)生非線性效應(yīng)，則系統(tǒng)的性能可能要劣于傳統(tǒng)的前端組件了。因此，設(shè)計(jì)成以較高輸入頻率工作的亞采樣采樣保持電路是一種應(yīng)用本發(fā)明的理想電路。
圖12的示意圖示出包括本發(fā)明并聯(lián)開關(guān)的一示例實(shí)施例的采樣保持電路。Vip與Vin代表采樣保持電路的平衡輸入。在該較佳實(shí)施例中，開關(guān)50、52、54和56都是上述結(jié)構(gòu)的線性開關(guān)，雖然其它開關(guān)結(jié)構(gòu)也可使用。該電路的倒相與非倒相輸出產(chǎn)生亞采樣型的加給輸入端的帶限調(diào)制信號(hào)。與傳輸高頻信號(hào)的開關(guān)的線性度相比，開關(guān)62、64、70、74、76和開關(guān)對(duì)72的線性度顯得不很重要，這些開關(guān)可以是上述的線性開關(guān)或其它開關(guān)。電容器58、60、66和68可以是金屬-金屬或聚合物-聚合物型電容器，或者是在電荷(Q)與電壓(V)之間呈現(xiàn)性關(guān)系的任何其它類型電容器。運(yùn)放78對(duì)信號(hào)作緩沖，還對(duì)電路提供增益，圖示電路的增益為2。
每只開關(guān)都按時(shí)鐘信號(hào)開和關(guān)。若圖12的電路用于對(duì)高頻信號(hào)作亞采樣，則時(shí)鐘頻率應(yīng)高于輸入信號(hào)上攜帶的帶限調(diào)制頻率的二倍以上。時(shí)鐘頻率可以低于在電路輸入端載送帶限調(diào)制信號(hào)的載頻。圖13的時(shí)序圖表示用來操縱圖12電路的時(shí)鐘的時(shí)間關(guān)系。時(shí)鐘φ1為相1時(shí)鐘，時(shí)鐘φ1e是相1時(shí)鐘的初期相位，時(shí)鐘φ1d是相1時(shí)鐘的延遲相位，時(shí)鐘φ2是不重疊的相2時(shí)鐘。相1和相2時(shí)鐘均不重疊，相1時(shí)鐘的升降沿每次出現(xiàn)時(shí)，在相2時(shí)鐘里不引起介入轉(zhuǎn)變，反之亦然。時(shí)鐘φ2d是不重疊相2時(shí)鐘的延遲相位，相2時(shí)鐘也不與任何相1時(shí)鐘重疊。時(shí)鐘φ1d、φ2d與φ2都分別是時(shí)鐘φ1d、φ2d與φ2的反相。
再參照?qǐng)D12，可以看出，為保持采樣值，開關(guān)50與52都耦合至正輸入端Vip，電容器58和60分別接至開關(guān)50和52的遠(yuǎn)側(cè)。同樣地，為保持采樣值，開關(guān)54和56都耦合至負(fù)輸入端Vin，電容器66和68分別接至開關(guān)54和56的遠(yuǎn)側(cè)。開關(guān)62耦合至開關(guān)52與電容器60的接點(diǎn)和地之間，開關(guān)64耦合至開關(guān)54與電容器66的接點(diǎn)和地之間。
電容器58與60的遠(yuǎn)側(cè)耦合至運(yùn)放78的負(fù)輸入端，電容器66和68的遠(yuǎn)側(cè)耦合至運(yùn)放78的正輸入端。此外，開關(guān)70和開關(guān)對(duì)72并聯(lián)在運(yùn)放78的正負(fù)輸入端之間。在一實(shí)施例中，開關(guān)70是-nMOSFET開關(guān)，具有良好的遷移率和電導(dǎo)。在一實(shí)施例中，開關(guān)對(duì)72是一組nMOSFET開關(guān)，具有良好的遷移率和電導(dǎo)，還有地接線。開關(guān)74耦合在開關(guān)50與電容器58的接點(diǎn)和運(yùn)放78的非反相輸出端Vop之間，開關(guān)76耦合在開關(guān)56與電容器68的接點(diǎn)和運(yùn)放78的反相輸出端Von之間。
相1時(shí)鐘用來采樣輸入。相2時(shí)鐘用于將電荷分別從電容器60和66傳給電容器58和68，以增益2產(chǎn)生采樣輸出。當(dāng)開關(guān)70、50、52、54和56及開關(guān)對(duì)72均閉合而其余的開關(guān)都斷開時(shí)，電容器58、60、66和68就對(duì)輸入電壓電平采樣。此后，當(dāng)開關(guān)70、50、52、54和56及開關(guān)對(duì)72都斷開而開關(guān)62、64、74和76都閉合時(shí)，電容器58和68對(duì)運(yùn)放78形成反饋回路。電容器60和66接地，將電路的增益置為2。
開關(guān)70用1時(shí)鐘φ1計(jì)時(shí)，開關(guān)對(duì)72用相1時(shí)鐘φ1e的起始相位計(jì)時(shí)。這時(shí)鐘順序確保電容器60和66遠(yuǎn)側(cè)的電位在開關(guān)70斷開之前短暫地置成地電位，以確定采樣狀況。開關(guān)50、52、54和56用相1時(shí)鐘φ1d和時(shí)鐘φ1d的延遲相位計(jì)時(shí)，并在采樣后短暫地?cái)嚅_，以將采樣電容器58、60、64和68與輸入端斷開，讓采樣的電荷存貯在其上。這種時(shí)鐘順序減少了注入采樣電容器58、60、66和68的任何信號(hào)相依電荷。
為了閉合圍繞運(yùn)放78的反饋回路，要用相2時(shí)鐘φ2和時(shí)鐘φ2閉合開關(guān)74和76。過一會(huì)兒，開關(guān)64和62用相2時(shí)鐘φ2d和時(shí)鐘φ2d的延遲相位計(jì)時(shí)，以將采樣電容器58、60、66、68的輸入端接地。通過把采樣電容器60和66的輸入端接地，采樣電容器60和66上的電荷就轉(zhuǎn)移到已處于運(yùn)放78反饋通路的采樣電容器58和68。由于對(duì)運(yùn)放78的輸入處于地電位，運(yùn)放78的輸出現(xiàn)在是采樣電壓電平的二倍，這樣就完成了一次采樣循環(huán)。
如果開關(guān)50、52、54和56按本發(fā)明構(gòu)成而提供線性開關(guān)特性，則采樣保持電路呈現(xiàn)高的線性度，因?yàn)樗鄬?duì)獨(dú)立于電路對(duì)輸入信號(hào)電壓電平的頻率與電阻特性。此外，與圖8的簡(jiǎn)型并聯(lián)開關(guān)相比，該電路的優(yōu)點(diǎn)在于，提供的增益為2，輸入與輸出相隔離，且具備大電流驅(qū)動(dòng)能力。
圖14示意示出一示例實(shí)施例的倍采樣、單位增益的開關(guān)電容器電路，其中包括一按本發(fā)明配置的并聯(lián)開關(guān)。圖14中，把本發(fā)明的并聯(lián)開關(guān)示成單一開關(guān)，以簡(jiǎn)化繪制。除了下面給出的信息以外，有關(guān)倍采樣電路的信息可見“160MHz四階倍采樣SC帶通∑-Δ模塊”(IEEE Transaction on Circuits andSystems-IIAualog and Digital Signal Processing，May 1998，Vol.45，No.5，pp.547-555，by Seyfi Bazarjani and W.Martin Snelgrove)，該文通過引用與本發(fā)明結(jié)合。
倍采樣單位增益開關(guān)電容器電路接受平衡輸入，設(shè)計(jì)呈差分對(duì)稱，電路的正負(fù)輸入部分以同樣方式工作，各開關(guān)都按時(shí)鐘信號(hào)接通和關(guān)斷。若用圖14的電路對(duì)高頻信號(hào)亞采樣，鐘頻應(yīng)大于輸入信號(hào)載送的帶限調(diào)制頻率的二倍。鐘頻可以低于在電路輸入端載送該帶限調(diào)制信信號(hào)的載頻。圖15的時(shí)序圖表示用于操縱圖14電路的時(shí)鐘的時(shí)間關(guān)系。主系統(tǒng)時(shí)鐘CK用于分出圖15的另兩個(gè)時(shí)鐘，時(shí)鐘CK的周期T按期望的采樣頻率fs固定，時(shí)鐘φ1是相1時(shí)鐘，未圖示的時(shí)鐘φ1d是相1時(shí)鐘的延遲相位，時(shí)鐘φ2是不重疊相2時(shí)鐘，未圖示的時(shí)鐘φ2d是不重疊相2時(shí)鐘的延遲相位。
平衡輸入施加于正輸入端Vip與負(fù)輸入端Vin，開關(guān)100和112都耦合至正輸入端Vip，電容器102和114分別接至開關(guān)100和112的遠(yuǎn)側(cè)，以便輪流保持采樣的值。同樣地，開關(guān)124和136都耦合至負(fù)輸入端Vin，電容器126和138分別接至開關(guān)124和136的遠(yuǎn)側(cè)，以便輪流保持采樣值。
開關(guān)110耦合在開關(guān)100與電容器102的接點(diǎn)和運(yùn)放150的正輸出端Vop之間，開關(guān)122耦合在開關(guān)112與電容器114的接點(diǎn)和運(yùn)放150的正輸出端Vop之間，開關(guān)134耦合在開關(guān)124與電容器126的接點(diǎn)和運(yùn)放150的負(fù)輸出端Von之間，開關(guān)146耦合在開關(guān)136與電容器138的接點(diǎn)和運(yùn)放150的負(fù)輸出端Von之間。
電容器102和114的遠(yuǎn)側(cè)分別通過開關(guān)104和116耦合至運(yùn)放150的負(fù)輸入端，電容器126和138的遠(yuǎn)側(cè)分別通過開關(guān)128和140耦合至運(yùn)放150的正輸入端，開關(guān)106和108從電容器102與開關(guān)104的接點(diǎn)串接至地，開關(guān)116和120從電容器114與開關(guān)116的接點(diǎn)串接至地，開關(guān)130和132從電容器124與開關(guān)128的接點(diǎn)串接至地，開關(guān)142和144從電容器138與開關(guān)140的接點(diǎn)串接至地。
在該實(shí)施例中，開關(guān)100、112、124和136均是按上述構(gòu)成的線性開關(guān)，盡管可用其它開關(guān)結(jié)構(gòu)。開關(guān)100、112、124和136具有線性特性的優(yōu)點(diǎn)在于，可在上述采樣過程中免使進(jìn)入的高頻信號(hào)畸變。其它開關(guān)可以是上述的線性開關(guān)，或可以具有其它電路結(jié)構(gòu)，如呈現(xiàn)出良好遷移率與電導(dǎo)的普通pMOSFET或nMOSFET開關(guān)。采樣電容器102、114、126和138可以是金屬-金屬或聚合物-聚合物型電容器，或是在電荷(Q)與電壓(V)之間呈現(xiàn)線性關(guān)系的任何其它類型的電容器。
主時(shí)鐘CK用于通過開關(guān)106、118、130和142啟動(dòng)樣本收集。開關(guān)108與106串接，防止電容器102與開關(guān)104的接點(diǎn)在時(shí)鐘CK的下降沿接地，當(dāng)相1時(shí)鐘為高電平而相2時(shí)鐘為低電平時(shí)，會(huì)出現(xiàn)這種接點(diǎn)接地現(xiàn)象。同樣地，開關(guān)120可防止電容器114與開關(guān)116的接點(diǎn)在時(shí)鐘CK的下降沿接地，當(dāng)相2時(shí)鐘為高電平而相1時(shí)鐘為低電平時(shí)，會(huì)出現(xiàn)接點(diǎn)接地。開關(guān)132的作用與開關(guān)108相同，開關(guān)144的作用與開關(guān)120一樣。
應(yīng)用時(shí)鐘CK，可確保諸采樣狀況相互在時(shí)間上均勻地間隔開，與用來對(duì)輸入作采樣的電容器無(wú)關(guān)。若時(shí)鐘CK的頻率被固定下來，則時(shí)鐘CK諸下降沿之間的時(shí)間就一樣了，如時(shí)鐘CK的工作頻率為fs，就在圖15上把周期標(biāo)為Ts。上面參照過的論文未揭示過使用均勻時(shí)鐘CK或相應(yīng)的開關(guān)106、116、142或130，所以必須依賴于相1和相2時(shí)鐘的下降沿，無(wú)法保證相互在時(shí)間上被均勻地隔開，增添了采樣過程的畸變。
開關(guān)100和112分別用相2時(shí)鐘φ2d的延遲相位和相1時(shí)鐘φ1d的延遲相位計(jì)時(shí)，將正輸入端輪流接至兩采樣電容器102和114之一。當(dāng)開關(guān)112把電容器114接至輸入端時(shí)，開關(guān)104和110閉合而將電容器102接入運(yùn)放150的反饋，同時(shí)開關(guān)106和108斷開。當(dāng)開關(guān)100將電容器102接至輸入端時(shí)，開關(guān)116和122閉合而將電容器114接入運(yùn)放150的反饋。在電路的負(fù)輸入部分，執(zhí)行相應(yīng)的操作。這樣，在運(yùn)放輸出端就以時(shí)鐘CK的頻率fs而不是相1與相2時(shí)鐘更低的頻率產(chǎn)生樣本。同時(shí)，運(yùn)放閉路結(jié)構(gòu)中不使用時(shí)鐘CK。因此，只要求運(yùn)放150在相1與相2時(shí)鐘為高電平的較長(zhǎng)時(shí)間周期Tn內(nèi)而不是在時(shí)鐘CK為高電平的較短時(shí)間周期內(nèi)穩(wěn)定，降低了電路對(duì)運(yùn)放性能特性的要求。
以同頻率操作時(shí)，圖14電路的功耗約是圖12電路的一半，或者說，若耗用差不多的電流，圖14電路的工作頻率是圖12電路的二倍。取得這些效率的原因是運(yùn)放幾乎恒定地產(chǎn)生輸出，相比之下，圖12的運(yùn)放要閑置一半時(shí)間。該電路能用于多種場(chǎng)合，如采樣保持電路或模/數(shù)轉(zhuǎn)換器。
本領(lǐng)域的技術(shù)人員通過參閱上述揭示內(nèi)容，很容易明白好多替代實(shí)施例都包括在本發(fā)明范圍內(nèi)，這些技術(shù)可應(yīng)用于互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)和結(jié)型場(chǎng)效應(yīng)(JFET)半導(dǎo)體器件，這些同樣的原理也適用于砷化鎵(GaAs)。而且，若希望有單位增益，可以取掉圖12的電容器60與66。
本發(fā)明能以其它特定形式實(shí)施而不背離其精神或基本特征。描述的實(shí)施例在各方面都被認(rèn)為僅是示例性的，并不限制本發(fā)明的范圍，因而本發(fā)明范圍由所附權(quán)項(xiàng)而不是上述描述來指明。在權(quán)項(xiàng)等同物意義與范圍內(nèi)的所有變化都包括在其范圍內(nèi)。
權(quán)利要求
1.一種開關(guān)，它包括具有n溝道寬度的n溝道FET；和具有p溝道寬度的p溝道FET；其特征在于，所述p溝道FET的源節(jié)點(diǎn)耦合至所述n溝道FET的漏節(jié)點(diǎn)，所述p溝道FET的漏節(jié)點(diǎn)耦合至所述n溝道FET的源節(jié)點(diǎn)，而所述p溝道FET的柵節(jié)點(diǎn)和所述n溝道FET的柵節(jié)點(diǎn)均配置成耦合至互補(bǔ)時(shí)鐘信號(hào)；而且其中所述p溝道寬度大于所述n溝道寬度，以提高所述開關(guān)的線性度。
2.如權(quán)利要求1所述的開關(guān)，其特征在于，所述p溝道寬度至少是所述n溝道寬度的二倍。
3.如權(quán)利要求1所述的開關(guān)，其特征在于，所述p溝道寬度至少是所述n溝道寬度的三倍。
4.如權(quán)利要求1所述的開關(guān)，其特征在于，所述開關(guān)的電阻在有用輸入電壓范圍內(nèi)的變化小于5％。
5.如權(quán)利要求1所述的開關(guān)，其特征在于，所述n溝道FET與所述p溝道FET的所述寬度被選成μn(W/L)n近似等于μp(W/L)p其中(W/L)n是n溝道FET的寬/長(zhǎng)比；(W/L)p是p溝道FET的寬/長(zhǎng)比；μn是n溝道FET的遷移率；而μp是p溝道FET的遷移率。
6.如權(quán)利要求1所述的開關(guān)，其特征在于，還包括一個(gè)耦合至所述開關(guān)第一端子的采樣電容器，而且其中所述互補(bǔ)時(shí)鐘信號(hào)的工作頻率低于加到所述開關(guān)第二端子的帶限調(diào)制信號(hào)的中心頻率，所述開關(guān)的所述第一端子產(chǎn)生亞采樣型的所述帶限調(diào)制信號(hào)。
7.一種制造線性開關(guān)電容器的方法，其特征在于包括下述步驟制作具有n溝道FET寬度和具有源節(jié)點(diǎn)與漏節(jié)點(diǎn)的n溝道FET；制作具有p溝道FET寬度和具有源節(jié)點(diǎn)與漏節(jié)點(diǎn)的p溝道FET；將所述n溝道FET的所述源節(jié)點(diǎn)耦合至所述p溝道FET的所述漏節(jié)點(diǎn)；和將所述n溝道FET的所述漏節(jié)點(diǎn)耦合至所述p溝道FET的所述源節(jié)點(diǎn)；其中所述p溝道FET制作成使所述p溝道FET寬度大于所述n溝道FET寬度，以減小所述線性開關(guān)的接通電導(dǎo)隨輸入電壓的變化。
全文摘要
一種由p溝道與n溝道場(chǎng)效應(yīng)晶體管(FET)構(gòu)成的采樣電路。p溝道FET(42)的源節(jié)點(diǎn)耦合至n溝道FET(40)的漏節(jié)點(diǎn),而p溝道FET(42)的漏節(jié)點(diǎn)耦合至n溝道FET(40)的源節(jié)點(diǎn)。采樣時(shí)鐘耦合至各FET的柵節(jié)點(diǎn)。線性采樣電路的第一側(cè)接至模擬或RF信號(hào)源,線性采樣電路的遠(yuǎn)側(cè)接至保持電容器(44)。n溝道FET具有n溝道寬度,p溝道FET具有p溝道寬度,且后者大于前者,以提高制成的開關(guān)的接通電阻的線性度。
文檔編號(hào)G11C27/00GK1337093SQ00802713
公開日2002年2月20日 申請(qǐng)日期2000年1月11日 優(yōu)先權(quán)日1999年1月12日
發(fā)明者S·S·巴扎佳尼 申請(qǐng)人:高通股份有限公司