動態隨機存取存儲器結構及操作方法

專利名稱：動態隨機存取存儲器結構及操作方法
技術領域：
本發明涉及一種動態隨機存取存儲器(Dynamic Random AccessMemory，以下稱為DRAM)結構與其操作方法，特別涉及一種適用于靜態隨機存取存儲器(Static Random Access Memory，以下稱為SRAM)存儲單元的動態隨機存取存儲器(Dynamic Random Access Memory，以下稱為DRAM)結構及其操作方法，而此動態隨機存取存儲器當成靜態隨機存取存儲器相容的晶體管，也就是具有單一晶體管的靜態隨機存取存儲器。
傳統的DRAM存儲單元(Cell)，其包含有一晶體管與一電容器，其所具有的面積與制造的成本，遠小于SRAM。因為傳統的SRAM結構，具有4到6個晶體管。因此，運用成本較低的DRAM存儲單元當成SRAM使用，一直是業界所努力的方向。
然而，若數據儲存在DRAM的存儲單元中，則必須定期地重新更新(Refresh)，而儲存在SRAM的數據，卻是不用定期地更新。在DRAM存儲單元中的重新更新操作，將會浪費存儲器的頻寬(Bandwidth)。例如，具有一百個百萬頻率(100MHz)操作的DRAM，其每一時鐘的時間系10納秒(nsec)。在這樣的DRAM結構下，每一外部存取數據的時間是10納秒，而每一重新更新的時間也是10納秒，當然這要看所設計的電路與存儲器大小而定，也可能從16到500納秒。因為存取的時間與重新更新的時間可能在同一時間，因此，此DRAM可能約每500納秒就必須停止等待(Idle)一次，以便做重新更新的動作，因此，其所表現的效能可能會降低至50-90％。因為這樣的考量，而會使整個操作的頻寬降低。
在公知的技術中，曾經嘗試在SRAM運用結構中使用DRAM存儲單元，但卻無法有效的達到SRAM這種具有長久保存數據的特征，因為這樣的DRAM存儲單元需要外部的信號控制更新的操作，而這樣的SRAM結構會因為更新的操作而有所延遲。此致使這樣的DRAM存儲單元并非能完全相容于SRAM的結構中。
另外，有人提出高速SRAM快取存儲器(Cache)與相對低速的DRAM一并使用，以加速存儲器平均存取的時間(美國第5,559,750號專利)。這樣的結構真正的存取時間，卻必須考慮到此SRAM快取存儲器命中率(Hit Rate)。并且另外有電路提供DRAM存儲單元的更新操作。然而，這樣的結構，仍會影響到外部存取的操作，而無法符合整體的隨機存取時間。
另外有一結構是使用很多存儲單元列的DRAM，以降低DRAM存取的時間，而這樣的結構卻無法容許其中一存儲單元列延遲更新的時間。
另外，在美國第6,028,804號專利中，提出一種在SRAM結構中運用DRAM存儲單元的裝置。然其結構是使用一存取裁決器(Access Arbiter)，將外部的存取要求時鐘與內部所產生的更新時鐘做一裁決，優先讓外部存取的時鐘操作，以避免沖突的產生。然而，在此結構下，卻是必須損失部分的操作頻率。
有鑒于此，本發明的目的是提供一種使用DRAM存儲單元的SRAM結構與其操作方法，可有效地保存DRAM存儲單元所儲存的數據，卻不會影響到SRAM的正常操作。
本發明的另一目的，提供一種使用DRAM存儲單元的SRAM結構與其操作方法，特別是此SRAM具有低電壓操作的情形下，仍可維持DRAM存儲單元所儲存的數據，并可降低整個SRAM結構操作所消耗的功率。
本發明的又一目的，提供一種使用DRAM存儲單元的SRAM結構與其操作方法，特別是此SRAM可在待機(Stand-by)模式下，或是在睡眠模式(Sleep Mode)下，仍可維持DRAM存儲單元所儲存的數據，并可降低整個SRAM結構操作所消耗的功率。
為達成上述的目的，本發明提供一種適用于靜態隨機存取存儲器相容晶體管的動態隨機存取存儲器結構，其中動態隨機存取存儲器結構是在一正常操作模式與一低電壓操作模式下操作。此動態隨機存取存儲器結構是使用一參考時鐘信號作為操作的依據。上述動態隨機存取存儲器結構包括一存儲單元，用以儲存數據；一檢測放大裝置，則具有一檢測單元、一第一晶體管與一第二晶體管，其中該檢測單元與該第一晶體管、該第二晶體管、一位線與一互補位線相連接，其中該位線與該互補位線用以作為讀取及更新該存儲單元所儲存的數據，而更新該存儲單元所儲存的數據的頻率依據該參考時鐘信號；以及一切換裝置，用以接收一第一電壓與一第二電壓，并且用以切換輸出兩者之一而為一操作電壓，其中該第一電壓的電平高于該第二電壓的電平。當該動態隨機存取存儲器結構在該正常操作模式時，該操作電壓為該第二電壓，以供應該動態隨機存取存儲器結構操作使用，以節省操作消耗功率，當該動態隨機存取存儲器結構在該低電壓操作模式下操作時，該操作電壓為該第一電壓，以供應該動態隨機存取存儲器結構操作使用，以維持該動態隨機存取存儲器的該存儲單元所儲存的該數據。
上述的動態隨機存取存儲器結構，其中存儲單元由一第三晶體管與一電容器所組成，其中電容器的一端接到第三晶體管的一源極/漏極端，電容器的另一端則接到一第三電壓。第三晶體管的另一源極/漏極端接到位線，其一柵極端則接到字線，其中當動態隨機存取存儲器結構在正常操作模式時，第三電壓為操作電壓的一比例，但第三電壓小于操作電壓，當動態隨機存取存儲器結構在低電壓操作模式時，第三電壓則根據參考時鐘信號，在參考時鐘信號為邏輯0的低電平時，降為零電壓，以降低維持動態隨機存取存儲器的存儲單元所儲存的該數據所需的電壓值。
上述的動態隨機存取存儲器結構，其中第三晶體管的一基襯(Substrate)接上到一基襯偏壓(Substrate Bias)，而此基襯偏壓所參照參考時鐘信號所提供。
上述的動態隨機存取存儲器結構，其中還包括一降壓裝置，連接到切換裝置與該第一電壓，并輸出第二電壓至切換裝置。
為達成上述的目的，本發明提供一種適用于靜態隨機存取存儲器相容晶體管的動態隨機存取存儲器結構，其中動態隨機存取存儲器結構在一正常操作模式、一待機模式與一睡眠模式其中之一模式下操作。此動態隨機存取存儲器結構是使用一參考時鐘信號作為操作的依據。此動態隨機存取存儲器結構包括一存儲單元，用以儲存數據；一檢測放大裝置，則具有一檢測裝置、一第一晶體管與一第二晶體管，其中檢測單元與第一晶體管、第二晶體管、一位線與一互補位線相連接，其中位線與互補位線用以作為讀取及更新上述存儲單元所儲存的數據，而更新存儲單元所儲存的數據的頻率依據參考時鐘信號；以及一切換裝置，用以接收一第一電壓與一第二電壓，并且用以切換輸出兩者之一而為一操作電壓，其中第一電壓的電平高于第二電壓的電平，其中當動態隨機存取存儲器結構系在正常操作模式時，操作電壓為上述第二電壓，以供應動態隨機存取存儲器結構操作使用，以節省操作消耗功率，當動態隨機存取存儲器結構在待機模式下操作時，操作電壓會根據參考時鐘信號調整為第一電壓或是第二電壓；當動態隨機存取存儲器結構在睡眠模式下操作時，操作電壓會固定為上述第一電壓，以供應動態隨機存取存儲器結構操作使用，以維持動態隨機存取存儲器的存儲單元所儲存的上述數據。
上述的動態隨機存取存儲器結構，其中存儲單元由一第三晶體管與一電容器所組成，其中電容器的一端接到第三晶體管的一源極/漏極端，電容器的另一端則接到一第三電壓，第三晶體管的另一源極/漏極端接到上述位線，其一柵極端則接到字線，其中當動態隨機存取存儲器結構在正常操作模式時，第三電壓為操作電壓的一比例，但第三電壓小于上述操作電壓，當動態隨機存取存儲器結構在睡眠模式下操作時，第三電壓則根據參考時鐘信號，在參考時鐘信號為邏輯0的低電平時，降為零電壓，以降低維持動態隨機存取存儲器的存儲單元所儲存的數據所需的電壓值。
上述的動態隨機存取存儲器結構，其中晶體管的一基襯(Substrate)接上到一基襯偏壓(Substrate Bias)，基襯偏壓所參照參考時鐘信號所提供。
為達成上述的目的，本發明提供一種適用于靜態隨機存取存儲器相容晶體管的動態隨機存取存儲器結構的操作方法，其中上述動態隨機存取存儲器結構包括一存儲單元、一檢測放大裝置與一切換裝置，動態隨機存取存儲器結構在一正常操作模式與一低電壓操作模式下操作。此操作方法包括下列步驟提供一第一電壓與一第二電壓，并且切換輸出兩者之一而為上述操作方法的一操作電壓，其中上述第一電壓高于上述第二電壓；提供一參考時鐘信號為上述操作方法的操作信號；儲存一數據于上述存儲單元；根據上述參考時鐘信號的時序頻率更新上述存儲單元所儲存的數據；在上述正常操作模式時，提供上述第二電壓為上述操作電壓，以供應上述動態隨機存取存儲器結構操作使用，節省操作消耗功率，在上述低電壓操作模式下操作時，提供上述第一電壓為上述操作電壓，以供應上述動態隨機存取存儲器結構操作使用，以維持上述動態隨機存取存儲器的上述存儲單元所儲存的上述數據。
上述的操作方法，其中存儲單元由一第三晶體管與一電容器所組成，其中電容器的一端接到第三晶體管的一源極/漏極端，電容器的另一端則接到一第三電壓，第三晶體管的另一源極/漏極端接到位線，其一柵極端則接到上述字線，其中當在正常操作模式時，上述第三電壓為操作電壓的一比例，但第三電壓小于上述操作電壓，當在低電壓操作模式時，上述第三電壓則根據上述參考時鐘信號，在參考時鐘信號為邏輯0的低電平時，降為零電壓，以降低維持動態隨機存取存儲器的上述存儲單元所儲存的數據所需的電壓值。
上述的適用于靜態隨機存取存儲器相容晶體管的動態隨機存取晶體管結構的操作方法，其中動態隨機存取存儲器結構包括一存儲單元、一檢測放大裝置與一切換裝置，動態隨機存取存儲器結構在一正常操作模式、一待機模式與一睡眠模式下操作，其中上述操作方法包括下列步驟提供一第一電壓與一第二電壓，并且切換輸出兩者之一而為上述操作方法之一操作電壓，其中上述第一電壓高于上述第二電壓；提供一參考時鐘信號為上述操作方法的操作信號；儲存一數據于上述存儲單元；根據上述參考時鐘信號的時序頻率更新上述存儲單元所儲存的數據；當動態隨機存取存儲器結構在正常操作模式時，提供上述第二電壓為上述操作電壓，以供應上述動態隨機存取存儲器結構操作使用，以節省操作消耗功率，當動態隨機存取存儲器結構在待機模式下操作時，根據上述參考時鐘信號的時鐘決定上述第一電壓或是上述第二電壓為上述操作電壓；當動態隨機存取存儲器結構在睡眠模式下操作時，固定輸出上述第一電壓為上述操作電壓，以供應上述動態隨機存取存儲器結構操作使用，以維持上述動態隨機存取存儲器的上述存儲單元所儲存的上述數據。
上述的操作方法中，存儲單元由一第三晶體管與一電容器所組成，其中電容器的一端接到上述第三晶體管的一源極/漏極端，上述電容器的另一端則接到一第三電壓，上述第三晶體管的另一源極/漏極端接到上述位線，其一柵極端則接到字線，其中當動態隨機存取存儲器結構在正常操作模式時，上述第三電壓為操作電壓的一比例，但上述第三電壓小于操作電壓，當動態隨機存取存儲器結構在上述睡眠模式下操作時，上述第三電壓則根據上述參考時鐘信號，在上述參考時鐘信號為邏輯0的低電平時，降為零電壓，以降低維持上述動態隨機存取存儲器的上述存儲單元所儲存的上述數據所需的電壓值。
為讓本發明的上述和其他目的、特征、和優點能更明顯易懂，下文特舉優選實施例，并配合附圖，作詳細的說明。
附圖的簡單說明

圖1是根據本發明優選實施例中用以作為SRAM儲存元件的DRAM存儲單元結構圖；圖2是在圖1中的數據讀取與存儲單元更新的時序圖3是根據本發明優選實施例中的用以作為SRAM儲存元件的DRAM存儲單元結構圖，其具有低電壓操作模式的時序圖；圖4是根據本發明優選實施例中的用以作為SRAM儲存元件的DRAM存儲單元結構圖，其具有待機操作模式與睡眠操作模式的時序圖；以及圖5是在圖1中的存儲單元的電容器在本發明優選實施例中的DRAM存儲單元結構中，在一般操作模式與睡眠操作模式所儲存的電荷比較圖。
附圖標號簡單說明存儲單元 110晶體管112電容器C檢測放大裝置 120切換裝置 130降壓裝置 140一等化裝置150PMOS晶體管SAPNMOS晶體管SANPMOS晶體管P1及P2NMOS晶體管N1及N2
而在此結構與操作方法中，本實施例的靜態隨機存取存儲器(SRAM)使用動態隨機存取存儲器(Dynamic Random Access Memory，下稱為DRAM)存儲單元所為儲存數據的來源。因為，使用單一晶體管與一電容器的DRAM存儲單元(Cell)，其所具有的面積與制造的成本，遠小于具有4到6個晶體管的SRAM。而只要能克服DRAM必須不斷重新更新(Refresh)的問題，并確定所儲存的內容不流失，則整個SRAM的制造成本，必定大幅減少。
而在本實施例的運用單一晶體管的靜態隨機存取存儲器(1-TSRAM)結構，可有效地保存DRAM存儲單元所儲存的數據而不至于流失。另外，根據本發明的SRAM結構，可在低電壓情形下操作，仍可維持DRAM存儲單元所儲存的數據，并可降低整個SRAM結構操作所消耗的功率。
若是采用此SRAM結構的系統，在待機(Stand-by)模式下，或是在睡眠模式(Sleep Mode)下，仍可維持DRAM存儲單元所儲存的數據，并可降低整個SRAM結構操作所消耗的功率。此所謂的待機模式，指整個系統所供應的電量仍然足夠，只是因為目前系統并沒有在使用狀態，而為了降低功率的消耗，則進入低耗電量的待機狀態。而睡眠模式，是指整個系統的電量已經不夠，但仍高于可操作的規格，此模式是為了保護目前在處理的數據，能在有限的電量中，維持很長的時間，可讓使用者有時間回復其原使用的數據，而不致流失。
此兩種模式，最常運用在使用電池并有一定使用時間限制的電子裝置上，例如行動電話、便攜式電腦，個人數據助理裝置(PDA)等等。由于SRAM具有長期保存數據的特性，因此，若是以單一晶體管與一電容器的DRAM存儲單元(Cell)來作為SRAM，則必須考慮許多的因素，其中，例如在低電壓操作下(例如待機模式或睡眠模式)，如何重新更新(Refresh)DRAM存儲單元的儲存內容與如何維持儲存的數據皆是必須考慮的問題。
請參照圖1，示出了在本發明中用以作為SRAM儲存元件的DRAM存儲單元結構。在此為方便說明，僅針對單一存儲單元與單一檢測單元(SenseAmplifier)，然熟習此技藝者皆知DRAM結構中具有復數個存儲單元與復數個檢測單元，其操作方法與本圖示相關描述雷同，不在冗述。
首先，先定義此SRAM結構正常的操作電壓為Vcca。在正常操作下，Vcca等于外部電壓為Vccext。而在本實施例中，若是進入待機模式時，為了節省功率的消耗，會將操作電壓Vcca的值從外部電壓Vccext降下一預定值，例如，如圖1中所示，經由降壓裝置140的壓降后轉為Vccsa，作為所輸出的操作電壓Vcca。
對于此1-T SRAM的結構中，包括一存儲單元110、一檢測放大裝置120、一切換裝置130、一降壓裝置140與一等化裝置150。
而此存儲單元110系由一晶體管112與一電容器C所組成。電容器C的一端接到此晶體管112的一源極/漏極端，電容器的另一端則接到一電壓源VPL，此電壓源VPL的電壓值在正常操作時約為操作電壓Vcca值的一半。晶體管112的一源極/漏極端除了接到此電容器C外，另外，此晶體管112的另一源極/漏極接到一位線(Bit Line，底下稱為BL)，而其柵極系接到一字線(Word Line，底下稱為WL)。除此之外，此晶體管112的基襯(Substrate)系接上基襯偏壓(Substrate Bias)Vbb，在正常操作時，基襯偏壓Vbb的電壓為-1V，此有利于晶體管112在低電壓操作。另外，用來開啟晶體管112的電壓值則定義為Vpp，而Vpp系來自于字線WL。
檢測放大裝置120則包含了一檢測單元與一PMOS晶體管SAP與一NMOS晶體管SAN，而檢測單元是由2個PMOS晶體管P1及P2與2個NMOS晶體管N1及N2所組成。其連接方式與一般的檢測放大裝置相同，即PMOS晶體管P2的柵極與NMOS晶體管N2的柵極共同連接到位線BL，另外，PMOS晶體管P1的柵極與NMOS晶體管N1的柵極共同連接到一互補位線(Complementary Bit Line，底下稱為CBL)。而此位線BL與互補位線CBL此兩位線用以作為讀取存儲單元110所儲存的數據的線路。
而PMOS晶體管P1與P2的一源極/漏極端共同連接到另一PMOS晶體管SAP的一源板/漏極端，另外，PMOS晶體管P1與P2的另一源極/漏極端則分別連接到NMOS晶體管N1與N2的一源極/漏極端。NMOS晶體管N1與N2的另一源極/漏極端則共同連接到另一NMOS晶體管SAN的一源極/漏極端。而PMOS晶體管SAP的另一源極/漏極端則接到切換裝置130，而NMOS晶體管SAN的另一源極/漏極端則接地。
切換裝置130接收兩電壓源Vccext與Vccsa，并且用以切換輸出其中的一電壓源。而如上所述Vccsa小于Vccext一預定電平。而在本實施例中，可經由例如降壓裝置140將Vccext轉為Vccsa，而其實際實施的方法例如可經由一晶體管142的閾值電壓(Threshold Voltage)Vtn所完成，而Vccsa的值等于Vccext降低Vtn。切換裝置130的切換動作可通過一控制信號CTL所控制。
先針對圖1中的作為SRAM儲存元件的DRAM存儲單元結構，在正常操作模式時的讀取操作做一說明。
首先，在正常操作模式下，所使用的外部電壓，則會采用Vccext作為操作電壓Vcca的值。存儲單元110的電容器C所接的電壓VPL，則設定在操作電壓Vcca的一半，以加速存儲單元的操作，而基襯偏壓Vbb的電壓則設定為-1V，以降低閾值電壓值。
在未讀取存儲單元110的預充電階段(Pre-charge stage)，等化裝置150會藉由電壓Vg的控制將兩位線BL與CBL充到一定的電壓，一般而言為操作電壓Vcca的一半，而此等化裝置150例如是兩個MOS晶體管所組成，而控制柵極的信號EQ在此階段其電壓值VEQ為高位準(邏輯“1”)，用以將此兩位線充電到預定的電平。
接著，在選擇字線WL之后，電荷即在存儲單元110與位線BL之間共享。若是在存儲單元110中所儲存的數據為“1”，則位線BL的電位會增加到大于一半的操作電壓Vcca，而位線CBL的電壓則會降為略低于操作電壓Vcca的一半。
接著在檢測放大裝置120的NMOS晶體管SAN導通后，也就是節點122接地后，檢測放大裝置120開始動作，即會使NMOS晶體管N2導通而將位線CBL的電壓拉到接地，而由于CBL的電壓接地，將同時會使PMOS晶體管P1導通。此時將會使PMOS晶體管SAP導通而使操作電壓Vcca通過位線BL對存儲單元110的電容器充電到Vcca，重新更新到原預定的電平。
此讀取的過程顯示在圖2中說明，例如在EQ停止預先充電后，在字線WL轉為邏輯1后，則位線BL會先升高一部分，接著在NMOS晶體管SAN導通后，位線BL將調高電平，并對存儲單元110的電容器C重新充電到儲存電荷為既定值。
若是在存儲單元110中所儲存的數據為“0”，則操作過程類似。位線BL的電位會在字線WL轉為高電平(邏輯1)時，降低到小于操作電壓Vcca的一半，而位線CBL的電壓則會略高于略低于操作電壓Vcca的一半。
接著在檢測放大裝置120的NMOS晶體管SAN導通后，也就是節點122接地后，檢測放大裝置120開始運作，即會使NMOS晶體管N1導通而將位線BL的電壓接到接地，而由于BL的電壓接地，將同時會使PMOS晶體管P2導通。此時將會使PMOS晶體管SAP導通而使位線CBL拉升到操作電壓Vcca，并使位線BL電壓到降到最低，對存儲單元110的電容器放電，重新更新存儲單元110所儲存的值“0”。
接著，對于本實施例的DRAM存儲單元結構，如何針對在于在低電壓操作模式下(例如待機模式或睡眠模式)下，有效地保存所儲存的數據做一詳細說明。
在使用本DRAM存儲單元結構的系統中，若是沒有區分降低消耗功率的待機模式或是更進一步降低消耗功率的睡眠模式時，而僅如一般的低電壓操作時，也就是僅具有一低電壓操作模式下時，則請對應參照圖1與圖3所示說明。通過CS對切換裝置130的控制，將操作電壓Vcca的值由原來的Vccext轉為降壓后的Vccsa值。而VPL與VEQ的值從Vccext的一半，降為Vccsa的一半。本發明的實施例，可利用所增加的切換裝置130控制整個系統操作的電壓，進而達到降低功率消耗的目的。
另外，若是本發明實施例的使用DRAM存儲單元結構的系統中，具有降低消耗功率的待機模式或是更進一步降低消耗功率的睡眠模式時，則請參照圖1與其用以說明時序的圖4。為降低整個系統的功率消耗，本實施例的DRAM存儲單元結構僅使用一外部的時鐘信號CLKref作為時鐘的來源，所有的操作，全部皆根據此外部時鐘信號CLKref，不再增加時鐘產生器，另行產生內部的時鐘信號。
在一般的待機模式下，通信號CS的反相值所控制，所使用的操作電壓可由Vccext或是Vccsa兩值之間作一切換的動作。而此時的VPL與VEQ的值，也跟著切換為Vccext的一半或是Vccsa的一半，以節省耗費功率。
但若是在睡眠模式下，則因為所剩電量已過低，所以必須維持在低電壓下，并保存在DRAM存儲單元所儲存的數據。因此，許多因素則必須考慮。
如圖4所示，提供一睡眠使能信號(Sleep)，此睡眠使能信號用以使本系統進入睡眠模式的使能信號。在Sleep信號使能(Enabled)后，也就是位于高電平(邏輯1)時，則操作電壓Vcca則轉換為Vccext，不再需要降壓。此可通過信號Sleep對于圖1中的切換裝置130的控制而達成。并且此時為節省用電，所有的字線會隨著一參考時鐘CLKref低電壓低位準時切換關閉，也就是全部都為0V電壓。除此之外，提供存儲單元110的晶體管112的基襯偏壓Vbb，也是根據上述參考時鐘信號CLKref作為時鐘的來源。
另外，在本實施例中，也提出所有DRAM存儲單元結構的系統皆參照同一時鐘信號，也就是上述的參考時鐘CLKref，且此參考時鐘由外部整個系統提供，而非由DRAM存儲單元結構另外增加時鐘產生器(Clock Generator)所產生，這與一般DRAM結構需要三個內部時鐘的需求不同，也因為如此，可降低產生時鐘所需要的功率消耗，以達到本實施例所欲解決的降低消耗功率的問題。
存儲單元110的電容器C所儲存的電荷，取決于電容器C兩端的電壓差。假設外部的電壓Vccext值為3V，則經過壓降后的Vccsa電壓值為2V，或是外部的電壓Vccext值為2V，則經過壓降后的Vccsa電壓值為1.5V。這些情形在睡眠模式下皆仍可有效地儲存存儲單元110的數據。
另外，若是外部電壓降到較低的情形，此為目前便攜式電子裝置的趨勢，例如Vccext＝1.5V時，則因為本實施例的操作電壓切換為Vcca＝Vccext也只有1.5V，而存儲單元110的電容器C另一端電壓VPL若仍為Vcca的一半，也就是約為0.7V時，這種情形下，電容器C所儲存的電荷為Q1＝C×(1.5V-0.7V)×k(k是電荷共享效應參數，Charge Sharing Effect)＝C×0.8×k。儲存的電荷值過低，恐會有檢測放大裝置120無法有效檢測到所儲存的值，而有數據流失的疑慮。
此時對于存儲單元110而言，則可選擇性地改變，例如將電容器的一端所接的電壓VPL從一般正常操作模式下的操作電壓Vcca一半的定值，改為隨著時鐘信號CLKref而改變，也就是電壓VPL會從0V與Vcca一半(此時實際上系為Vccext的一半)其中的一值隨著時鐘信號CLKref切換。因為在睡眠模式下，以能節省耗費功率為主，并不需要通過提供VPL改善操作的效率。而用以作為對位線充電的VEQ值，也隨著時鐘信號CLKref切換為0V或Vcca值一半其中之一。
這樣的結構，若是在低電壓下操作，會有顯著的成效。例如，假設此系統切換到睡眠模式的時間t1時，電容器C所儲存的電荷為Q1＝C×(1.5V-0V)×k＝C×1.5×k，與原先的C×0.8×k高出許多，此時就不會有檢測放大裝置120無法檢測到所儲存數據的疑慮。另外，如圖5所示，在同樣的時間t1，正常模式與本實施例的Sleep模式所儲存的電荷，有明顯的差別。
當然，本實施例中的調整電容器的一端所接的電壓VPL值與對位線充電的VEQ值，也是用在非低電壓操作的情形，只是效果沒有低電壓操作時顯著。
在本發明的運用單一晶體管的靜態隨機存取存儲器(1-T SRAM)結構，可有效地保存DRAM存儲單元所儲存的數據而不至于流失。另外，根據本發明的SRAM結構，可在低電壓情形下操作，仍可維持DRAM存儲單元所儲存的數據，并可降低整個SRAM結構操作所消耗的功率。
雖然本發明已以一優選實施例披露如上，然其并非用以限定本發明，任何本領域技術人員，在不脫離本發明的精神和范圍內，當可作各種的更動與潤飾，因此本發明的保護范圍應以后附的權利要求限定。
權利要求
1.一種適用于靜態隨機存取存儲器相容晶體管的動態隨機存取存儲器結構，其中該動態隨機存取存儲器結構是在一正常操作模式與一低電壓操作模式下操作，其中該動態隨機存取存儲器結構使用一參考時鐘信號作為操作的依據，其中該動態隨機存取存儲器結構包括一存儲單元，用以儲存數據；一檢測放大裝置，具有一檢測單元、一第一晶體管與一第二晶體管，其中該檢測單元與該第一晶體管、該第二晶體管、一位線與一互補位線相連接，其中該位線與該互補位線用以作為讀取及更新該存儲單元所儲存的數據，而更新該存儲單元所儲存的數據的頻率依據該參考時鐘信號；以及一切換裝置，用以接收一第一電壓與一第二電壓，并且用以切換輸出兩者之一而為一操作電壓，其中該第一電壓的電平高于該第二電壓的電平，其中當該動態隨機存取存儲器結構在該正常操作模式時，該操作電壓為該第二電壓，以供應該動態隨機存取存儲器結構操作使用，以節省操作消耗功率，當該動態隨機存取存儲器結構在該低電壓操作模式下操作時，該操作電壓為該第一電壓，以供應該動態隨機存取存儲器結構操作使用，以維持該動態隨機存取存儲器的該存儲單元所儲存的該數據。
2.如權利要求1所述的動態隨機存取存儲器結構，其中該存儲單元由一第三晶體管與一電容器所組成，其中該電容器的一端接到該第三晶體管的一源極/漏極端，該電容器的另一端則接到一第三電壓，該第三晶體管的另一源極/漏極端接到該位線，其一柵極端則接到該字線，其中當該動態隨機存取存儲器結構在正常操作模式時，該第三電壓為該操作電壓的一比例，但該第三電壓小于該操作電壓，當該動態隨機存取存儲器結構在該低電壓操作模式時，該第三電壓則根據該參考時鐘信號，在該參考時鐘信號為邏輯0的低電平時，降為零電壓，以降低維持該動態隨機存取存儲器的該存儲單元所儲存的該數據所需的電壓值。
3.如權利要求2所述的動態隨機存取存儲器結構，其中在該正常操作模式時操作時，該第三電壓為該操作電壓的一半。
4.如權利要求1所述的動態隨機存取存儲器結構，其中該晶體管的一基襯(Substrate)接上一基襯偏壓(Substrate Bias)。
5.如權利要求4所述的動態隨機存取存儲器結構，其中該基襯偏壓所參照該參考時鐘信號所提供。
6.如權利要求1所述的動態隨機存取存儲器結構，其中還包括一降壓裝置，連接到該切換裝置與該第一電壓，并輸出該第二電壓至該切換裝置。
7.如權利要求6所述的動態隨機存取存儲器結構，其中該降壓裝置由一第四晶體管所組成，而其中該第一電壓與該第二電壓相差為該第四晶體管的一閾值電壓。
8.如權利要求1所述的動態隨機存取存儲器結構，其中該切換裝置的切換動作可通過一控制信號所控制選擇輸出該第一電壓或是該第二電壓。
9.一種適用于靜態隨機存取存儲器相容晶體管的動態隨機存取存儲器結構，其中該動態隨機存取存儲器結構是在一正常操作模式、一待機模式與一睡眠模式其中的一模式下操作，其中該動態隨機存取存儲器結構使用一參考時鐘信號作為操作的依據，其中該動態隨機存取存儲器結構包括一存儲單元，用以儲存數據；一檢測放大裝置，具有一檢測單元、一第一晶體管與一第二晶體管，其中該檢測單元與該第一晶體管、該第二晶體管、一位線與一互補位線相連接，其中該位線與該互補位線用以作為讀取及更新該存儲單元所儲存的數據，而更新該存儲單元所儲存的數據的頻率系依據該參考時鐘信號；以及一切換裝置，用以接收一第一電壓與一第二電壓，并且用以切換輸出兩者之一而為一操作電壓，其中該第一電壓的電平高于該第二電壓的電平，其中當該動態隨機存取存儲器結構在該正常操作模式時，該操作電壓為該第二電壓，以供應該動態隨機存取存儲器結構操作使用，以節省操作消耗功率，當該動態隨機存取存儲器結構在該待機模式下操作時，該操作電壓會根據該參考時鐘信號調整為該第一電壓或是該第二電壓；當該動態隨機存取存儲器結構在該睡眠模式下操作時，該操作電壓會固定為該第一電壓，以供應該動態隨機存取存儲器結構操作使用，以維持該動態隨機存取存儲器的該存儲單元所儲存的該數據。
10.如權利要求9所述的動態隨機存取存儲器結構，其中該存儲單元由一第三晶體管與一電容器所組成，其中該電容器的一端接到該第三晶體管的一源極/漏極端，該電容器的另一端則接到一第三電壓，該第三晶體管的另一源極/漏極端接到該位線，其一柵極端則接到該字線，其中當該動態隨機存取存儲器結構在該正常操作模式時，該第三電壓為該操作電壓的一比例，但該第三電壓小于該操作電壓，當該動態隨機存取存儲器結構在該睡眠模式下操作時，該第三電壓則根據該參考時鐘信號，在該參考時鐘信號為邏輯0的低電平時，降為零電壓，以降低維持該動態隨機存取存儲器的該存儲單元所儲存的該數據所需的電壓值。
11.如權利要求10所述的動態隨機存取存儲器結構，其中在該正常操作模式時操作時，該第三電壓為該操作電壓的一半。
12.如權利要求9所述的動態隨機存取存儲器結構，其中該晶體管的一基襯(Substrate)接上一基襯偏壓(Substrate Bias)。
13.如權利要求12所述的動態隨機存取存儲器結構，其中該基襯偏壓所參照該參考時鐘信號所提供。
14.如權利要求9所述的動態隨機存取存儲器結構，其中更包括一降壓裝置，連接到該切換裝置與該第一電壓，并輸出該第二電壓至該切換裝置。
15.如權利要求14所述的動態隨機存取存儲器結構，其中該降壓裝置由一第四晶體管所組成，而其中該第一電壓與該第二電壓相差為該第四晶體管的一閾值電壓。
16.如權利要求9所述的動態隨機存取存儲器結構，其中該切換裝置的切換動作可通過一控制信號所控制選擇輸出該第一電壓或是該第二電壓。
17.如權利要求9所述的動態隨機存取存儲器結構，其中該切換裝置的在進入該睡眠模式時會由一睡眠使能信號所控制而固定輸出該第一電壓。
18.一種適用于靜態隨機存取存儲器相容晶體管的動態隨機存取存儲器結構的操作方法，其中該動態隨機存取存儲器結構包括一存儲單元、一檢測放大裝置與一切換裝置，該動態隨機存取存儲器結構在一正常操作模式與一低電壓操作模式下操作，其中該操作方法包括下列步驟提供一第一電壓與一第二電壓，并且切換輸出兩者之一而為該操作方法的一操作電壓，其中該第一電壓高于該第二電壓；提供一參考時鐘信號為該操作方法的操作信號；儲存一數據于上述存儲單元；根據該參考時鐘信號的時序頻率更新該存儲單元所儲存的數據；在該正常操作模式時，提供該第二電壓為該操作電壓，以供應該動態隨機存取存儲器結構操作使用，節省操作消耗功率，在該低電壓操作模式下操作時，提供該第一電壓為該操作電壓，以供應該動態隨機存取存儲器結構操作使用，以維持該動態隨機存取存儲器的該存儲單元所儲存的該數據。
19.如權利要求18所述的操作方法，其中該存儲單元由一第三晶體管與一電容器所組成，其中該電容器的一端接到該第三晶體管的一源極/漏極端，該電容器的另一端則接到一第三電壓，該第三晶體管的另一源極/漏極端接到該位線，其一柵極端則接到該字線，其中當在該正常操作模式時，該第三電壓為該操作電壓的一比例，但該第三電壓小于該操作電壓，當在該低電壓操作模式時，該第三電壓則根據該參考時鐘信號，在該參考時鐘信號為邏輯0的低電平時，降為零電壓，以降低維持該動態隨機存取存儲器的該存儲單元所儲存的該數據所需的電壓值。
20.一種適用于靜態隨機存取存儲器相容晶體管的動態隨機存取存儲器結構的操作方法，其中該動態隨機存取存儲器結構包括一存儲單元、一檢測放大裝置與一切換裝置，該動態隨機存取存儲器結構在一正常操作模式、一待機模式與一睡眠模式下操作，其中該操作方法包括下列步驟提供一第一電壓與一第二電壓，并且切換輸出兩者之一而為該操作方法的一操作電壓，其中該第一電壓高于該第二電壓；提供一參考時鐘信號為該操作方法的操作信號；儲存一數據于上述存儲單元；根據該參考時鐘信號的時序頻率更新該存儲單元所儲存的數據；當該動態隨機存取存儲器結構在該正常操作模式時，提供該第二電壓為該操作電壓，以供應該動態隨機存取存儲器結構操作使用，以節省操作消耗功率，當該動態隨機存取存儲器結構在該待機模式下操作時，根據該參考時鐘信號的時鐘決定該第一電壓或是該第二電壓為該操作電壓；當該動態隨機存取存儲器結構在該睡眠模式下操作時，固定輸出該第一電壓為該操作電壓，以供應該動態隨機存取存儲器結構操作使用，以維持該動態隨機存取存儲器的該存儲單元所儲存的該數據。
21.如權利要求20所述的操作方法，其中該存儲單元是由一第三晶體管與一電容器所組成，其中該電容器的一端接到該第三晶體管的一源極/漏極端，該電容器的另一端則接到一第三電壓，該第三晶體管的另一源極/漏極端接到該位線，其一柵極端則接到該字線，其中當該動態隨機存取存儲器結構在該正常操作模式時，該第三電壓為該操作電壓的一比例，但該第三電壓小于該操作電壓，當該動態隨機存取存儲器結構是在該睡眠模式下操作時，該第三電壓則根據該參考時鐘信號，在該參考時鐘信號為邏輯0的低電平時，降為零電壓，以降低維持該動態隨機存取存儲器的該存儲單元所儲存的該數據所需的電壓值。
全文摘要
一種適用于靜態隨機存取存儲器相容晶體管的動態隨機存取存儲器結構與其操作方法。用單一晶體管的靜態隨機存取存儲器結構,可有效地保存動態隨機存取存儲器存儲單元所儲存的數據而不至于流失。該結構可在低電壓情形下操作,仍可維持動態隨機存取存儲器存儲單元所儲存的數據,并可降低整個動態隨機存取存儲器結構操作所消耗的功率。此結構在待機模式下或是在睡眠模式下,仍可維持動態隨機存取存儲器存儲單元所儲存的數據,并可降低整個操作所消耗的功率。
文檔編號G11C16/02GK1357890SQ0013486
公開日2002年7月10日 申請日期2000年12月5日 優先權日2000年12月5日
發明者簡篇 申請人:簡篇