專利名稱：具有至少兩個片狀分段的集成式存儲器的制作方法
技術領域：
本發明涉及一種集成式存儲器，包括存儲單元，它在一個單元陣列內沿位線、字線以及至少兩個片狀分段設置，并且各具有一個選擇晶體管和一個存儲器電容，其中每個存儲器電容的一個電極經所屬的選擇晶體管與所述位線之一相連，并且其另一個電極與所述片狀分段之一相連，其中的每個選擇晶體管的一個控制端與所述字線之一相連。
在美國專利文獻US 5373463 A中公開了這樣一種FRAMs形式的集成式存儲器(鐵電式隨機存取存儲器)。其中的第一種FRAMs的方案是，片狀分段平行于字線設置，而且分別有一個片狀分段對應于一個字線。在另外一種方案中，片狀分段平行于位線設置，而且每個片狀分段對應于一個位線。美國專利文獻US 5373463 A中描述的存儲器采用所謂“脈沖片狀分段方式”工作。在向存儲單元寫入信息或者從存儲單元讀出信息時，所述字線之一被激活，使得所屬的選擇晶體管導通，然后對應于相應進行一次存取的存儲單元的片狀分段首先進入一個高的電源電位，接著進入存儲器的一個低的電源電位，即完成脈沖。在存儲單元之一上進行的每個存取都與所屬片狀分段的一個脈沖聯系在一起。
在鐵電存儲單元中，其存儲器電容采用的鐵電介質會出現老化現象，例如所謂的“痕跡”或者所謂的“疲勞”，它們會造成存儲器出現功能故障。所以重要的是在存儲器檢測中進行校驗，存儲單元是否至少滿足某種耐老化性的最低要求。為了校驗該老化效應，可以對每個存儲單元進行大量的寫和讀操作。然后校驗每個單元的功能，從而確認，是否在提前的老化中出現了第一個缺陷，該缺陷會造成存儲器無法使用。因為目前的存儲器包含有大量的存儲單元，所以以上所述對存儲單元的檢測需要花費大量時間。
本發明的任務是，提供一種上述類型的集成式存儲器，它通過執行降低時間開銷的多次存儲器存取對存儲單元進行校驗。
以上任務的解決方案體現在權利要求1所述的集成式存儲器中。本發明的有利改進和完善均是從屬權利要求的主題。
本發明所述存儲單元分別與至少兩個片狀分段之一相連。在所述存儲器的一個正常工作方式中，對所述存儲單元進行存取時，分別只有一個所述片狀分段得到脈沖電位。在一個測試工作方式中，所述兩個片狀分段同時得到脈沖電位。
本發明所基于的認識是，雖然在存儲器的正常工作方式中必須對各個存儲單元進行精確的存取操作，但是對于該存儲單元在一個測試工作方式中進行的人工老化則不必如此。在測試工作方式中更需要的是對存儲單元進行比正常工作方式數量更多的存取操作。本發明所述的實現方案是，在兩種工作方式中，片狀分段獲得的脈沖數量是不同的。
根據本發明的一個改進方案，所述兩個片狀分段在測試工作方式中同時在各自相反的方向得到脈沖電位。這就是說，所述片狀分段在測試工作方式中具有的補充電平例如可等于存儲器的電源電位電平。以這種方式可實現片狀分段和位線之間的容性耦合，另一方面可實現片狀分段和字線之間的容性耦合，而且至少部分地相互抵銷所出現的效應。這種抵銷隨著兩個片狀分段相互之間越近，其效果就越大。所以所述片狀分段直接并排相鄰設置是特別有利的。
根據本發明的一個有利改進方案，所述兩個片狀分段在測試工作方式中分別通過兩個連續的具有相反電平的脈沖得到脈沖電位。所述存儲器包括一個短路元件，它將兩個片狀分段相互連接在一起，并且在片狀分段電位的第二個脈沖之前，該短路元件臨時導通。
以此方式可實現，在兩個片狀分段的脈沖之前，以方向相反的電平通過導通的短路晶體管進行一次電荷平衡，從而為了達到后面的脈沖電平所需要的功率更小，即小于沒有短路的情況。
根據本發明的一個實施例，所述片狀分段平行于字線布置，并且在測試工作方式中，每個片狀分段至少有一個所屬字線在片狀分段電位脈沖期間被激活。
通過該方案，在片狀分段電位脈沖期間，對于兩個片狀分段在對應于存儲單元的位線上分別發生一次存取，而且是以相反的電荷位移方式。這種相反的電荷位移或者具有相反符號的電流來自于兩個片狀分段的相反的電位脈沖。通過在每個片狀分段上各激活一個字線，不僅可將存儲單元，而且可將另一個片狀分段經其選擇晶體管與相同的位線相連。此時由于對一個片狀分段的正向脈沖例如可在位線上產生一個正向電流，而在另一個片狀分段上的反向脈沖則會在相同的位線上相應產生一個反向脈沖。兩個具有相反符號的電流在位線上至少會部分抵銷。通過所述同時流動的正向和反向電荷的抵銷，位線上將不會有大量的電荷輸出。相應的能傳輸大電流的導線在本發明中并不需要。特別是當兩個同時得到脈沖的片狀分段并排相鄰布置時，局部的平衡或抵銷電流僅在對應位線的局部范圍內流動。所以可避免沿位線出現較大的寄生電壓降。按照本發明的另一個實施例，所述片狀分段平行于位線布置，而且在測試工作方式中，每個片狀分段至少有一個所屬字線被激活。此外，所述存儲器還包括一個用于固定電位的電位線，并且包括至少兩個短路元件，經該元件分別有一個對應于每個片狀分段的位線與電位線相連，并且在測試工作方式中，在片狀分段電位脈沖期間這兩個短路元件導通。
因為在該實施例中，所述片狀分段平行于位線布置，所以兩個片狀分段同時發出的脈沖并不是發生在同一個位線。因此需要采用短路元件和電位線，從而在片狀分段元件的反向脈沖過程中達到以上所述的電荷抵銷作用。在該實施例中，電荷抵銷發生在屬于不同的片狀分段的兩個位線之間。在其他方面，本發明的這個實施例與前述實施例相同。
在以上所述的本發明的兩個實施例中，在測試工作方式中，每個片狀分段可同時有一個以上的字線被激活。所以可以同時進行存取操作的存儲單元的數量可以增加許多倍。通過所述電荷或電流的抵銷，盡管同時在大量存儲單元內進行存取操作，并不會在位線上產生過大的電流。
下面對照附圖所示實施例對本發明作進一步的說明。
圖1表示本發明的第一個實施例，圖2表示本發明的第二個實施例，圖3表示圖1和圖2所示片狀分段的電位波形圖。
圖1所示的是一個集成式存儲器的存儲單元陣列的一個局部，其類型為FRAM或FeRAM。
所述存儲單元MC設置在位線BLi和字線WLi的交叉點上。每個存儲單元MC包括一個選擇晶體管T和一個具有鐵電介質的存儲器電容C。每個存儲器電容C的一個電極經所屬的選擇晶體管T的控制線段與所述位線BLi之一相連，并且存儲器電容C的另一個電極與所述片狀分段PLA，PLB之一相連。選擇晶體管T的柵極與所述字線WLi之一相連。
片狀分段PLA，PLB平行于字線WLi布置。每4個字線對應于一個片狀分段。也就是說，與該字線相連的存儲單元是與對應的片狀分段相連的。盡管在圖1中僅表示出6個位線BLi，但存儲器實際上具有更大數量的位線。此外，所述存儲器除了具有圖1所示的兩個片狀分段PLA，PLB之外，還具有其他相同的片狀分段，它們也分別對應于4個字線WLi。所述片狀分段PLA，PLB接受對應的電位發生器產生的電位VPA，VPB。
所述兩個片狀分段PLA，PLB經一個短路元件SH相連，后者的形式為一個n溝道晶體管，該晶體管根據其柵極上的控制信號將兩個片狀分段短路。
圖1所示電路的工作原理如下在存儲器的正常工作方式中，對存儲單元MC之一進行存取時，字線WLi之一，例如字線WL1被激活，也就是說，它進入一個高電平。此時相應與該字線WL1相連的存儲單元的選擇晶體管T導通。然后被激活的字線WL1所對應的片狀分段，此時是位于上面的片狀分段PLA(見圖1)首先進入存儲器的一個高的供電電位，接著進入一個低的供電電位。在讀取操作中，根據存儲器電容內存儲的數據，所屬位線BL1、BL3、BL5的電位以不同的大小發生改變，所述數據使存儲器電容C的鐵電介質具有不同的極性。通過在3個相應的位線BL1、BL3、BL5中選擇出一個，可確定哪個數據將在存儲器之外被放大讀取。
在正常工作方式中，始終僅有片狀分段PLA，PLB之一得到脈沖電位，這就是對應于被激活的字線WLi的片狀分段。片狀分段的劃分相對于整個具有所有存儲單元MC的片狀分段平面而言，其優點是，在電位脈沖中各個片狀分段所受到的影響僅涉及有限的存儲單元，即那些在實際存取中根本沒有進行存取的單元。
在所述存儲器的測試工作方式中，每個片狀分段PLA，PLB所有4個字線WLi同時被激活，所以所有與其相連的存儲單元MC均與位線BLi連通。然后兩個片狀分段PLA，PLB同時得到脈沖。通過這種方式可實現存取在所有存儲單元MC上同時發生。依此方式可在短時間內對全部存儲單元MC實現人工老化。
圖3表示片狀分段電位VPA，VPB在測試工作方式中的波形圖。在相應的時間范圍內，所有的字線WLi被激活。圖中用3個連續的脈沖表示。在時刻t1，圖1中位于上面的片狀分段PLA的電位VPA獲得一個較高供電電位VDD，而下面的片狀分段PLB的電位VPB則得到一個低電位GND。通過電位VPA的正向前緣，從與上面的片狀分段PLA相連的存儲單元MC中正向電荷移動到位線BLi上。通過電位VPB的反向前緣，從與下面的片狀分段PLB相連的存儲單元MC中反向電荷移動到位線BLi上，或者換句話說，正向電荷從位線BLi上被吸引到該存儲單元MC中。這種相反的電荷電流在位線BLi上抵銷，所以不會有很大的過量電荷從位線上輸出。因此不需要額外的元件用于輸出這種電荷。由于片狀分段PLA，PLB并排相鄰布置，所以可避免位線BLi上出現較大的平衡電流。
如圖3所示，在時刻t2，經短路元件SH的控制信號EQ在兩個片狀分段PLA，PLB中產生短路。此時將在兩個片狀分段之間發生電荷平衡，所以它們隨后將具有一個共同的平均電位，該電位位于存儲器的兩個供電電位VDD、GND之間。完成短路之后，控制信號EQ重新進入低電平后，兩個片狀分段電位VPA，VPB回到短路之前相反的電平上。通過短路可實現，片狀分段的充電轉換僅需要相對較少的能量。為了實現存儲單元MC的人工老化，在以上所述脈沖之后，還進行片狀分段電位VPA，VPB的其他脈沖。
盡管這里所述的實施例對片狀分段PLA，PLB的所有字線WLi在測試工作方式中同時激活，但也可采用其他方式的實施例，其中在測試工作方式中僅激活一部分對應于每個片狀分段的字線。例如每個片狀分段僅激活一個字線。另一種可能的方案是，給每個片狀分段分配4個以上的字線，它們在測試工作方式中全部或部分被激活。
在圖2中表示的是本發明的第二個實施例，其集成式存儲器的類型同樣是FRAM。其存儲單元MC的結構與圖1所示的相同。該存儲器也設置在位線BLi和字線WLi的交叉點上。在圖中僅表示出若干個存儲單元MC的構造。在該實施例中，片狀分段PLC，PLD不是如圖1所示實施例那樣平行于字線設置，而是與位線BLi平行。每個片狀分段PLC，PLD均有兩個位線BLi。在其他實施例中，當然也可給每個片狀分段分配更多數量的位線。在大量的與位線BLi交叉的字線WLi中，在圖2中僅表示出4個。片狀分段PLC，PLD也通過一個形式為n溝道晶體管的短路元件SH相互連接。
每個片狀分段的兩個位線BLi均與一個讀數放大器SA的輸入端相連。該讀數放大器SA經一個第一電位線L1與較低的供電電位GND相連，并且經一個第二電位線L2與較高的供電電位VDD相連。每個位線BLi分別經一個類型為n溝道晶體管的短路元件SE與第一電位線L1相連。所述短路元件SE的柵極與信號S相連。
圖2所示電路的工作原理是在正常工作方式中，只有一個字線WLi被激活。此外，隨后只有一個片狀分段PLC，PLD的電位得到脈沖，而其他的片狀分段的電位保持恒定。所以可精確地對存儲單元MC之一進行存取。在讀取操作中，所設定的加在相應位線BLi上的電位通過讀數放大器SA放大。
在測試工作方式中有多個字線WLi同時被激活，所以有許多存儲單元MC與位線BLi實現導通連接。然后兩個片狀分段PLC，PLD同時以相反的電平得到脈沖。片狀分段電位VPC，VPD的波形以及短路元件SH的控制信號EQ與圖1所示實施例中的相同，所以也適用于圖3的情況。
所述短路元件SE在正常工作方式中原則上不導通。同時為了得到片狀分段電位VPC，VPD脈沖，短路元件SE在測試工作方式中通過信號S導通，所以使所有位線BLi與第一電位線L1相連。所述片狀分段PLC，PLD之一的電位具有正向前緣，所以有正向電荷從與該片狀分段相連的存儲單元MC上流到所屬的位線上，而另一個片狀分段的電位則具有反向前緣，所以有反向電荷從與該片狀分段相連的存儲單元MC上流到所屬的位線上。經短路元件SE不僅有對應于一個片狀分段的位線上的正向電荷流動，而且還有另一個片狀分段所對應的位線至第一電位線L1的反向電荷流動。以這種方式可通過第一電位線L1形成不同極生的充電電流的抵銷。所以和圖1所示實施例一樣，可實現片狀分段電位脈沖電荷的減小。
盡管在圖2所示的實施例中每個片狀分段PLC，PLD僅有兩個位線BLi，但是可以在另一個實施例中讓每個片狀分段擁有更多數量的位線，所述位線分別經短路元件SE與第一電位線L1相連。
在圖2所示的實施例中，也可以加以改變，使得在測試工作方式中，字線WLi之一或所有的字線WLi同時被激活。
需要注意的是，在圖1和圖2所示的實施例中，實際上存在大量的片狀分段PLA，PLB；PLC，PLD，而且在測試工作方式中，分別有兩個相鄰的片狀分段同時得到脈沖。
在本發明的其他實施例中，也可以有兩個以上片狀分段同時在測試工作方式中得到脈沖。其中同時被激活的存儲器單元MC的數量可繼續增加。也可設置額外的短路元件，它們在測試工作方式中，可將所有同時得到脈沖的片狀分段相互連接在一起，并且將其控制端與控制信號EQ相連。
通過在測試工作方式中，所述片狀分段得到脈沖期間發生以上所述的電荷抵銷，可以降低位線電流，或抵銷位線上的電荷。此外，對大量的存儲單元可同時進行人工老化過程。通過短路元件SH，可在測試工作方式中降低功耗。
盡管本發明是以FRAMs形式的集成式存儲器為例進行說明的，但是本發明可應用在所有存儲器上，條件是其存儲單元的存取是通過脈沖片狀分段電位進行的。
在測試工作方式中，所述片狀分段完成了用于存儲單元人工老化的脈沖后，便可對每個存儲單元進行存取，以校驗其功能。該過程必要時可先進行一個寫入存取，再通過一個讀出存取進行，正如在正常工作方式中所進行的那樣。
權利要求
1．一種集成式存儲器，包括-存儲單元(MC)，它在一個單元陣列內沿位線(BLi)、字線(WLi)以及至少兩個片狀分段(PLA，PLB；PLC，PLD)設置，并且各具有一個選擇晶體管(T)和一個存儲器電容(C)，-其中每個存儲器電容(C)的一個電極經所屬的選擇晶體管(T)與所述位線(BLi)之一相連，并且其另一個電極與所述片狀分段(PLA，PLB；PLC，PLD)之一相連，-其中的每個選擇晶體管(T)的一個控制端與所述字線(WLi)之一相連，-具有一個正常工作方式，在該方式中，對所述存儲單元(MC)進行存取時，分別只有一個所述片狀分段(PLA，PLB；PLC，PLD)得到脈沖電位，-還具有一個測試工作方式，在該方式中，所述兩個片狀分段(PLA，PLB；PLC，PLD)同時得到脈沖電位。
2．如權利要求1所述的集成式存儲器，其特征在于，所述兩個片狀分段(PLA，PLB；PLC，PLD)在測試工作方式中同時在各自相反的方向得到脈沖電位。
3．如權利要求2所述的集成式存儲器，其特征在于，-所述兩個片狀分段在測試工作方式中分別通過兩個連續的具有相反電平的脈沖得到脈沖電位，-所述存儲器包括一個短路元件(SH)，它將兩個片狀分段(PLA，PLB；PLC，PLD)相互連接在一起，并且在片狀分段電位的第二個脈沖之前，該短路元件臨時導通。
4．如權利要求2或3所述的集成式存儲器，其特征在于，-所述片狀分段(PLA，PLB)平行于字線(WLi)布置，-在測試工作方式中，每個片狀分段(PLA，PLB)至少有一個所屬字線(WLi)在片狀分段電位脈沖期間被激活。
5．如權利要求2或3所述的集成式存儲器，其特征在于，-所述片狀分段(PLC，PLD)平行于位線(BLi)布置，-在測試工作方式中，每個片狀分段(PLA，PLB)至少有一個所屬字線(WLi)在片狀分段電位脈沖期間被激活，-包括一個用于固定電位(GND)的電位線(L1)，-包括至少兩個短路元件(SE)，經該元件分別有一個對應于每個片狀分段的位線(BLi)與電位線(L1)相連，并且在測試工作方式中，在片狀分段電位脈沖期間這兩個短路元件導通。
6．如權利要求4或5所述的集成式存儲器，其特征在于，在測試工作方式中，每個片狀分段(PLA，PLB；PLC，PLD)同時有一個以上字線(WLi)被激活。
7．如以上權利要求的其中任一所述的集成式存儲器，其特征在于，所述兩個片狀分段(PLA，PLB；PLC，PLD)并排相鄰布置。
全文摘要
每個存儲器電容C的一個電極經所屬的選擇晶體管T與位線BLi之一相連,并且其另一個電極與片狀分段PLA,PLB;PLC,PLD之一相連。其中的每個選擇晶體管T的一個控制端與字線WLi之一相連。在一個正常工作方式中,對所述存儲單元MC進行存取時,分別只有一個所述片狀分段得到脈沖電位。在一個測試工作方式中,所述兩個片狀分段同時得到脈沖電位。
文檔編號G11C11/401GK1288237SQ00133138
公開日2001年3月21日 申請日期2000年9月14日 優先權日1999年9月14日
發明者P·佩赫米勒 申請人:因芬尼昂技術股份公司