一種信號采集終端與試驗箱數據采集系統的制作方法
【專利摘要】一種信號采集終端，包括處理器、信號采集接口、RS-485通訊接口和RS-232通訊接口；信號采集接口連接到處理器的I/O端口上；RS-485通訊接口連接到處理器的第二UART上；RS-232通訊接口連接到處理器的第三UART上。本發明還公開了試驗箱數據采集系統，該系統使用若干個信號采集終端，每個信號采集終端與1個試驗箱對應連接，信號采集終端的信號采集接口和RS-232通訊接口連接到試驗箱上，RS-485通訊接口連接到RS-485網絡中。本發明可把不同廠家的試驗箱進行設備聯網、集中顯示和控制，結合大屏幕顯示，對試驗箱關鍵運行指標進行預警和報警，將大大降低值班人員的工作強度。
【專利說明】一種信號采集終端與試驗箱數據采集系統
【技術領域】
[0001]本發明涉及一種工控設備的采集裝置，特別是一種采用RS-485網絡通訊的信號采集終端；本發明還涉及使用前述信號采集終端的試驗箱數據采集系統。
【背景技術】
[0002]在機電設備的環境與可靠性檢測、電子元器件的老化測試、電磁兼容測試中，被測設備根據試驗大綱要求需要在試驗箱中運行不同周期。在測試期間，每個試驗箱的運行狀態都需要定時人工巡檢及記錄，還要對突然出現的緊急情況進行干預處理。這種工作模式需要專人專箱一對一負責，可以滿足試驗任務少、試驗箱數量少的情況。但面對不斷增加的試驗箱數量和試驗任務及在夜晚值班情況下，上述工作模式讓人手相形見絀。
[0003]試驗箱設備臨界工作狀態的監控，對試驗箱系統的正常運行有著關鍵的影響，對這些設備開關量信號的采集、預警及干預在實際工作中具有重要的意義。
【發明內容】
[0004]本發明所要解決的技術問題是針對現有技術的不足，提供一種信號采集終端，把不同品牌、不同型號試驗箱設備的狀態及運行信息在大屏上集中顯示并提前做出故障預警，大大降低值班人員的工作強度。
[0005]本發明所要解決的另一技術問題是提供了一種使用前述信號采集終端的試驗箱數據采集系統。
[0006]本發明所要解決的技術問題是通過以下的技術方案來實現的。本發明是一種信號采集終端，其特點是:包括STM32F103處理器、信號采集接口、RS-485通訊接口和RS-232通訊接口 ；
信號采集接口連接到STM32F103處理器的I/O端口上；
RS-485通訊接口連接到STM32F103處理器的第二 UART上；
RS-232通訊接口連接到STM32F103處理器的第三UART上；
所述的信號采集接口由三個相同結構的采集模塊組成，對外提供INPUTO、INPUTUINPUT2的采集引腳，連接到STM32F103處理器的分別為INPUT0_CPU、INPUT1_CPU、INPUT2_CPU引腳；INPUT0_CPU連接到STM32F103處理器PB12的I/O管腳；INPUT1_CPU連接到STM32F103 處理器 PB13 的 I/O 管腳；INPUT2_CPU 連接到 STM32F103 處理器 PB14 的 I/O 管腳；
所述的采集模塊由光電耦合器件Al、比較器IC1A、指示燈LEDl及電阻Rl、R2、R3、R4、R5、R6組成；其中INPUTO連接到電阻Rl的一端，Rl的另一端連接至光電耦合器件Al的I管腳；Al的2管腳連接到COM ；電阻R2連接至Al的I管腳和2管腳之間；A1的3管腳連接到信號地，Al的4管腳通過電阻R3上拉至5V，并連接到比較器IClA的“ + ”輸入，IClA的輸入連接在比較電平V+，V+設定3.3V ；IC1A的輸出通過電阻R4上拉至3.3V，并連接電阻R5的一端，R5的另一端連接至INPUT0_CPU ;INPUT0_CPU和帶有限流電阻R6的LEDl連接，R6上拉至3.3V ；
所述的RS-485通訊接口由光電耦合模塊、RS-485收發器、RS-485總線抗干擾模塊和電源DC-DC組成；RS-485收發器為芯片SP485 ；
RS-485總線抗干擾模塊由總線保護元件175、電阻1?108、1?109、1?110、電容(:103、(:104、電感L1、L2組成；
芯片SP485的8管腳連接至V_485，5管腳連接至GND_485，芯片SP485的6管腳連接至電感LI的一端，LI另一端連接至A_485，芯片SP485的7管腳連接至電感L2，L2另一端連接至B_485 ；電阻R109連接至芯片SP485的6管腳和7管腳之間；電阻R108連接至芯片SP485的7管腳和V_485之間；電阻RllO連接至芯片SP485的6管腳和GND_485之間；電容C104的一端連接至芯片SP485的7管腳，C104的另一端連接至GND_485 ；電容C103的一端連接至芯片SP485的6管腳，C103的另一端連接至GND_485 ；TVS的I管腳連接至A_485，2管腳連接至B_485，3管腳連接至GND_485 ；
光電稱合模塊構成了隔離電路，由高速光電稱合器件AlOl、A102、普通光電稱合器件A103、電阻 R101、R102、R103、R104、R105、R106、R107、及電容 C101、C102 組成；
高速光電耦合器件AlOl的6管腳通過電阻RlOl上拉至3.3V，同時和RX_CPU連接；AlOl的2管腳通過電阻R105連接至V_485電壓；A101的3管腳連接至芯片SP485的I管腳；A101的VCC管腳連接至3.3V，AlOl的GND管腳連接至信號地；電容ClOl連接至3.3V和信號地中；
A102的2管腳通過電阻R104連接至3.3V ；A102的3管腳連接至TX_CPU ；A102的6管腳通過電阻R107上拉至V_485，同時連接到SP485的4管腳；A102的VCC管腳連接至V_485，A102的GND管腳連接至GND_485 ；電容ClOl連接至V_485和GND_485中；
A103的I管腳通過電阻R102連接至3.3V，A103的2管腳連接至TX_EN_CPU，電阻R103連接至A103的I管腳和2管腳之間；A103的4管腳連接至V_485，A103的3管腳通過電阻R106下拉至GND_485，同時連接至SP485的2管腳和3管腳之間；
STM32F103處理器的UART串口的RX_CPU、TX_CPU通過光電隔離電路連接芯片SP485的RO, DI引腳，控制信號TX_EN_CPU經過光電隔離電路去控制芯片SP485的DE和/RE引腳。
[0007]本發明還公開了一種試驗箱數據采集系統，其特點是，該系統使用若干個如以上技術方案所述的信號采集終端，每個信號采集終端與I個試驗箱對應連接，信號采集終端的信號采集接口和RS-232通訊接口連接到試驗箱上，RS-485通訊接口連接到RS-485網絡中，不同試驗箱采集到的信息通過RS-485網絡發送到中央控制室進行集中處理。
[0008]試驗箱上的信號經過INPUTO進入采集模塊；C0M為試驗箱上的公共地；當INPUTO為高電平時，指示燈LEDl點亮，此時光電耦合器件Al導通，比較器IClA的+端為低電平，比較器輸出為低電平，STM32F103處理器采集到的信號為低電平；當INPUTO為低電平時，指示燈LEDl熄滅，此時光電耦合器件Al不導通，比較器IClA的+端為高電平，比較器輸出為高電平，STM32F103處理器采集到的信號為高電平；
由STM32F103處理器輸出的TX_EN_CPU信號為“I”狀態，則芯片SP485的DE和/RE引腳為“I”狀態，發送器有效，接收器禁止，此時STM32F103處理器通過RS-485總線發送數據字節；
TX_EN_CPU信號為“O”狀態，則芯片SP485的DE和/RE引腳為“O”狀態，發送器禁止，接收器有效，此時STM32F103處理器接收來自RS-485總線的數據字節；電阻R106和光電耦合器件A103同時構成上電抑制電路，保證STM32F103處理器上電期間，電阻R106所連接的DE和/RE引腳處于“O”狀態，避免在一個RS-485網絡中同時有多個收發器工作在“發送”狀態，導致數據丟失、產生錯誤，使RS-485網絡癱瘓；
連接至A_485引腳的上拉電阻R108、連接至B_485引腳的下拉電阻RllO用于保證無連接的SP485芯片處于空閑狀態，提供網絡失效保護。
[0009]本發明通過數據采集接口、RS-232通訊接口連接到試驗箱設備中，利用上述兩個接口采集到試驗箱的運行數據，通過RS-485通訊接口把采集到的運行數據匯總到中央控制室，經過相應處理在大屏顯示器中顯示。
[0010]本發明通過RS-232接口既可采集試驗箱的試驗數據，又可發出中央控制室的控制指令。
[0011]本發明通過采集接口獲取開關信號量的數據，采集到高電平信號時，相應的LED燈點亮；采集到低電平信號時，相應的LED燈熄滅。
[0012]本發明設計的信號采集接口提供了對開關量信號的采集；本發明設計的RS-232接口提供了對試驗箱的運行狀態與運行方式進行采集和控制；本發明設計的RS-485的網絡通信模塊，和STM32F103處理器的第二 UART接口連接，提供了光電耦合隔離和上電抑制功能，實現了 RS-485網絡通信功能。
[0013]通過本發明設計的信號采集接口和RS-232接口采集試驗箱的運行狀態和試驗數據，通過RS-485網絡發送到中控室的大屏顯示上；通過RS-485網絡傳送的中控室的控制命令經過RS-232接口發送到試驗箱中，調整試驗箱的運行方式。
[0014]本發明的優點是提供一種網絡化的數據采集和遠程控制方式，通過本發明可把不同廠家的試驗箱進行設備聯網、集中顯示和控制，結合大屏幕顯示，對試驗箱關鍵運行指標進行預警和報警，將大大降低值班人員的工作強度，特別是針對一些不適合人員在現場的試驗箱環境更具有使用價值。
【專利附圖】
【附圖說明】
[0015]圖1為本發明信號采集終端的模塊圖；
圖2為本發明系統的系統結構框圖；
圖3為信號采集接口的連線圖；
圖4為RS-485通訊接口圖。
【具體實施方式】
[0016]以下參照附圖，進一步描述本發明的具體技術方案，以便于本領域的技術人員進一步地理解本發明，而不構成對其權利的限制。
[0017]實施例1，參照圖1、圖3-4，一種信號采集終端，包括STM32F103處理器、信號采集接口、RS-485通訊接口和RS-232通訊接口 ；
信號采集接口連接到STM32F103處理器的I/O端口上；
RS-485通訊接口連接到STM32F103處理器的第二 UART上；
RS-232通訊接口連接到STM32F103處理器的第三UART上； 所述的信號采集接口由三個相同結構的采集模塊組成，對外提供INPUTO、INPUTUINPUT2的采集引腳，連接到STM32F103處理器的分別為INPUTO_CPU、INPUT1_CPU、INPUT2_CPU引腳；INPUTO_CPU連接到STM32F103處理器PB12的I/O管腳；INPUT1_CPU連接到STM32F103 處理器 PB13 的 I/O 管腳；INPUT2_CPU 連接到 STM32F103 處理器 PB14 的 I/O 管腳；
所述的采集模塊由光電耦合器件Al、比較器IC1A、指示燈LEDl及電阻Rl、R2、R3、R4、R5、R6組成；其中INPUTO連接到電阻Rl的一端，Rl的另一端連接至光電耦合器件Al的I管腳；Al的2管腳連接到COM ；電阻R2連接至Al的I管腳和2管腳之間；A1的3管腳連接到信號地，Al的4管腳通過電阻R3上拉至5V，并連接到比較器IClA的“ + ”輸入，IClA的輸入連接在比較電平V+，V+設定3.3V ；IC1A的輸出通過電阻R4上拉至3.3V，并連接電阻R5的一端，R5的另一端連接至INPUT0_CPU ;INPUT0_CPU和帶有限流電阻R6的LEDl連接，R6上拉至3.3V ；
所述的RS-485通訊接口由光電耦合模塊、RS-485收發器、RS-485總線抗干擾模塊和電源DC-DC組成；RS-485收發器為芯片SP485 ；
RS-485總線抗干擾模塊由總線保護元件TVS、電阻R108、R109、R110、電容C103、C104、電感L1、L2組成；
芯片SP485的8管腳連接至V_485，5管腳連接至GND_485，芯片SP485的6管腳連接至電感LI的一端，LI另一端連接至A_485，芯片SP485的7管腳連接至電感L2，L2另一端連接至B_485 ；電阻R109連接至芯片SP485的6管腳和7管腳之間；電阻R108連接至芯片SP485的7管腳和V_485之間；電阻RllO連接至芯片SP485的6管腳和GND_485之間；電容C104的一端連接至芯片SP485的7管腳，C104的另一端連接至GND_485 ；電容C103的一端連接至芯片SP485的6管腳，C103的另一端連接至GND_485 ；TVS的I管腳連接至A_485，2管腳連接至B_485，3管腳連接至GND_485 ；
光電稱合模塊構成了隔離電路，由高速光電稱合器件A101、A102、普通光電稱合器件A103、電阻 R101、R102、R103、R104、R105、R106、R107、及電容 C101、C102 組成；
高速光電耦合器件AlOl的6管腳通過電阻RlOl上拉至3.3V，同時和RX_CPU連接；AlOl的2管腳通過電阻R105連接至V_485電壓；A101的3管腳連接至芯片SP485的I管腳；A101的VCC管腳連接至3.3V，AlOl的GND管腳連接至信號地；電容ClOl連接至3.3V和信號地中；
A102的2管腳通過電阻R104連接至3.3V ；A102的3管腳連接至TX_CPU ；A102的6管腳通過電阻R107上拉至V_485，同時連接到SP485的4管腳；A102的VCC管腳連接至V_485，A102的GND管腳連接至GND_485 ;電容ClOl連接至V_485和GND_485中；
A103的I管腳通過電阻R102連接至3.3V，A103的2管腳連接至TX_EN_CPU，電阻R103連接至A103的I管腳和2管腳之間；A103的4管腳連接至V_485，A103的3管腳通過電阻R106下拉至GND_485，同時連接至SP485的2管腳和3管腳之間；
STM32F103處理器的UART串口的RX_CPU、TX_CPU通過光電隔離電路連接芯片SP485的R0, DI引腳，控制信號TX_EN_CPU經過光電隔離電路去控制芯片SP485的DE和/RE引腳。
[0018]實施例2，參照圖2，一種試驗箱數據采集系統，該系統使用若干個如權利要求1所述的信號采集終端，每個信號采集終端與I個試驗箱對應連接，信號采集終端的信號采集接口和RS-232通訊接口連接到試驗箱上，RS-485通訊接口連接到RS-485網絡中，不同試驗箱采集到的信息通過RS-485網絡發送到中央控制室進行集中處理；
試驗箱上的信號經過INPUTO進入采集模塊；C0M為試驗箱上的公共地；當INPUTO為高電平時，指示燈LEDl點亮，此時光電耦合器件Al導通，比較器IClA的+端為低電平，比較器輸出為低電平，STM32F103處理器采集到的信號為低電平；當INPUTO為低電平時，指示燈LEDl熄滅，此時光電耦合器件Al不導通，比較器IClA的+端為高電平，比較器輸出為高電平，STM32F103處理器采集到的信號為高電平；
由STM32F103處理器輸出的TX_EN_CPU信號為“ I”狀態，則芯片SP485的DE和/RE引腳為“I”狀態，發送器有效，接收器禁止，此時STM32F103處理器通過RS-485總線發送數據字節；
TX_EN_CPU信號為“O”狀態，則芯片SP485的DE和/RE引腳為“O”狀態，發送器禁止，接收器有效，此時STM32F103處理器接收來自RS-485總線的數據字節；電阻R106和光電耦合器件A103同時構成上電抑制電路，保證STM32F103處理器上電期間，電阻R106所連接的DE和/RE引腳處于“O”狀態，避免在一個RS-485網絡中同時有多個收發器工作在“發送”狀態，導致數據丟失、產生錯誤，使RS-485網絡癱瘓；
連接至A_485引腳的上拉電阻R108、連接至B_485引腳的下拉電阻RllO用于保證無連接的SP485芯片處于空閑狀態，提供網絡失效保護。
【權利要求】
1.一種信號采集終端，其特征在于:包括STM32F103處理器、信號采集接口、RS-485通訊接口和RS-232通訊接口 ； 信號采集接口連接到STM32F103處理器的I/O端口上； RS-485通訊接口連接到STM32F103處理器的第二 UART上； RS-232通訊接口連接到STM32F103處理器的第三UART上； 所述的信號采集接口由三個相同結構的采集模塊組成，對外提供INPUTO、INPUTUINPUT2的采集引腳，連接到STM32F103處理器的分別為INPUTO_CPU、INPUT1_CPU、INPUT2_CPU引腳；INPUTO_CPU連接到STM32F103處理器PB12的I/O管腳；INPUT1_CPU連接到STM32F103 處理器 PB13 的 I/O 管腳；INPUT2_CPU 連接到 STM32F103 處理器 PB14 的 I/O 管腳； 所述的采集模塊由光電耦合器件Al、比較器IC1A、指示燈LEDl及電阻Rl、R2、R3、R4、R5、R6組成；其中INPUTO連接到電阻Rl的一端，Rl的另一端連接至光電耦合器件Al的I管腳；Al的2管腳連接到COM ；電阻R2連接至Al的I管腳和2管腳之間；A1的3管腳連接到信號地，Al的4管腳通過電阻R3上拉至5V，并連接到比較器IClA的“ + ”輸入，IClA的輸入連接在比較電平V+，V+設定3.3V ；IC1A的輸出通過電阻R4上拉至3.3V，并連接電阻R5的一端，R5的另一端連接至INPUT0_CPU ；INPUT0_CPU和帶有限流電阻R6的LEDl連接，R6上拉至3.3V ； 所述的RS-485通訊接口由光電耦合模塊、RS-485收發器、RS-485總線抗干擾模塊和電源DC-DC組成；RS-485收發器為芯片SP485 ； RS-485總線抗干擾模塊由 總線保護元件TVS、電阻R108、R109、R110、電容C103、C104、電感L1、L2組成； 芯片SP485的8管腳連接至V_485，5管腳連接至GND_485，芯片SP485的6管腳連接至電感LI的一端，LI另一端連接至A_485，芯片SP485的7管腳連接至電感L2，L2另一端連接至B_485 ；電阻R109連接至芯片SP485的6管腳和7管腳之間；電阻R108連接至芯片SP485的7管腳和V_485之間；電阻RllO連接至芯片SP485的6管腳和GND_485之間；電容C104的一端連接至芯片SP485的7管腳，C104的另一端連接至GND_485 ；電容C103的一端連接至芯片SP485的6管腳，C103的另一端連接至GND_485 ；TVS的I管腳連接至A_485，2管腳連接至B_485，3管腳連接至GND_485 ； 光電稱合模塊構成了隔離電路，由高速光電稱合器件A101、A102、普通光電稱合器件A103、電阻 R101、R102、R103、R104、R105、R106、R107、及電容 C101、C102 組成； 高速光電耦合器件AlOl的6管腳通過電阻RlOl上拉至3.3V，同時和RX_CPU連接；AlOl的2管腳通過電阻R105連接至V_485電壓；A101的3管腳連接至芯片SP485的I管腳；A101的VCC管腳連接至3.3V，AlOl的GND管腳連接至信號地；電容ClOl連接至3.3V和信號地中； A102的2管腳通過電阻R104連接至3.3V ；A102的3管腳連接至TX_CPU ；A102的6管腳通過電阻R107上拉至V_485，同時連接到SP485的4管腳；A102的VCC管腳連接至V_485，A102的GND管腳連接至GND_485 ；電容ClOl連接至V_485和GND_485中； A103的I管腳通過電阻R102連接至3.3V，A103的2管腳連接至TX_EN_CPU，電阻R103連接至A103的I管腳和2管腳之間；A103的4管腳連接至V_485，A103的3管腳通過電阻R106下拉至GND_485，同時連接至SP485的2管腳和3管腳之間； STM32F103處理器的UART串口的RX_CPU、TX_CPU通過光電隔離電路連接芯片SP485的RO, DI引腳，控制信號TX_EN_CPU經過光電隔離電路去控制芯片SP485的DE和/RE引腳。
2.—種試驗箱數據采集系統，其特征在于，該系統使用若干個如權利要求1所述的信號采集終端，每個信號采集終端與I個試驗箱對應連接，信號采集終端的信號采集接口和RS-232通訊接口連接到試驗箱上，RS-485通訊接口連接到RS-485網絡中，不同試驗箱采集到的信息通過RS-485網絡發送到中央控制室進行集中處理； 試驗箱上的信號經過INPUTO進入采集模塊；C0M為試驗箱上的公共地；當INPUTO為高電平時，指示燈LEDl點亮，此時光電耦合器件Al導通，比較器IClA的+端為低電平，比較器輸出為低電平，STM32F103處理器采集到的信號為低電平；當INPUTO為低電平時，指示燈LEDl熄滅，此時光電耦合器件Al不導通，比較器IClA的+端為高電平，比較器輸出為高電平，STM32F103處理器采集到的信號為高電平； 由STM32F103處理器輸出的TX_EN_CPU信號為“I”狀態，則芯片SP485的DE和/RE引腳為“I”狀態，發送器有效，接收器禁止，此時STM32F103處理器通過RS-485總線發送數據字節； TX_EN_CPU信號為“O”狀態，則芯片SP485的DE和/RE引腳為“O”狀態，發送器禁止，接收器有效，此時STM32F103處理器接收來自RS-485總線的數據字節；電阻R106和光電耦合器件A103同時構成上電抑制電路，保證STM32F103處理器上電期間，電阻R106所連接的DE和/RE引腳處于“O”狀態，避免在一個RS-485網絡中同時有多個收發器工作在“發送”狀態，導致數據丟失、產生錯誤，使RS-485網絡癱瘓； 連接至A_485引腳的上拉電阻R108、連接至B_485引腳的下拉電阻RllO用于保證無連接的SP485芯片處于空閑狀態，提供網絡失效保護。
【文檔編號】G08C19/30GK103489302SQ201310475519
【公開日】2014年1月1日 申請日期:2013年10月13日 優先權日:2013年10月13日
【發明者】吳茂傳, 胡昌平, 朱建培, 劉燁, 楊光年, 張海瑞, 田亞麗, 陳端迎, 張桂平, 于帥, 匡海松 申請人:連云港杰瑞深軟科技有限公司