專利名稱：寬窄帶一體化抄表集中器的制作方法
技術領域：
寬窄帶一體化抄表集中器
技術領域：
本實用新型涉及一種抄表集中器，尤其是指一種基于寬、窄帶電力線載波通信一 體化的抄表集中器。
背景技術：
常用抄表集中器中，主信道(上行)一般采用公用電話網(PSTN)，集中器與采集器 之間(下行)采用屏蔽雙絞線(485總線)或寬帶電力線通信。當在電能表為非集中式安裝的老式小區進行用電信息采集的時候，不太可能采用 集中器-采集器-電能表的方式對電能表進行抄收管理，而是直接采用集中器-電能表的 方式。下行通信方式可以采用RS485，然而這種方式就不可避免的需要鋪設一條RS485總 線，這可以給實際應用中帶來很困難，同時也增加建設成本。同時，RS485有以下缺點1.施 工布線工作量大，網線易受人為破壞；2.線路損壞后，故障點不易查找。3.易受雷擊和過電 壓的影響。
發明內容本實用新型的目的在于克服了上述缺陷，提供一種功能更齊全、可充分利用電力 線進行通信傳輸的抄表集中器。為解決上述技術問題，本實用新型包括主控部分、寬帶電力線載波通信模塊、窄 帶電力線載波通信模塊、抄表RS485接口、紅外接口、調試用USB接口、上行UART接口和本 地RS232接口等，寬帶電力線載波通信模塊通過下行Ethernet與主控部分連接，窄帶電力 線通信載波通信模塊通過下行通信模塊UART接口與主控部分連接。以下對本實用新型作進一步說明主控部分由主控CPU中央控制器和一塊FPGA現 場可編程門陣列組成，根據系統的要求，除CPU中央控制器自身提供的已有接口外，還需要 擴展個以上的串口，及個以上的GPIO用來實現LCM接口、SPI接口、按鍵和其它輸入\輸出 IO接口，通過LPC接口外掛一片FPGA現場可編程門陣列的方案來進行接口擴展；上述結構中，寬帶/窄帶電力線載波通信模塊都包括耦合電路、濾波電路、可編程 放大器、電力線載波通信CPU中央控制器，其中電力線載波通信CPU中央控制器通過可編程 放大器與濾波電路和耦合電路相連后耦合至電力線，寬帶通信與窄帶通信能在電力線上共 存在于它們所使用的頻帶不同；上述結構中，所述的濾波電路為帶通濾波器，對于寬帶電力線載波通信而言，截止 頻率為1-34MHZ ；對于窄帶電力線載波通信而言，截止頻率為10K-500KHZ。本實用新型其改進之處在于能夠針對電能表集中式安裝的采用集中器-采集 器-電能表的方式對其進行抄收管理；同時可針對電能表非集中式安裝的直接采用集中 器-電能表(載波表，采用窄帶電力線通信)的方式對其進行抄收管理。相比于常見的抄 表集中器，本實用新型的有益效果在于它充分利用了建筑結構上原有的電力線纜，并且能 夠同時對集中式安裝或非集中式安裝的電能表進行抄收管理。采用該設備后，使抄表系統的復雜性降低，通用性提高。以下結合附圖及實施例對本實用新型做進一步的說明；
圖1為本實用新型的結構原理框圖；圖2為本實用新型設備原理框圖；圖3為本實用新型主控部分的CPU中央控制器部分及其接口示意圖；圖4為本實用新型主控部分的FPGA現場可編程門陣列部分及其接口示意圖；圖5為本實用新型主控部分CPU中央控制器的MIIO轉下行Ethernet接口示意 圖；圖6為本實用新型主控部分CPU中央控制器的MIIl轉上行Ethernet接口示意 圖；圖7為本實用新型主控部分FPGA現場可編程門陣列擴展的IXD屏接口示意圖；圖8為本實用新型抄表/維護RS485接口示意圖；圖9為本實用新型LED指示燈、按鍵電路示意圖；圖10為本實用新型紅外接口、本地RS232接口和上行UART接口電路示意圖圖11為本實用新型寬帶電力線通信CPU中央控制器及MII轉Ethernet接口示意 圖；圖12為本實用新型寬帶電力線通信的模擬前端、接收與發送電路示意圖；圖13為本實用新型寬帶電力線通信的接收/發送切換電路示意圖；圖14為本實用新型窄帶電力線載波通信的模擬前端芯片U4、發送端濾波電路U2 和線性驅動電路Ul示意圖；圖15為本實用新型窄帶電力線載波通信CPU中央控制器示意圖；圖16為本實用新型窄帶電力線通信接收濾波網絡示意圖；圖17為本實用新型窄帶電力線通信耦合器電路示意圖。
具體實施方式如圖1所示，集中器包括主控部分1、寬帶電力線載波通信模塊6、窄帶電力線載 波通信模塊2、抄表RS485接口 73、紅外接口 72、調試用USB接口 32、上行UART接口 33和 本地RS232接口 43等，寬帶電力線載波通信模塊6通過下行Ethernet42與主控部分1連 接，窄帶電力線通信載波通信模塊2通過下行通信模塊UART接口 41與主控部分1連接。主 控部分1由主控CPU中央控制器11和一塊FPGA現場可編程門陣列12組成，根據系統的要 求，除CPU中央控制器11自身提供的已有接口外，還需要擴展5個以上的串口，及40個以 上的GPIO用來實現LCM接口、SPI接口、按鍵71和其它輸入\輸出IO接口，通過LPC接口 外掛一片FPGA現場可編程門陣列的方案來進行接口擴展。如圖2所示，寬帶/窄帶電力線載波通信模塊都包括耦合電路26、濾波電路23、可 編程放大器22、電力線載波通信CPU中央控制器21。其中電力線載波通信CPU中央控制器 21通過可編程放大器22與濾波電路23和耦合電路26相連后耦合至電力線，寬帶通信與窄 帶通信能在電力線上共存在于它們所使用的頻帶不同，濾波電路23為帶通濾波器，對于寬
4帶電力線載波通信而言，截止頻率為1-34MHZ，對于窄帶電力線載波通信而言，截止頻率為 10K-500KHz。參見圖3至圖17為本實用新型具體實施例所涉及的電路原理圖。圖3所示為抄表集中器主板主控部分的CPU中央控制器Ul及其引出的各類接口 示意圖。其中MII0、MII1接口分別連接上行ETHERNET和下行ETHERNET，LPC接口連接FPGA 現場可編程門陣列，LED接口連接LED燈。圖4所示為抄表集中器主板主控部分的擴展FPGA現場可編程門陣列U30及其引 出的各類接口示意圖。FPGA現場可編程門陣列通過LPC總線與CPU中央控制器進行連接，接 口時鐘取自CPU中央控制器的PCICLK = 33MHz，接口復位信號為CPU中央控制器的PCIRST。 具體引腳連接為CPU中央控制器的18，19，20，22，23，24，25，153，159分別連接FPGA現場可 編程門陣列的 98，94，93，90，80，84，86，85，89。圖5所示為MIIO轉下行Ethernet接口示意圖。CPU中央控制器Ul的MIIO接口 引腳 123，124，125，126，129，130，131，132，127，128，122，134，135，136，137 分別與 U9 芯片 的 21，20，19，18,6,5,4,3,16，7，22，2，1,26,25 連接。31，30 為 Ethernet 差分輸入，34，33
為Ethernet差分輸出。圖6所示為MIIl轉上行Ethernet接口示意圖。CPU中央控制器Ul的MIIl接口 引腳 140，141，142，143，146，147，148，149，144，145，139，150，151，136，137 分別與 U2 芯片 的 21，20，19，18,6,5,4,3,16，7，22，2，1，26，25 連接。31，30 為 Ethernet 差分輸入，34，33
為Ethernet差分輸出。圖7所示為FPGA現場可編程門陣列U30與IXD之間的LCM接口示意圖。FPGA現 場可編程門陣列的 56、57、73、72、71、70、65、64、62、61、60、59、78、83、77 連接 LCD 的 19、17、 7、8、9、10、11、12、13、14、15、16、2、1、6。圖8所示，抄表RS485與級聯RS485接口示意圖。見圖4，從FPGA現場可編程門陣 列(U30)出來的RS485_1(10、15)和RS485_2 (16、21)是TTL電平的UART接口，因此要通過 圖8進行接口轉換。圖9為LED指示燈、按鍵電路示意圖，連接方式如圖所示。ETH接口連接圖3中CPU 中央控制器的ETH接口，KEY接口連接圖4中FPGA現場可編程門陣列的KEY接口。圖10為紅外接口、本地RS232接口和上行UART接口電路示意圖。引腳連接為CPU 中央控制器的120，121引腳分別連接U29芯片的12，11。U29的13，14為RS232電平的接 收與發送端，具體連接方式如圖所示。圖11為寬帶電力線通信CPU中央控制器(UDl)部分引腳及MII接口轉Ethernet 接口示意圖。CPU中央控制器UDl芯片發送端引腳F1，G1通過發送濾波網絡與寬帶模擬前 端芯片UA4(見圖12)的引腳6，5連接；芯片接收端引腳A3，A1通過接收濾波網絡與模擬前 端芯片引腳10，9連接。圖12所示，該圖包括了寬帶模擬前端芯片UA4和發送端驅動放大電路(寬帶)。 UA4的1、2引腳為差分發送，通過發送端驅動放大電路(寬帶)與圖13的發送/接收切換 電路連接，再通過信號耦合器耦合到電力線發送出去；從電力線傳輸進來的信號經過濾波 網絡引入到UA4的27、28引腳。圖13為寬帶電力線通信的發送/接收切換電路，連接方式如圖所示。圖中的TX、RX連接圖12的UA4芯片的30、29引腳，用于控制信號發送/接收。圖14為窄帶電力線載波通信的模擬前端芯片U4、發送端濾波電路和線性驅動電 路。該模擬前端芯片的3、4、5、6、7分別與圖15窄帶電力線載波通信CPU中央控制器U3的 51、52、55、61、60 相連接。圖15為窄帶電力線載波通信CPU中央控制器示意圖。窄帶電力線載波通信CPU 中央控制器與窄帶電力線載波通信的模擬前端芯片U4連接，具體連接如圖14說明圖16為(窄帶)接收濾波網絡。從信號耦合器出來的信號引入接收濾波網絡，再 經過濾波后進行窄帶電力線載波通信的模擬前端芯片U4。圖17為信號耦合電路示意圖，連接方式見圖所示。D1_0UT_B和D2_0UT_B連接圖 15 的 D1_0UT_B 禾口 D2_0UT_B。
權利要求寬窄帶一體化抄表集中器，其特征在于它主要包括主控部分(1)、寬帶電力線載波通信模塊(6)、窄帶電力線載波通信模塊(2)、抄表RS485接口(73)、紅外接口(72)、調試用USB接口(32)、上行UART接口(33)和本地RS232接口(43)；寬帶電力線載波通信模塊(6)通過下行Ethernet(42)與主控部分(1)連接，窄帶電力線通信載波通信模塊(2)通過下行通信模塊UART接口(41)與主控部分(1)連接。
2.根據權利要求1所述的寬窄帶一體化抄表集中器，其特征在于主控部分(1)由主 控CPU中央控制器(11)和一塊FPGA現場可編程門陣列(12)組成，還包括5個以上的串 口，及40個以上的GPI0，主控CPU中央控制器(11)通過LPC接口外掛一片FPGA現場可編 程門陣列的方案來進行接口擴展。
3.根據權利要求1所述的寬窄帶一體化抄表集中器，其特征在于所述寬帶/窄帶電 力線載波通信模塊都包括耦合電路(26)、濾波電路(23)、可編程放大器(22)、電力線載波 通信CPU中央控制器(21)，其中電力線載波通信CPU中央控制器(21)通過可編程放大器(22)與濾波電路(23)和耦合電路(26)相連后耦合至電力線(27)，寬帶通信與窄帶通信能 在電力線上共存在于它們所使用的頻帶不同。
4.根據權利要求3所述的寬窄帶一體化抄表集中器，其特征在于所述的濾波電路(23)為帶通濾波器，對于寬帶電力線載波通信而言，截止頻率為1-34MHZ，對于窄帶電力線 載波通信而言，截止頻率為10K-500KHZ。
專利摘要本實用新型涉及一種寬窄帶一體化抄表集中器，包括主控部分、寬帶電力線載波通信模塊、窄帶電力線載波通信模塊、抄表RS485接口、紅外接口、調試用USB接口、上行UART接口和本地RS232接口等，寬帶電力線載波通信模塊通過下行Ethernet與主控部分連接，窄帶電力線通信載波通信模塊通過下行通信模塊UART接口與主控部分連接。相比于常見的抄表集中器，本實用新型的有益效果在于它充分利用了建筑結構上原有的電力線纜，并且能夠同時對集中式安裝或非集中式安裝的電能表進行抄收管理。采用該設備后，使抄表系統的復雜性降低，通用性提高。
文檔編號G08C19/00GK201662886SQ20092035128
公開日2010年12月1日 申請日期2009年12月29日 優先權日2009年12月29日
發明者劉棟煉 申請人:深圳市國電科技通信有限公司