專利名稱：從單線接口給目標裝置供電的制作方法
技術領域：
本發明涉及單線接口。
背景技術：
當復雜總線結構無效時，單線接口可在裝置之間進行通信。復雜總線有效性的缺 乏可由于成本或系統限制，例如用于鋪設總線的可用區域，就像車輛中的情形。
圖1A是現有技術單線接口系統的邏輯圖。 圖IB是對應于圖1A的波形圖。 圖2A是實例性單線接口系統的邏輯圖。 圖2B是對應于圖2A的波形圖。
具體實施例方式
單條線總線能夠提供信令以在總線元件之間實施雙向協議且給目標裝置供電。 參照圖1A，在現有技術單線接口系統100中，單線接口 105將主裝置110耦合 到目標裝置115。主裝置110耦合到外部電源VDD120及接地，且經由線125耦合到 單線接口 105。主裝置110可通過驅動線125將信號(例如，數據)傳輸到單線接口 105上。
目標裝置115耦合到接地且經由線130從單線接口 105接收其電力與信號兩者。 在目標裝置115內，二極管135在線130與接地之間與電容器140串聯耦合。二極管 135與電容器140之間的電壓Veap下的串聯連接點150耦合到目標裝置功能件145的 電力輸入。通常，裝置功能件是打算作為耦合到單線接口 105的目標控制的任何類型的裝置。目標裝置功能件145可通過使用存儲在電容器140中的電力驅動線130經由 單線接口 105來將信號(例如，數據)發送回主裝置IIO。
參照圖1B，在單線協議的非傳送周期期間，單線接口信號VBus維持在所規定的 邏輯電平。舉例來說，主裝置IIO可從外部電源120向單線接口 105提供全電壓電平。 此允許耦合到單線接口 105的目標裝置115的電容器140存儲電荷以給目標裝置115 供電。
在單線協議的傳送序列期間，第一目標事務170a以第一目標事務開始時間165 開始。第一電容器放電周期175a以第一目標事務開始時間165開始且在經過目標115 完成關于所述目標事務的邏輯處理操作所必需的時間量的第一目標事務170a之后結 束。因此，第一電容器放電周期175a在長度上等于或大于第一目標事務170a。
在第一電容器放電周期175a之后，第一電容器再充電周期195a在第一總線釋放 時間180a開始。第一總線釋放時間180a由主裝置110確定且在第一 目標事務170a的 結束之后的足夠長的時間之后執行，使得與單線接口 105上的事務相關的所有處理由 目標裝置115結束。在第一電容器放電周期175a的結束之后等待第一總線釋放時間 180a的時間周期的充足性由所屬領域的技術人員在單線協議的促進期間考慮目標115 及主裝置110的書面實施方案而確定。舉例來說，在實施這些總線元件時的邏輯設計 期間或之后執行計時分析。
充電周期的充足性一般來說由恢復電容器140上已在最長的電容器放電周期中耗 盡的所有電荷所需要的最長時間周期確定。舉例來說，傳送序列中的第二目標事務 170b類似于上述第一目標事務170a。然而，第二目標事務170b的持續時間可不同于 第一目標事務170a的持續時間。第二電容器放電周期175b的持續時間同樣將根據第 二目標事務170b的持續時間變化。因此，可需要不同于第一電容器再充電周期195a 的第二電容器再充電周期195b來完全補充電容器140上的電荷。
即使在需要最長的時間周期對電容器140進行再充電的情況下，仍存在顯著缺點， 在于所實現的再充電電壓電平處于低于在單線接口 105上所提供的電源電壓190的一 個二極管正向偏壓電壓降185。在低電壓系統中，此電壓降185的量可意味著剩余用 來給目標裝置功能件供電的可用電壓電平對于這些功能的恰當操作或對于必需的持續 時間可不充足。
在非傳送周期期間選擇性地從單線接口 105向電容器140提供全電源電壓電平 190的方式提供于本發明的一些實施例中。參照圖2A，在單線接口系統200的一些實 施例中，單線接口 205將主裝置210 (例如，微控制器)耦合到目標裝置215。單線接 口 205或稱作單線數據總線(single-wire data bus)、單線數據總線(one-wire data bus)、 統一總線或單線接口。單條線由附接到單線接口 205的裝置共同共享。單線接口 205 實施單線協議，跨越一條線的總線級事務通過所述單線協議傳送控制目標裝置215中 的目標裝置功能電路245并給其供電兩者所需的信令。
在一些實施例中，單線接口 205將系統的主裝置及目標裝置連接在一起以執行所需的功能。在一般系統上下文中，主裝置210 (例如，微控制器)或可稱作傳輸器或
起始器控制器，而目標裝置215或可稱作接收器、從裝置或目標控制器。
主裝置210耦合到外部電源VDD 220及接地，且還經由線225耦合以驅動單線接 口 205。主裝置210可通過驅動線225將信號(例如，數據)傳輸到單線接口 205上。 5標裝置215耦合到接地且經由線230從單線接口 205接收其電力與信號兩者。在目 標裝置215內，第一類型的晶體管235 (在一些實施例中為PMOS晶體管)在線230 與接地之間與電容器240串聯耦合。晶體管235與電容器240之間的電壓Vcap下的串 聯連接點250耦合到目標裝置功能或處理電路245的電力輸入。
包含反相器的控制裝置由第一類型的另一晶體管262 (在一些實施例中為PMOS 晶體管)及第二類型的晶體管266 (在一些實施例中為NMOS晶體管)組成，其中柵 極共同作為反相器輸入260耦合到線230。晶體管262的源極/漏極264可由在連接點 250處供應的電壓VcAp供電。反相器的控制輸入信號270耦合到晶體管235的柵極。
在一些實施例中，晶體管235實施(舉例來說)為p型金屬氧化物半導體場效晶 體管(PMOSFET)。或者，在一些實施例中，晶體管235可實施為PMOS耗盡型場 效晶體管，其中互補控制信號如本實例性實施例中所描述，或實施為任何一般雙極或 場效晶體管，其能夠被供以能夠偏置裝置以提供全電源電壓電平的電壓。
參照圖2B，主裝置210及目標裝置215通過單線接口 205上的信令在單線協議 中從事雙向傳送。傳送分別由主裝置210及至少一個目標裝置215起始及響應。
在根據單線協議的非傳送周期期間，單線接口信號VBus處于電源電壓電平290， 耦合到外部電源220的主裝置210可向單線接口 205提供電源電壓電平VDD。主裝置 210可在內部維持計時及順序邏輯狀態信息(未顯示)，以便可確定維持電源電壓電 平290的非傳送周期。
在單線協議傳送序列期間，第一目標事務間隔270a以第一目標事務開始時間265a 開始。處理電路或目標裝置功能電路245對其經由線230從單線接口 205接收的數據 信號進行處理，當其操作時消耗來自電荷存儲裝置240的電力。第一電容器放電周期 275a在第一目標事務在間隔270a期間的執行之后結束。在第一電容器放電周期間隔 275a期間的第一目標事務間隔270a之后的時間量是在目標裝置215中完成邏輯處理 操作所必需的時間量。因此，第一電容器放電周期275a在長度上等于或大于第一目標 事務間隔270a。
在第一 電容器放電周期275a之后，第一電容器再充電周期295a在第一總線釋放 時間280a開始。第一總線釋放時間280a由主裝置210確定且在第一 目標事務邏輯處 理間隔270a的結束之后的充足長的時間之后執行，使得與單線接口 205上的事務相關 的所有處理由目標裝置215結束。在第一電容器放電周期275a的結束之后等待第一總 線釋放時間280a的時間周期的充足性由所屬領域的技術人員在單線協議的促進期間 考慮目標裝置215及主裝置210的書面實施方案而確定。舉例來說，在實施這些總線 元件時的邏輯設計期間或之后執行計時分析。電源電壓電平290作為單線接口電壓VBUS通過單線接口 205提供到目標裝置215 且提供到PMOS晶體管235的源極/漏極端子。電容器電壓V^p提供到目標裝置215 內的目標裝置功能電路245，且也提供到PMOS晶體管262的源極/漏極。
第一電容器再充電周期295a足夠長以允許電容器電壓VCAP獲得等于電源電壓電 平290的最大電平285。第一電容器再充電周期295a由在其控制輸出270上提供被施 加到PMOS晶體管235的柵極的低邏輯電平VCNTL (參見圖2B中的300a處)的反相 器(晶體管262及264)促進。此允許單線接口 205上的電源電壓VDD經由目標裝置 215的線230給電容器240充電。只要單線接口信號VBUS為高便提供PMOS控制信號 V，L上的低邏輯電平300a，其應至少持續足夠長的時間周期以向電容器240提供電 荷用于第一電容器再充電周期295a的全持續時間。
PMOS晶體管235具有跨導特性，使得PMOS控制信號Vo^L上的低電平邏輯信 號允許將電容器240充電到電源電壓電平290。由于主裝置210能夠向單線接口 205 供應外部電源電壓VDD220，因此電容器240完全充電到電源電壓電平(參見圖2B中 的285處)，而不會因PMOS晶體管235產生實質裝置電壓降。
只要單線接口 205維持在電源電壓電平，那么在第一充電周期295a期間PMOS 控制信號VCNTL由控制裝置保持為低邏輯電平300a，所述控制裝置由晶體管262及266 的反相器組成。V(^TL保持為低邏輯電平300a建立充電周期，在此充電周期期間PMOS 晶體管235接通，從而允許給電容器240充電。充電周期持續時間的充足性由滿足電 荷存儲裝置(舉例來說，電容器240)的完全充電需要所必需的時間長度確定，使得 電容器電壓VcAp獲得全電源電壓電平290 (如在285處所見)。主裝置210可在必需 的充電周期295a流逝之前避免在單線接口 205上放置事務。充電周期的充足性一般來 說由之前電容器放電周期275a的長度確定。
傳送序列中的第二目標事務270b (在第一電容器再充電周期295a的結束之后的 任何時間)類似于上述第一目標事務270a。然而，第二目標事務270b的持續時間可 不同于(例卻，長于)第一目標事務270a的持續時間。第二電容器放電周期275b的 持續時間將根據第二目標事務270b的持續時間變化。需要第二電容器再充電周期295b 來在電容器240上提供全電源電壓電平285。第二電容器再充電周期295b在持續時間 上可長于第一電容器再充電周期295a以便在電容器240上提供全電源電壓電平285。 此外，電容器240的此再充電由PMOS控制信號VcNTL上的低邏輯電平300b促進，從 而允許PMOS晶體管235只要單線接口信號VBus是邏輯高信號便接通。
鰱
單線接口系統的實例性實施例包含一種系統，所述系統包含單線接口總線，其 提供耦合到所述單線接口總線的多個元件之間的信號及電力的電傳送；主裝置，其耦 合到所述單線接口總線，所述主裝置適于在其上傳送信號且還在所述單線接口的非傳 送時間周期期間在所述單線接口上提供電源電壓電平；及至少一個目標裝置，其耦合到所述單線接口，每一目標裝置進一步包含處理電路，其具有單個輸入端口以耦合 到在電源電壓電平下提供信號及電力兩者的電傳送的單線接口 ，所述電路還具有電力 輸入端口；充電晶體管，其在第一源極/漏極端子處耦合到所述單線接口，所述晶體管 還具有第二源極/漏極端子及柵極；電荷存儲裝置，其在連接點處耦合到所述晶體管的 第二源極/漏極端子且在所述連接點處耦合到所述處理電路的所述電力輸入端口 ；及控 制裝置，其具有耦合到所述單線接口的輸入、耦合到所述晶體管的柵極的控制輸出， 且由所述連接點處的所述電荷存儲裝置供電，使得所述晶體管在所述單線接口的電壓 處于電源電壓電平時給所述存儲裝置充電。
或者，所屬領域的技術人員可設計實例性單線接口系統200，其中所有電容器再 充電周期295a、 295b等在持續時間上相等，只要持續時間足夠長以適應在所述接口系 統中所預期的任何電容器放電周期。通過根據上述內容的以上實踐，所屬領域的技術 人員可計及最大目標事務持續時間及對應的電容器放電周期且可配置將針對目標裝置 215提供的等于或長于所述最大目標事務持續時間的充電周期。
9
權利要求
1、一種設備，其包含處理電路，其具有單個輸入端口以耦合到在電源電壓電平下提供信號及電力兩者的電傳送的單線接口。所述電路還具有電力輸入端口；充電晶體管，其在第一源極/漏極端子處耦合到所述單線接口，所述晶體管還具有第二源極/漏極端子及柵極；電荷存儲裝置，其在連接點處耦合到所述晶體管的所述第二源極/漏極端子且在所述連接點處耦合到所述處理電路的所述電力輸入端口；及控制裝置，其具有耦合到所述單線接口的輸入、耦合到所述晶體管的所述柵極的控制輸出，且由所述連接點處的所述電荷存儲裝置供電，使得所述晶體管在所述單線接口的電壓處于電源電壓電平時給所述存儲裝置充電。
2、 根據權利要求1所述的設備，其中電源電壓電平在所述單線接口上的信號傳 送間隔完成之后經由所述單線接口提供。
3、 根據權利要求1所述的設備，其中所述控制裝置是反相器，其包含串聯耦合 的與所述充電晶體管相同類型的另一晶體管及第二類型的晶體管，其中柵極共同形成 所述控制裝置的所述輸入，所述另一晶體管的源極/漏極端子及所述第二類型的所述晶 體管的源極漏極端子形成所述控制裝置的所述控制輸出，且所述充電晶體管的第二源 極/漏極端子在所述連接點處耦合到所述電荷存儲裝置。
4、 根據權利要求1所述的設備，其中所述電荷存儲裝置是電容器。
5、 一種系統，其包含單線接口總線，其提供耦合到所述單線接口總線的多個元件之間的信號及電力的 電傳送；主裝置，其耦合到所述單線接口總線，所述主裝置適于在其上傳送信號且還在所 述單線接口的非傳送時間周期期間在所述單線接口上提供電源電壓電平；及 至少一個目標裝置，其耦合到所述單線接口，每一目標裝置進一步包含處理電路，其具有單個輸入端口以耦合到在電源電壓電平下提供信號及電力兩者的電傳送的單線接口，所述電路還具有電力輸入端口；充電晶體管，其在第一源極/漏極端子處耦合到所述單線接口，所述晶體管還 具有第二源極/漏極端子及柵極；電荷存儲裝置，其在連接點處耦合到所述晶體管的所述第二源極/漏極端子且 在所述連接點處耦合到所述處理電路的所述電力輸入端口；及控制裝置，其具有耦合到所述單線接口的輸入、耦合到所述晶體管的所述柵 極的控制輸出，且由所述連接點處的所述電荷存儲裝置供電，使得所述晶體管在 所述單線接口的電壓處于電源電壓電平時給所述存儲裝置充電。
6、 根據權利要求5所述的系統，其中所述主裝置及所述目標裝置經配置以使所 述單線接口上的信號傳送在所述電荷存儲裝置的充電周期期間暫停，所述充電周期足 以允許所述充電晶體管向所述電荷存儲裝置提供電源電壓電平。
7、 根據權利要求5或6所述的系統，其中所述電荷存儲裝置是電容器。
8、 根據權利要求5或6所述的系統，其中所述控制裝置是反相器，其包含串聯 耦合的第二 PMOS晶體管及NMOS晶體管，其中柵極共同形成所述控制裝置的所述 輸入,所述第二 PMOS晶體管的漏極形成所述控制裝置的所述控制輸出，且所述PMOS 晶體管的源極在所述連接點處耦合到所述電荷存儲裝置。
9、 一種單線接口接收器裝置，其包含信號線，其能夠被耦合到單線接口，所述單線接口能夠提供耦合到所述單線接口的多個裝置之間的信號及電力兩者的電傳送；裝置功能件，其具有耦合到所述信號線的信號端口且具有電力輸入端口； PMOS晶體管，其在源極處耦合到所述信號線，所述PMOS晶體管還具有漏極及控制柵極；電荷存儲裝置，其在連接點處耦合到所述PMOS晶體管的所述漏極且在所述連接 點處耦合到所述裝置功能件的所述電力輸入端口；及控制裝置，其具有耦合到所述信號線的輸入、耦合到所述PMOS晶體管的所述柵 極的控制輸出，且由所述連接點處的所述電荷存儲裝置供電，使得所述PMOS晶體管 每當所述單線接口處于電源電壓電平時活動以給所述存儲裝置充電。
10、 根據權利要求9所述的單線接口接收器，其中電源電壓電平在所述單線接口 上的所有傳送暫停之后經由所述單線接口提供。
11、 根據權利要求9所述的單線接口接收器，其中所述控制裝置是反相器，其包 含串聯耦合的第二 PMOS晶體管及NMOS晶體管，其中柵極共同形成所述控制裝置 的所述輸入，所述第二PMOS晶體管的漏極形成所述控制裝置的所述控制輸出，且所 述PMOS晶體管的源極在所述連接點處耦合到所述電荷存儲裝置。
12、 根據權利要求9所述的單線接口接收器，其中所述電荷存儲裝置是電容器。
13、 一種單線接口系統，其包含單線接口 ，其能夠提供耦合到所述單線接口的多個元件之間的信號及電力的電傳送；主裝置，其耦合到電源端子且耦合到所述單線接口，所述主裝置適于驅動所述單 線接口以在其上傳送信號且在所述單線接口的非傳送時間周期期間維持所述單線接口 上的電源電壓電平；及至少一個目標裝置，其經由信號線耦合到所述單線接口，每一目標裝置進一步包 含(1)裝置功能件，其具有耦合到所述信號線的信號端口及電力輸入端口； (2) PMOS晶體管，其在源極處耦合到所述信號線且具有漏極及控制柵極；(3)電荷存儲 裝置，其在連接點處耦合到所述PMOS晶體管的所述漏極且在所述連接點處耦合到所 述電力輸入端口；及(4)控制裝置，其具有耦合到所述信號線的輸入、耦合到所述 PMOS晶體管的所述柵極的控制柵極，且由所述連接點處的所述電荷存儲裝置供電， 使得所述PMOS晶體管每當所述單線接口處于電源電壓電平時活動以給所述存儲裝置 充電。
14、 根據權利要求13所述的單線接口系統，其中所述主裝置及所述目標裝置經 配置以使所述單線接口上的傳送在所述電荷存儲裝置的充電周期期間暫停，所述充電 周期足以允許開關向所述電荷存儲裝置提供電源電壓電平。
15、 根據權利要求13或14所述的單線接口系統，其中所述電荷存儲裝置是電容器。
16、 根據權利要求13或14所述的單線接口系統，其中所述控制裝置是反相器， 其包含串聯耦合的第二 PMOS晶體管及NMOS晶體管，其中柵極共同形成所述控< >制 裝置的所述輸入，所述第二PMOS晶體管的漏極形成所述控制裝置的所述控制輸出， 且所述PMOS晶體管的源極在所述連接點處耦合到所述電荷存儲裝置。
全文摘要
本發明所揭示的實施例是一種設備，其包含具有信號與電力輸入端口以耦合到在電源電壓電平下提供信號與電力兩者的電傳送的單線接口的處理電路。還提供一種在第一源極/漏極端子處耦合到所述單線接口的充電晶體管。另外還提供一種在連接點處耦合到所述晶體管的第二源極/漏極端子且在所述連接點處耦合到所述處理電路的所述電力輸入端口的電荷存儲裝置。本發明還提出一種控制裝置，其具有耦合到所述單線接口的輸入、耦合到所述晶體管的柵極的控制輸出，且由所述連接點處的所述電荷存儲裝置供電，使得所述晶體管在所述單線接口的電壓處于電源電壓電平時給所述存儲裝置充電。
文檔編號G08B23/00GK101681548SQ200880017633
公開日2010年3月24日 申請日期2008年5月29日 優先權日2007年5月29日
發明者肯·耶, 菲利普·S·額 申請人:愛特梅爾公司