基于人眼視覺系統的圖像增強系統的制作方法
【專利摘要】本實用新型公開了基于人眼視覺系統的圖像增強系統，包括圖像增強電路及與圖像增強電路相連接的視頻顯示電路，視頻顯示電路內設置有同步分離電路、PLL振蕩器、內同步電路、晶振電路、位置處理電路、I2C總線電路、地址緩沖選擇電路、字符顯示處理電路、控制寄存器及顯示控制/輸出電路，圖像增強電路通過總線分別連接同步分離電路、I2C總線電路、地址緩沖選擇電路、字符顯示處理電路及控制寄存器，為實現在進行基于人眼視覺系統的圖像增強處理時，將經過增強處理后的圖像進行動態顯示，并且在顯示的過程中能夠加入多種需要顯示的元素（字符、圖標等）而構建的一種硬件結構，具有顯示性能優良、無失真、圖像顯示清晰且反應靈敏等特性。
【專利說明】
基于人眼視覺系統的圖像増強系統
技術領域
[0001]本實用新型涉及圖像處理技術等領域，具體的說，是基于人眼視覺系統的圖像增強系統。
【背景技術】
[0002]圖像增強，增強圖像中的有用信息，它可以是一個失真的過程，其目的是要改善圖像的視覺效果，針對給定圖像的應用場合，有目的地強調圖像的整體或局部特性，將原來不清晰的圖像變得清晰或強調某些感興趣的特征，擴大圖像中不同物體特征之間的差別，抑制不感興趣的特征，使之改善圖像質量、豐富信息量，加強圖像判讀和識別效果，滿足某些特殊分析的需要。
[0003]圖像增強可分成兩大類:頻率域法和空間域法。前者把圖像看成一種二維信號，對其進行基于二維傅里葉變換的信號增強。采用低通濾波(即只讓低頻信號通過)法，可去掉圖中的噪聲;采用高通濾波法，則可增強邊緣等高頻信號，使模糊的圖片變得清晰。后者空間域法中具有代表性的算法有局部求平均值法和中值濾波(取局部鄰域中的中間像素值)法等，它們可用于去除或減弱噪聲。
[0004]圖像增強的方法是通過一定手段對原圖像附加一些信息或變換數據，有選擇地突出圖像中感興趣的特征或者抑制(掩蓋)圖像中某些不需要的特征，使圖像與視覺響應特性相匹配。在圖像增強過程中，不分析圖像降質的原因，處理后的圖像不一定逼近原始圖像。圖像增強技術根據增強處理過程所在的空間不同，可分為基于空域的算法和基于頻域的算法兩大類。基于空域的算法處理時直接對圖像灰度級做運算，基于頻域的算法是在圖像的某種變換域內對圖像的變換系數值進行某種修正，是一種間接增強的算法。
[0005]基于空域的算法分為點運算算法和鄰域去噪算法。點運算算法即灰度級校正、灰度變換和直方圖修正等，目的或使圖像成像均勻，或擴大圖像動態范圍，擴展對比度。鄰域增強算法分為圖像平滑和銳化兩種。平滑一般用于消除圖像噪聲，但是也容易引起邊緣的模糊。常用算法有均值濾波、中值濾波。銳化的目的在于突出物體的邊緣輪廓，便于目標識別。常用算法有梯度法、算子、高通濾波、掩模匹配法、統計差值法等。
[0006]人眼類似于一個光學系統，但它不是普通意義上的光學系統，還受到神經系統的調節。人眼觀察圖像時可以用以下幾個方面的反應及特性:
[0007]1.從空間頻率域來看，人眼是一個低通型線性系統，分辨景物的能力是有限的。由于瞳孔有一定的幾何尺寸和一定的光學像差，視覺細胞有一定的大小，所以人眼的分辨率不可能是無窮的，HVS對太高的頻率不敏感。
[0008]2.人眼對亮度的響應具有對數非線性性質，以達到其亮度的動態范圍。由于人眼對亮度響應的這種非線性，在平均亮度大的區域，人眼對灰度誤差不敏感。
[0009 ] 3.人眼對亮度信號的空間分辨率大于對色度信號的空間分辨率。
[0010]4.由于人眼受神經系統的調節，從空間頻率的角度來說，人眼又具有帶通性線性系統的特性。由信號分析的理論可知，人眼視覺系統對信號進行加權求和運算，相當于使信號通過一個帶通濾波器，結果會使人眼產生一種邊緣增強感覺一一側抑制效應。
[0011]5.圖像的邊緣信息對視覺很重要，特別是邊緣的位置信息。人眼容易感覺到邊緣的位置變化，而對于邊緣的灰度誤差，人眼并不敏感。
[0012]6.人眼的視覺掩蓋效應是一種局部效應，受背景照度、紋理復雜性和信號頻率的影響。具有不同局部特性的區域，在保證不被人眼察覺的前提下，允許改變的信號強度不同。
[0013]人眼的視覺特性是一個多信道(Multichannel)模型。或者說，它具有多頻信道分解特性(Mutifrequency channel decompositon )。例如，對人眼給定一個較長時間的光刺激后，其刺激靈敏度對同樣的刺激就降低，但對其它不同頻率段的刺激靈敏變卻不受影響(此實驗可以讓人眼去觀察不同空間頻率的正弦光柵來證實)。視覺模型有多種，例如神經元模型，黑白模型以及彩色視覺模型等等，分別反應了人眼視覺的不同特性。Campbell和Robosn由此假設人眼的視網膜上存在許多獨立的線性帶通濾波器，使圖像分解成不同頻率段，而且不同頻率段的帶寬很窄。視覺生理學的進一步研究還發現，這些濾波器的頻帶寬度是倍頻遞增的，換句話說，視網膜中的圖像分解成某些頻率段，它們在對數尺度上是等寬度的。視覺生理學的這些特征，也被我們對事物的觀察所證實。一幅分辨率低的風景照，我們可能只能分辨出它的大體輪廓;提高分辨率的結果，使我們有可能分辨出它所包含的房屋、樹木、湖泊等內容;進一步提高分辨率，使我們能分辨出樹葉的形狀。不同分辨率能夠刻畫出圖像細節的不同結構。
【實用新型內容】
[0014]本實用新型的目的在于設計出基于人眼視覺系統的圖像增強系統，為實現在進行基于人眼視覺系統的圖像增強處理時，將經過增強處理后的圖像進行動態顯示，并且在顯示的過程中能夠加入多種需要顯示的元素(字符、圖標等)而構建的一種硬件結構，具有顯示性能優良、無失真、圖像顯示清晰且反應靈敏等特性。
[0015]本實用新型通過下述技術方案實現:基于人眼視覺系統的圖像增強系統，包括圖像增強電路及與圖像增強電路相連接的視頻顯示電路，所述視頻顯示電路內設置有同步分離電路、PLL振蕩器、內同步電路、晶振電路、位置處理電路、12C總線電路、地址緩沖選擇電路、字符顯示處理電路、控制寄存器及顯示控制/輸出電路，所述圖像增強電路通過總線分別連接同步分離電路、I2C總線電路、地址緩沖選擇電路、字符顯示處理電路及控制寄存器，所述同步分離電路分別與PLL振蕩器和內同步電路相連接，所述內同步電路連接位置處理電路，所述位置處理電路連接地址緩沖選擇電路，所述晶振電路分別與內同步電路與12C總線電路，所述字符顯示處理電路和控制寄存器皆與顯示控制/輸出電路相連接;所述圖像增強電路采用基于人眼視覺特性而設計的圖像增強電路。
[0016]進一步的為更好地實現本實用新型，特別采用下述設置結構:所述字符顯示處理電路內設置有字符處理電路、字符顯示ROM和字符顯示RAM，所述圖像增強電路通過總線連接字符顯示RAM和字符處理電路，所述字符顯示RAM連接字符顯示R0M，所述字符顯示ROM與字符顯示RAM皆與顯示控制/輸出電路相連接，所述地址緩沖選擇電路連接字符顯示ROM。
[0017]進一步的為更好地實現本實用新型，特別采用下述設置結構:所述I2C總線電路內設置有I2C總線接口及內/外數據切換電路，所述圖像增強電路通過總線連接內/外數據切換電路，所述內/外數據切換電路連接I2C總線接口，所述I2C總線接口連接晶振電路。
[0018]進一步的為更好地實現本實用新型，特別采用下述設置結構:在所述視頻顯示電路內還設置有通過總線與圖像增強電路相連接的指令譯碼器和寫地址計數器。
[0019]進一步的為更好地實現本實用新型，特別采用下述設置結構:在所述視頻顯示電路內還設置有通過總線與圖像增強電路相連接的I/O接口緩沖器。
[0020]進一步的為更好地實現本實用新型，特別采用下述設置結構:所述圖像增強電路通過同一組總線與同步分離電路、指令譯碼器、內/外數據切換電路、字符處理電路、寫地址計數器、地址緩沖選擇電路、字符顯示RAM、控制寄存器及I/O接口緩沖器相連接。
[0021]進一步的為更好地實現本實用新型，特別采用下述設置結構:所述圖像增強系統內還設置有CCD、存儲器電路、DSP處理器、外圍設備及以太網控制電路，所述圖像增強電路分別與(XD、存儲器電路、DSP處理器、外圍設備及以太網控制電路相連接。
[0022]進一步的為更好地實現本實用新型，特別采用下述設置結構:所述存儲器電路內設置有與圖像增強電路相連接的FLASH、SDRAM和SRAM。
[0023]進一步的為更好地實現本實用新型，特別采用下述設置結構:所述圖像增強電路的處理芯片采用CPLD。
[0024]本實用新型與現有技術相比，具有以下優點及有益效果:
[0025](I)本實用新型為實現在進行基于人眼視覺系統的圖像增強處理時，將經過增強處理后的圖像進行動態顯示，并且在顯示的過程中能夠加入多種需要顯示的元素(字符、圖標等)而構建的一種硬件結構，具有顯示性能優良、無失真、圖像顯示清晰且反應靈敏等特性。
[0026](2)本實用新型在進行字符處理時，采用多級緩存的處理技術，能夠進一步的提高字符處理及顯示的性能，能有效避免卡頓的情況發生。
[0027](3)本實用新型通過總線技術進行各部件之間的數據信號、控制信號及時鐘信號的通信，能夠避免出現通信失誤的情況發生，為整個系統的正常運行保駕護航。
[0028](4)本實用新型采用多種存儲器協同進行數據存儲及交互的處理，能夠有效的提高整個系統的處理性能，并且可以根據實際需要多既定需要備份的數據進行備份并可拷貝與別的設備上進行再現，為后期溯源提供數據支撐，并且還能夠避免因突發情況而丟失數據的情況發生。
[0029](5)本實用新型利用CPLD構建圖像增強電路可以有效的提高圖像增強處理性能，并且基于人眼視覺系統而設計的圖像增強電路，可以更加真實的對圖像信息進行還原，使得還原的圖像更加真實。
【附圖說明】
[0030]圖1為本實用新型的結構圖。
【具體實施方式】
[0031]下面結合實施例對本實用新型作進一步地詳細說明，但本實用新型的實施方式不限于此。并且在本申請文件中，只涉及硬件的架構，不涉及到軟件的更改及保護，在使用時雖然會應用到軟件(比如硬件語言等)，但對所用的軟件亦為領域內的技術人員所知曉的軟件程序、硬件語言，即不存在軟件方面的保護和更改，僅僅是一種硬件結構的保護。
[0032]實施例1:
[0033]本實用新型提出了基于人眼視覺系統的圖像增強系統，為實現在進行基于人眼視覺系統的圖像增強處理時，將經過增強處理后的圖像進行動態顯示，并且在顯示的過程中能夠加入多種需要顯示的元素(字符、圖標等)而構建的一種硬件結構，具有顯示性能優良、無失真、圖像顯示清晰且反應靈敏等特性，如圖1所示，包括圖像增強電路及與圖像增強電路相連接的視頻顯示電路，所述視頻顯示電路內設置有同步分離電路、PLL振蕩器、內同步電路、晶振電路、位置處理電路、12C總線電路、地址緩沖選擇電路、字符顯示處理電路、控制寄存器及顯示控制/輸出電路，所述圖像增強電路通過總線分別連接同步分離電路、I2C總線電路、地址緩沖選擇電路、字符顯示處理電路及控制寄存器，所述同步分離電路分別與PLL振蕩器和內同步電路相連接，所述內同步電路連接位置處理電路，所述位置處理電路連接地址緩沖選擇電路，所述晶振電路分別與內同步電路與I2C總線電路，所述字符顯示處理電路和控制寄存器皆與顯示控制/輸出電路相連接;所述圖像增強電路采用基于人眼視覺特性而設計的圖像增強電路。
[0034]在設計使用時，通過總線將同步分離電路、I2C總線電路、地址緩沖選擇電路、字符顯示處理電路及控制寄存器與圖像增強電路相連接；圖像增強電路利用總線分別與同步分離電路、I2C總線電路、地址緩沖選擇電路、字符顯示處理電路及控制寄存器進行通信;PLL(Phase Locked Loop):為鎖相回路或鎖相環，PLL振蕩器為基于鎖相環的振蕩器，分別為同步分離電路和內同步電路提供所需的時鐘頻率;經過圖像增強電路處理后的圖像信號在視頻顯示電路內經過相應處理后，加入所需的元素(字符、圖標等)后通過示控制/輸出電路進行控制和輸出，而后利用接在示控制/輸出電路上的液晶顯示屏進行顯示，得到帶有字符或圖標等信息的顯示圖像，且該圖像基于人眼視覺特性處理，能夠與人眼直接看到的原始圖像相媲美。
[0035]實施例2:
[0036]本實施例是在上述實施例的基礎上進一步優化，進一步的為更好地實現本實用新型，如圖1所示，特別采用下述設置結構:所述字符顯示處理電路內設置有字符處理電路、字符顯示ROM和字符顯示RAM，所述圖像增強電路通過總線連接字符顯示RAM和字符處理電路，所述字符顯示RAM連接字符顯示R0M，所述字符顯示ROM與字符顯示RAM皆與顯示控制/輸出電路相連接，所述地址緩沖選擇電路連接字符顯示R0M，在進行實時圖像再現和字符、圖標信息等顯示時，采用兩級緩存技術進行處理后通過顯示控制/輸出電路接入與之相連的液晶顯不屏內進彳丁顯不，可以有效的提尚圖像、字符、圖標等?目息的處理性能和顯不性能，能有效避免卡頓的情況發生;所述字符處理電路能夠生產所需要的字符以便進行顯示。
[0037]實施例3:
[0038]本實施例是在上述任一實施例的基礎上進一步優化，進一步的為更好地實現本實用新型，如圖1所示，特別采用下述設置結構:所述I2C總線電路內設置有I2C總線接口及內/外數據切換電路，所述圖像增強電路通過總線連接內/外數據切換電路，所述內/外數據切換電路連接I2C總線接口，所述I2C總線接口連接晶振電路，采用I2C總線技術，可以有效通過整個圖像數據的傳輸性能，I2C總線(I2C bus，Inter-1C bus)是一個雙向的兩線連續總線，提供集成電路(ICs)之間的通信線路。I2C總線是一種串行擴展技術，最早由Philips公司推出，廣泛應用于電視，錄像機和音頻設備。I2C總線的意思是“完成集成電路或功能單元之間信息交換的規范或協議”。Philips公司推出的I2C總線采用一條數據線(SDA)，加一條時鐘線(SCL)來完成數據的傳輸及外圍器件的擴展;對各個節點的尋址是軟尋址方式，節省了片選線，標準的尋址字節SLAM為7位，可以尋址127個單元。
[0039]I2C總線有三種數據傳輸速度:標準，快速模式和高速模式。標準的是100Kbps，快速模式為400Kbps，高速模式支持快至3.4Mbps的速度。所有的與次之傳輸速度的模式都是兼容的。12C總線支持7位和1位地址空間設備和在不同電壓下運行的設備。
[0040]實施例4:
[0041 ]本實施例是在上述任一實施例的基礎上進一步優化，進一步的為更好地實現本實用新型，如圖1所示，特別采用下述設置結構:在所述視頻顯示電路內還設置有通過總線與圖像增強電路相連接的指令譯碼器和寫地址計數器，所述指令譯碼器用于對下達的指令進行譯碼操作，寫地址計數器，用于進行寫地址的計數操作。
[0042]實施例5:
[0043]本實施例是在上述任一實施例的基礎上進一步優化，進一步的為更好地實現本實用新型，如圖1所示，特別采用下述設置結構:在所述視頻顯示電路內還設置有通過總線與圖像增強電路相連接的I/O接口緩沖器，所述I/O接口緩沖器用于對輸送/輸出圖像增強電路內的數據進行緩沖。
[0044]實施例6:
[0045]本實施例是在上述任一實施例的基礎上進一步優化，進一步的為更好地實現本實用新型，如圖1所示，特別采用下述設置結構:所述圖像增強電路通過同一組總線與同步分離電路、指令譯碼器、內/外數據切換電路、字符處理電路、寫地址計數器、地址緩沖選擇電路、字符顯示RAM、控制寄存器及I/O接口緩沖器相連接。
[0046]實施例7:
[0047]本實施例是在上述任一實施例的基礎上進一步優化，進一步的為更好地實現本實用新型，如圖1所示，特別采用下述設置結構:所述圖像增強系統內還設置有CCD、存儲器電路、DSP處理器、外圍設備及以太網控制電路，所述圖像增強電路分別與CCD、存儲器電路、DSP處理器、外圍設備及以太網控制電路相連接;所述DSP處理器用于實現任務調度、內存管理等功能；所述存儲器電路用于實現數據存儲、備份等操作；CCD，英文全稱:Charge-coupled Device，中文全稱:電荷親合元件，也稱為CXD圖像傳感器，用于進行實時圖像的采集;所述以太網控制電路用于進行以太網的接入。
[0048]優選的DSP處理器采用TI C5000DSP基于TMS320C55x DSP系列CPU處理器內核。C55x DSP架構通過增加的并行性和重視節能來實現高性能和低功耗。CPU支持一個內部總線結構，此結構包含一條程序總線，一條32位讀取總線和兩條16位數據讀取總線，兩條數據寫入總線和專門用于外設和DMA操作的附加總線。這些總線可實現在一個單周期內執行高達四次16位數據讀取和兩次16位數據寫入的功能。此器件還包含四個DMA控制器，每個控制器具有4條通道，從而在無需CPU干預的情況下提供16條獨立通道環境的數據移動。每個DMA控制器在每周期可執行一個32位數據傳輸，此數據傳輸與CPU的運行并行并且不受CPU運行的影響。
[0049]C55x CPU提供兩個乘積累積(MAC)單元，每個單元在一個單周期內能夠進行17位乘以17位乘法以及32位加法。一個中央40位算術和邏輯單元(ALU)由一個附加16位ALU提供支持。ALU的使用受指令集控制，從而提供優化并行運行和功耗的能力。C55x CPU內的地址單元(AU)和數據單元(DU)對這些資源進行管理。
[0050]C55x CPU支持一個可變字節寬度指令集以改進代碼密度。指令單元(IU)執行從內部或外部存儲器中的32位程序取指令并且進行針對程序單元(PU)的指令排隊。PU對指令進行解碼，將任務指向地址單元和數據單元資源，并管理受到完全保護的管線。跳轉預測功能避免了條件指令執行時的管線沖刷。
[0051 ] 優選采用具體型號為TMS320C5535的數字信號處理器，TMS320C5535上的通用輸入和輸出功能與1位SAR ADC—起為狀態、中斷以及用于鍵盤和媒體接口的位I /0提供足夠的引腳。通過以下器件為串行媒體提供支持:兩個安全數字(SD)外設、四個內部IC聲音(I2S總線)模塊、一個具有多達四芯片選擇的串行端口接口( SPI)、一個12C主控和受控接口和一個通用異步收發器(UART)接口。
[0052]其它外設包括:一條僅支持器件模式的高速通用串行總線(USB2.0)(TMS320C5532上不提供)、一個實時時鐘(RTC)、三個通用定時器(其中一個可配置為看門狗定時器)和一個模擬鎖相環(APLL)時鐘發生器。
[0053]此外，TMS320C5535還包括緊密耦合FFT硬件加速器。緊密耦合FFT硬件加速器支持8至1024點(2的冪)實值和復值FFT。
[0054]器件中還包括以下三個集成LDO，用于為器件的各個部分供電。
[0055]ANA_LD0(所有器件)為DSP PLL (VDDA_PLL)、SAR和電源管理電路(VDDA_ANA)提供1.3V電壓。
[0056]DSP_LD0(TMS320C5535 和 C5534)為DSP內核(CVDD)(—旦檢測到工作頻率范圍，便可由軟件實時進行選擇)提供1.3V或1.05V電壓。在最低功耗運行狀態下，編程人員可以關斷內部DSP_LD0，切斷DSP內核(CVDD)電源，由外部電源為RTC (CVDDRTC和DVDDRTC)供電。可通過RTC報警中斷或WAKEUP引腳重新使能內部DSP_LD0，然后重新對DSP內核加電。DSP_LD0復位后，可針對引導加載程序提供1.3V工作電壓。對于50MHz器件，復位DSP_LD0后必須將其設定為1.05V，使其與內核電壓CVDD匹配，從而確保正常運行USB_LD0(TMS320C5535、C5534 和 C5533)為USB內核數字電路(USB_VDD1P3)和物理層電路(USB_VDDA1P3)提供1.3 V電壓。
[0057]這些器件由業界備受贊譽的eXpressDSP Code Composer Stud1集成開發環境(IDE),DSP/B1S (TI)的算法標準和業界最大的第三方網絡提供支持。Code ComposerStud1 IDE提供的代碼生成工具包括一個C語言編譯器和連接器、RTDXXDS 100、XDS510XDS560仿真器件驅動程序和評估模塊。這些器件也受C55x DSP庫以及芯片支持庫的支持，此庫特有50多個基礎軟件內核(FIR濾波器、IIR濾波器、FFT和多種數學函數)。
[0058]實施例8:
[0059]本實施例是在上述任一實施例的基礎上進一步優化，進一步的為更好地實現本實用新型，如圖1所示，特別采用下述設置結構:所述存儲器電路內設置有與圖像增強電路相連接的 FLASH、SDRAM 和 SRAM。
[0060]FLASH，是存儲芯片的一種，通過特定的程序可以修改里面的數據。FLASH在電子以及半導體領域內往往表示Flash Memory的意思，即平時所說的“閃存”，全名叫FlashEEPROM Memory。它結合了 ROM和RAM的長處，不僅具備電子可擦除可編程(EEPROM)的性能，還可以快速讀取數據(NVRAM的優勢)，使數據不會因為斷電而丟失。
[0061 ] 目前FLASH主要有兩種NORFlash和NANDFlash JORFlash的讀取和我們常見的SDRAM的讀取是一樣，用戶可以直接運行裝載在N0RFLASH里面的代碼，這樣可以減少SRAM的容量從而節約了成本。NANDFlash沒有采取內存的隨機讀取技術，它的讀取是以一次讀取一塊的形式來進行的，通常是一次讀取512個字節，采用這種技術的FLASH比較廉價。
[0062]SDRAM(Synchronous Dynamic Random Access Memory的簡稱)，同步動態隨機存儲器，同步是指Memory工作需要同步時鐘，內部的命令的發送與數據的傳輸都以它為基準；動態是指存儲陣列需要不斷的刷新來保證數據不丟失；隨機是指數據不是線性依次存儲，而是自由指定地址進行數據讀寫。
[0063]SRAMCStatic Random Access Memory)，即靜態隨機存取存儲器。它是一種具有靜止存取功能的內存，不需要刷新電路即能保存它內部存儲的數據。
[0064]實施例9:
[0065]本實施例是在上述任一實施例的基礎上進一步優化，進一步的為更好地實現本實用新型，如圖1所示，特別采用下述設置結構:所述圖像增強電路的處理芯片采用CPLD。
[0066]CPLD(Complex Programmable Logic Device)復雜可編程邏輯器件，是從PAL和GAL器件發展出來的器件，相對而言規模大，結構復雜，屬于大規模集成電路范圍。是一種用戶根據各自需要而自行構造邏輯功能的數字集成電路。其基本設計方法是借助集成開發軟件平臺，用原理圖、硬件描述語言等方法，生成相應的目標文件，通過下載電纜(“在系統”編程)將代碼傳送到目標芯片中，實現設計的數字系統。在本申請中，不存在軟件的更改或保護，只是一種通過CPLD來實現圖像增強電路的硬件搭建。
[0067]以上所述，僅是本實用新型的較佳實施例，并非對本實用新型做任何形式上的限制，凡是依據本實用新型的技術實質對以上實施例所作的任何簡單修改、等同變化，均落入本實用新型的保護范圍之內。
【主權項】
1.基于人眼視覺系統的圖像增強系統，其特征在于:包括圖像增強電路及與圖像增強電路相連接的視頻顯示電路，所述視頻顯示電路內設置有同步分離電路、PLL振蕩器、內同步電路、晶振電路、位置處理電路、12C總線電路、地址緩沖選擇電路、字符顯示處理電路、控制寄存器及顯示控制/輸出電路，所述圖像增強電路通過總線分別連接同步分離電路、I2C總線電路、地址緩沖選擇電路、字符顯示處理電路及控制寄存器，所述同步分離電路分別與PLL振蕩器和內同步電路相連接，所述內同步電路連接位置處理電路，所述位置處理電路連接地址緩沖選擇電路，所述晶振電路分別與內同步電路與I2C總線電路，所述字符顯示處理電路和控制寄存器皆與顯示控制/輸出電路相連接。2.根據權利要求1所述的基于人眼視覺系統的圖像增強系統，其特征在于:所述字符顯示處理電路內設置有字符處理電路、字符顯示ROM和字符顯示RAM，所述圖像增強電路通過總線連接字符顯示RAM和字符處理電路，所述字符顯示RAM連接字符顯示R0M，所述字符顯示ROM與字符顯示RAM皆與顯示控制/輸出電路相連接，所述地址緩沖選擇電路連接字符顯示ROM。3.根據權利要求2所述的基于人眼視覺系統的圖像增強系統，其特征在于:所述I2C總線電路內設置有I2C總線接口及內/外數據切換電路，所述圖像增強電路通過總線連接內/外數據切換電路，所述內/外數據切換電路連接I2C總線接口，所述I2C總線接口連接晶振電路。4.根據權利要求3所述的基于人眼視覺系統的圖像增強系統，其特征在于:在所述視頻顯示電路內還設置有通過總線與圖像增強電路相連接的指令譯碼器和寫地址計數器。5.根據權利要求4所述的基于人眼視覺系統的圖像增強系統，其特征在于:在所述視頻顯示電路內還設置有通過總線與圖像增強電路相連接的I/O接口緩沖器。6.根據權利要求5所述的基于人眼視覺系統的圖像增強系統，其特征在于:所述圖像增強電路通過同一組總線與同步分離電路、指令譯碼器、內/外數據切換電路、字符處理電路、寫地址計數器、地址緩沖選擇電路、字符顯示RAM、控制寄存器及I/O接口緩沖器相連接。7.根據權利要求1-6任一項所述的基于人眼視覺系統的圖像增強系統，其特征在于:所述圖像增強系統內還設置有CCD、存儲器電路、DSP處理器、外圍設備及以太網控制電路，所述圖像增強電路分別與CCD、存儲器電路、DSP處理器、外圍設備及以太網控制電路相連接。8.根據權利要求7所述的基于人眼視覺系統的圖像增強系統，其特征在于:所述存儲器電路內設置有與圖像增強電路相連接的FLASH、SDRAM和SRAM。9.根據權利要求7所述的基于人眼視覺系統的圖像增強系統，其特征在于:所述圖像增強電路的處理芯片采用CPLD。10.根據權利要求1或2或3或5或6或8所述的基于人眼視覺系統的圖像增強系統，其特征在于:所述圖像增強電路的處理芯片采用CPLD。
【文檔編號】G06T5/00GK205507897SQ201620228654
【公開日】2016年8月24日
【申請日】2016年3月23日
【發明人】黃果
【申請人】樂山師范學院