Usb線供電電源系統的制作方法
【專利摘要】本實用新型提供USB線供電電源系統，該電源系統包括USB接口、片外電阻陣列以及芯片，芯片包括片內選通開關陣列、片內電壓檢測器以及第一片內低壓差線性穩壓器、第二片內低壓差線性穩壓器，USB接口通過片外電阻陣列連接至片內選通開關陣列，片內選通開關陣列中的開關連接至片內電壓檢測器的輸入端，片內電壓檢測器的輸出端連接至片內選通開關陣列的邏輯電路，片內選通開關陣列中的開關連接至第一片內低壓差線性穩壓器的輸入端。本實用新型無需額外的LDO芯片或者功率電感，同時也不需要復雜的內部電路設計，只通過若干電阻即可實現降低芯片發熱量，并且降低了成本。
【專利說明】
USB線供電電源系統
技術領域
[0001]本實用新型涉及電源系統領域，尤其是涉及一種降低USB線供電芯片發熱量的電源系統。
【背景技術】
[0002]隨著集成電路技術的發展，芯片規模的擴大、速度的提升以及功能復雜性的提高等都對芯片自身的功耗要求越來越高。加之封裝后的芯片具有熱阻，即芯片消耗的功率加大，進一步增加了芯片的耗散功率。如果封裝片內部環境到封裝片外部環境的熱勢差越大，并且在環境溫度相同的條件下，說明芯片本身的溫度也就越高。由于芯片的最高工作溫度是固定的，所以降低功耗就需要降低芯片內部的耗散功率。所以在芯片電源系統設計中，需要考慮盡可能減小芯片內部耗散功耗的最大值。
[0003]參見圖1，圖1為普通USB線供電方案的電路結構原理圖，在設有USB芯片的PCB板上，USB接口 10與芯片13電連接，芯片13與外設14電連接，PCB板上的USB接口 10通過USB線12與其相配對的外部的USB接口與外部電源電連接，在USB電源系統中，一般芯片1 口(輸入輸出端口)和外設14的工作電壓為3.3伏，芯片13自身邏輯工作電壓為1.2伏或1.8伏。
[0004]傳統的降低芯片功耗的解決方案主要有以下有三種:
[0005]假設芯片1口和外設最大工作電流為133，邏輯最大工作電流為112，則芯片的總最大工作電流為133和112之和。USB線供電輸入電壓最大值為5.25伏，芯片1口和外設的工作電壓為3.3伏，邏輯工作電壓為1.2伏。
[0006]參見圖2，圖2為現有的一種通過內部LDO(低壓差線性穩壓器)供電方案的電路結構原理圖，其中USB接口 20與芯片23上的兩個并聯連接的片內低壓差線性穩壓器的公共輸入端電連接，其中第一片內低壓差線性穩壓器25的輸出端與外設24電連接，第二片內低壓差線性穩壓器26的輸出端接電容后接地。在此方案中，芯片23耗散功率與電流功耗的關系為P=5.25VX (133+112)。
[0007]參見圖3，圖3為現有的DC-DCBUCK降壓變換電路供電方案的電路結構原理圖，其中USB接口 30與芯片33上的兩個并聯連接的降壓變換電路的公共輸入端電連接，第一降壓變換電路39通過電感LI與外設34電連接，在此方案中，芯片33耗散功率和電流功耗關系為P=KX (3.3VX 133+1.2VX 112)，其中K為內部DC-DC Buck降壓變換電路的效率。利用高壓到低壓的額外電流轉換效率，有效降低輸入電流功耗，從而降低芯片自身功率耗散，但是電磁兼容性及內部電路設計難度大且成本高。
[0008]參見圖4，圖4為現有的外部LDO供電方案的電路結構原理圖，其中USB接口40與芯片43外的兩個并聯連接的片外低壓差線性穩壓器的公共輸入端電連接，第一片外低壓差線性穩壓器47的輸出端分別與芯片43以及外設44電連接，第二片外低壓差線性穩壓器48的輸出端與芯片43電連接。在此方案中，芯片43耗散功率和電流功耗關系為P=3.3VX 133+1.2VX 112。該方法采用在芯片43外置低壓差線性穩壓器，利用外部的低壓差線性穩壓器承擔5伏到3.3伏和5伏到1.2伏的功耗及發熱，從而降低芯片自身功率耗散，但是使用外部的低壓差線性穩壓器供電需要額外的外部低壓差線性穩壓器，導致電路成本高。
【實用新型內容】
[0009]本實用新型的主要目的是提供一種生產成本低且工作穩定的USB線供電電源系統。
[0010]為了實現上述的主要目的，本實用新型提供的電源系統包括USB接口、片外電阻陣列以及芯片，其中芯片包括片內選通開關陣列、片內電壓檢測器以及第一片內低壓差線性穩壓器、第二片內低壓差線性穩壓器，USB接口通過片外電阻陣列連接至片內選通開關陣列，片內選通開關陣列包括至少一個開關，開關連接至片內電壓檢測器的輸入端，片內電壓檢測器的輸出端連接至片內選通開關陣列的邏輯電路，片內選通開關陣列中的開關連接至第一片內低壓差線性穩壓器的輸入端，第一片內低壓差線性穩壓器的輸出端與第二片內低壓差線性穩壓器的輸入端之間連接有一個位于芯片外的電阻。
[0011]由上述方案可見，外部電源通過USB接口輸入USB標準電壓，電源系統通過片內電壓檢測器監視片外電阻陣列與片內選通開關陣列之間連接的節點的電壓，動態的選通片內選通開關陣列中的開關，從而選通片外電阻陣列中的不同的電阻支路，實現上述節點在一個固定較低的電壓范圍附近浮動，然后第一片內低壓差線性穩壓器再將節點的固定較低的電壓穩壓至芯片1口以及外設所需的電壓，同時，通過第一片內低壓差線性穩壓器的輸出端與第二片內低壓差線性穩壓器的輸入端之間連接的位于芯片外的電阻消耗掉二者之間的電壓差，從而使本來由內部耗散的功率由外部電阻耗散，該電源系統無須額外的低壓差線性穩壓器或成本較高的功率電感，降低了整體產品的成本。
[0012]進一步的方案是，片外電阻陣列中包含至少一條支路。
[0013]更進一步的方案是，片外電阻陣列的每條支路中包含至少一個電阻。
[0014]更進一步的方案是，片外電阻陣列的每條支路分別連接至片內選通開關陣列中的一個開關。
[0015]由此可見，片外電阻陣列中的不同電阻支路的選取方式由芯片1和外設最大工作電流、邏輯最大工作電流、外部電源最大供電電壓及其最小內阻、外部電源最小供電電壓、片外電阻陣列與片內選通開關陣列之間連接的節點的預期電壓以及所需的穩壓分辨率來決定，并且通過選通片內選通開關陣列的不同開關來實現選取片外電阻陣列中的不同電阻支路。
[0016]更進一步的方案是，片內電壓檢測器包括比較器、反相器、電平轉換器以及第一可調電阻、第二可調電阻，比較器輸出端與反相器輸入端電連接，反相器輸出端與電平轉換器輸入端電連接，第一可調電阻與第二可調電阻之間串聯連接，電平轉換器的輸出端與片內選通開關陣列的邏輯電路連接。
[0017]更進一步的方案是，比較器輸出端通過一個NMOS管連接至第一可調電阻與第二可調電阻之間。
[0018]更進一步的方案是，第一可調電阻與電源端之間串聯至少兩個電阻。
[0019]由此可見，片內選通開關的邏輯電路通過片內電壓檢測器中的檢測電平轉換器的輸出來動態調整片內選通開關中的開關。若片內選通開關陣列中從上到下的開關為SWla、3町15以及311(3，假設其控制信號為30、31、32，上電時30、31、32默認值為000，芯片默認低功耗模式，先調節到001，再逐步開啟芯片各模塊，如果電平轉換器的邏輯LS輸出為I，即高電平，則繼續開啟，如果電平轉換器的邏輯LS輸出為0，即低電平，則將控制片內選通開關的控制信號增加到010，再循環上述步驟，直至所需模塊都已開啟，此后再進入動態調節模式。
【附圖說明】
[0020]圖1是現有的普通USB供電方案電路結構原理圖。
[0021 ]圖2是現有的內部LDO供電方案電路結構原理圖。
[0022]圖3是現有的DC-DCBUCK降壓變換電路供電方案電路結構原理圖。
[0023]圖4是現有的芯片外置LDO供電方案電路結構原理圖。
[0024]圖5是本實用新型USB線供電電源系統實施例的電路結構原理圖。
[0025]圖6是本實用新型USB線供電電源系統實施例的片內電壓檢測器電路結構原理圖。
[0026]以下結合附圖及實施例對本實用新型作進一步說明。
【具體實施方式】
[0027]參見圖5，圖5為本實用新型實施例的電路結構原理圖。本實用新型的電源系統包括片外電阻陣列100、片內選通開關陣列200、片內電壓檢測器300、第一片內低壓差線性穩壓器400、第二片內低壓差線性穩壓器500、片內電阻R3以及片外電阻R2。其中，USB接口 I與片外電阻陣列100電連接，片外電阻陣列100包括電阻Rla、電阻Rlb、電阻Rlc以及電阻Rld,片內選通開關陣列200從上至下包括開關SWla、開關SWlb以及開關SWlc，電阻Rld連接至開關SWla的第一端，電阻Rla與電阻Rlc串聯后并聯在電阻Rld兩端并且連接至開關SWlb的第一端，電阻Rlb并聯在電阻Rlc上后連接至開關SWlc的第一端，片內電阻R3并聯在開關SWlc兩端之間。由圖5可知，電阻Rla、電阻Rlb以及片內電阻R3之間是串聯的關系。片內選通開關陣列200中的開關SWla、開關SWlb以及開關SWlc的第二端均分別連接至片內電壓檢測器300的輸入端以及第一片內低壓差線性穩壓器400的輸入端，其中，片內電壓檢測器300的輸出端接片內選通開關陣列200的邏輯電路，第一片內低壓差線性穩壓器400的輸出端通過片外電阻R2連接至第二片內低壓差線性穩壓器500的輸入端，第一片內低壓差線性穩壓器400的輸出端連接至外設600。
[0028]假設外部電源輸入電壓VUSB的范圍為USB標準電壓范圍的4.75伏到5.25伏。USB線由于線材和長度的關系存在一定的變化范圍，在此假定為O到3歐姆之間。第一片內低壓差線性穩壓器400的輸出電壓Vl為3.3伏，第二片內低壓差線性穩壓器500的輸出電壓V2為1.2伏，假設芯片1 口最大工作電流I33A為50毫安，外設600最大工作電流I33B為100毫安，則芯片1 口加上外設600的最大工作電流133為150毫安;假設邏輯最大工作電流112為100毫安。
[0029]在前面假設的前提下，使用3個芯片1口以及四個電阻，可以實現0.125伏的穩壓分辨率，令電阻Rla、電阻Rlb、電阻Rlc以及電阻Rld的電阻值分別為1.55歐姆、5.45歐姆、4.45歐姆和5歐姆，片內電阻R3為100歐姆。從上到下的開關為開關SWla、開關SWla以及開關3￥1(3，假設多個開關3￥1&、3￥1&以及3胃1(3控制信號分別為30、31、32，則開關3￥1&、開關5￥113以及開關311(3的信號可以排列組合如下:000、001、010、011、100、101、110、111，由此可以計算得到多個電的等效電阻值分別為:100歐姆、7歐姆、6歐姆、5歐姆、4歐姆、2.92歐姆、2.73歐姆和2.22歐姆。
[0030]由片內電壓檢測器300監視片外電阻陣列100與片內選通開關陣列200之間連接的節點NI的電壓，動態選通片內選通開關陣列200，從而選通片外電阻陣列100的不同電阻支路，實現節點NI在一個固定較低的電壓，如3.5伏左右附近波動。利用穩壓分辨率做判定的遲滯，假設穩壓分辨率為0.1伏，若片內電壓檢測器300檢測到節點NI的電壓大于3.6伏，通過控制片內選通開關陣列200的邏輯電路，加大片外電阻陣列100的等效電阻，同理，若片內電壓檢測器300檢測到節點NI的電壓小于3.4伏時，通過控制片內選通開關陣列200的邏輯電路，降低片外電阻陣列100的等效電阻，從而減小或增大節點NI的電壓。
[0031]第一片內低壓差線性穩壓器400再將3.5伏左右的電壓穩壓到芯片1 口及外設600所需的3.3伏電壓，片外電阻陣列100的選取方式由芯片1口和外設600最大工作電流133、邏輯最大工作電流112、外部電源最大供電電壓及其最小內阻、外部電源最小供電電壓、片外電阻陣列100與片內選通開關陣列200之間連接的節點NI的預期電壓以及所需的穩壓分辨率來決定。
[0032]在外部電源輸入電壓VUSB最高、USB線阻抗最小的情況下，峰值電流時節點NI的輸出電壓為3.5伏。在外部電源輸入電壓VUSB最低、USB線阻抗最大的情況下，峰值電流時節點NI輸出電壓為3.445伏。
[0033]對于第一片內低壓差線性穩壓器400的輸出電壓Vl到第二片內低壓差線性穩壓器500的輸出電壓V2的電路，片外電阻R2用于消耗第一片內低壓差線性穩壓器400的輸出電壓Vl到第二片內低壓差線性穩壓器500的輸出電壓V2的壓差的大部分，使該部分本來由內部耗散的功率將由外部電阻耗散。片外電阻R2的取值為(Vl-V2-Vod2)/I12，其中Vod2為預留給第二片內低壓差線性穩壓器500的整壓余度。按照前述設定，且假設Vod2為0.2伏，則電阻R2的取值為19歐姆。
[0034]傳統電源方案中，芯片3最大耗散功耗為5.25V X 0.25A-3.3V X 0.IA=0.9825W。其中此方案中，芯片3最大耗散功耗3.625V X 0.25V-3.3V X 0.1A-19 X 0.IA X 0.IA=0.906W-
0.33W-0.19W=0.386W。相比于傳統電源方案，本實用新型的方案把芯片最大耗散功耗降低到原來值的39%。
[0035]同理，如果芯片電流功耗分布不同，相應的調整片外電阻陣列100中的電阻值。如果需要更細的穩壓分辨率，則增加芯片1 口的個數從而構建更細的調節步進。
[0036]參見圖6，圖6為本實用新型實施例片內電壓檢測器電路結構原理圖，片內電壓檢測器的電路中包括電阻R7、電阻R4、可調電阻R5、可調電阻R6、電容Cl、匪OS管Ml、比較器301、反相器302以及電平轉換器303。其中電阻R7、電阻R4、第一可調電阻R5以及第二可調電阻R6之間依次串聯連接，電阻R7的一端與電源連接，第二可調電阻R6的一端接地，比較器301的正極輸入端接電壓基準Vref，比較器301的輸出端連接至反相器302的輸入端，NMOS管Ml的柵極連接至比較器301的輸出端與反相器302的輸入端之間，匪OS管Ml的漏極接在第一可調電阻R5與第二可調電阻R6之間，NMOS管Ml的源極接地，反相器302的輸出端接電平轉換器303的輸入端，電平轉換器303的輸出端連接片內選通開關陣列200的邏輯電路。
[0037]若片內選通開關陣列200中從上到下的開關為SWla、SWlb以及SWlc，假設其控制信號為30、31、32，上電時30、31、32默認值為000，芯片3默認低功耗模式，先將控制信號調節到使S0、S1、S2為001，再逐步開啟芯片3各模塊，如果電平轉換器303的邏輯電路LS輸出為I，即高電平，則繼續開啟，如果電平轉換器303的邏輯電路LS輸出為0，即低電平，則將控制選通開關的控制信號增加到010，再循環上述步驟，直至所需模塊都已開啟，此后再進入動態調節模式。
[0038]上述電路中，電容Cl的作用是提供濾波，防止第一片內低壓差線性穩壓器400輸出端與片外電阻R2之間的連接節點N2上的紋波造成太頻繁的開關切換動作。第一可調電阻R5的作用是配合NMOS管Ml提供良好可控的可調遲滯窗口。電阻R4的作用是提供可調的中點電壓。電壓基準Vref來自芯片內部的精準的Bandgap (帶隙基準)電路。邏輯電路通過檢測電平轉換器303的輸出來動態調整片內選通開關陣列200中的開關。上電時控制片內選通開關陣列200中開關的控制信號S0、S1、S2默認值為000，芯片3默認低功耗模式。先調節到001，再逐步開啟芯片3各模塊，如果LS輸出為I則繼續開啟，如果LS輸出為O則增加到010。再繼續此步驟，直至所需模塊都已開啟，此后再進入動態調節模式。
[0039]當然，上述實施例僅是本實用新型的優選的方案，實際應用時還可以有更多的變化，例如，片外電阻陣列的不同電阻支路的設置;或者，其他可以實現片內電壓檢測器功能的電路或儀器;又或者，穩壓分辨率的改變，這樣的改變也能實現本實用新型的目的。
[0040]最后需要強調的是，本實用新型不限于上述實施方式，如片外電阻陣列、片內選通開關與片內電壓檢測器的內部構造的改變等變化也應該包括在本實用新型權利要求的保護范圍內。
【主權項】
1.USB線供電電源系統，包括USB接口、片外電阻陣列以及芯片； 其特征在于: 所述芯片包括片內選通開關陣列、片內電壓檢測器以及第一片內低壓差線性穩壓器、第二片內低壓差線性穩壓器； 所述USB接口通過所述片外電阻陣列連接至所述片內選通開關陣列，所述片內選通開關陣列包括至少一個開關，所述開關連接至所述片內電壓檢測器的輸入端，所述片內電壓檢測器的輸出端連接至所述片內選通開關陣列的邏輯電路，所述片內選通開關陣列中的所述開關連接至所述第一片內低壓差線性穩壓器的輸入端； 所述第一片內低壓差線性穩壓器的輸出端與所述第二片內低壓差線性穩壓器的輸入端之間連接有一個位于所述芯片外的電阻。2.根據權利要求1所述的USB線供電電源系統，其特征在于: 所述片外電阻陣列中包含至少一條支路。3.根據權利要求2所述的USB線供電電源系統，其特征在于: 所述片外電阻陣列的每條所述支路中包含至少一個電阻。4.根據權利要求2所述的USB線供電電源系統，其特征在于: 所述片外電阻陣列的每條所述支路分別連接至所述片內選通開關陣列中的一個所述開關。5.根據權利要求1至4任一項所述的USB線供電電源系統，其特征在于: 所述片內電壓檢測器包括比較器、反相器、電平轉換器以及第一可調電阻、第二可調電阻，所述比較器的輸出端與所述反相器的輸入端電連接，所述反相器的輸出端與所述電平轉換器的輸入端電連接，所述第一可調電阻與所述第二可調電阻之間串聯連接，所述電平轉換器的輸出端與所述片內選通開關陣列的所述邏輯電路連接。6.根據權利要求5所述的USB線供電電源系統，其特征在于: 所述比較器輸出端通過一個匪OS管連接至所述第一可調電阻與所述第二可調電阻之間。7.根據權利要求5所述的USB線供電電源系統，其特征在于: 所述第一可調電阻與電源端之間串聯至少兩個電阻。
【文檔編號】G06F1/26GK205485900SQ201620029795
【公開日】2016年8月17日
【申請日】2016年1月12日
【發明人】熊正東
【申請人】建榮集成電路科技(珠海)有限公司