一種用于高速數據防泄漏系統的運行機構的制作方法
【技術領域】
[0001]本實用新型涉及數據安全防護領域，尤其涉及高速數據防泄漏系統領域。
技術背景
[0002]數據安全關系到個人的隱私，企業的核心競爭力乃至于國家的安全。因此，如何保障數據的安全成為當前尤為突出的熱點問題，傳統的信息安全產品如:防火墻、防病毒、入侵檢測、漏洞掃描均是是從網絡層或者應用層進行安全防護，缺乏對網絡中存儲和傳輸的數據層面進行保護，而數據泄露防護技術從數據的存儲、傳輸和終端三個方面進行安全防護，受到國內外業界的極度關注。
[0003]數據防泄漏系統需要對用戶所有的數據進行獲取、識別、響應等處理，因此數據的存儲和數據的計算速度與該系統性能有關。也就是說，數據的存儲和計算速度越快，該數據防泄漏系統的性能也越強。目前，很多的研究致力于提高數據的存儲速率，例如采用固態硬盤作為存儲盤、改變存儲載體、利用高速的外設接口。當前主流SATA接口的固態硬盤讀寫速度只有200MB/S左右，而PCIE1.0規范以其每通道2.5Gbp的峰值帶寬為高速傳輸的固態硬盤開發提供了一個很好的選擇。然而Flash芯片的存取速率沒有多大的提高，只能達到160Mbps，那么如何解決高速數據傳輸接口與存儲載體之間的速度差異，是提高數據存儲速度的關鍵問題。另一方面，如何提高數據的運算速度也是亟待解決的一個問題。
【發明內容】
[0004]本實用新型要解決的技術問題是提供一種運用于數據防泄漏系統中的高存儲速度和高數據計算速度的運行機構。
[0005]—種用于高速數據防泄漏系統的運行機構，其包括控制和運算機構和存儲機構，所述控制和運算機構包括CPU、并行GPU和DMA控制器，所述存儲機構包括高速傳輸接口、存儲區和緩存區，所述緩存區為環形緩存區，所述DMA控制器控制高速傳輸接口和環形緩存區以及存儲區和環形緩存區之間的數據傳輸，高速傳輸接口和存儲區之間通過環形緩存區進行中間數據傳輸。
[0006]作為優選，所述存儲區為固態硬盤，所述高速傳輸接口為PCIE接口，所述PCIE接口和固態硬盤之間通過環形緩沖區進行數據傳輸，所述PCIE接口和環形緩沖區通過所述DMA控制器進行數據傳輸。
[0007]作為優選，所述環形緩沖區為DDR SDRAM環形緩沖區，所述DDR SDRAM環形緩沖區由復數個存儲塊首尾鏈接而成。
[0008]本實用新型的有益效果:
[0009]本實用新型通過將數據存儲和數據運算的改進運用到數據防泄漏系統中，使得數據防泄漏系統的運行速率和防泄漏性能得到了提高，可達到一天處理500G數據的速度。
【附圖說明】
[0010]圖1為用于高速數據防泄漏系統的運行機構的存儲機構原理框圖；
[0011]圖2為用于高速數據防泄漏系統的運行機構的環形緩沖區示意圖；
[0012]圖3為用于高速數據防泄漏系統的運行機構的運算機構安裝結構示意圖。
【具體實施方式】
[0013]—種用于高速數據防泄漏系統的運行機構，該運行機構為高速數據防泄漏系統的硬件運行機構，其包括控制和運算機構和存儲機構，所述控制和運算機構包括CPU、并行GPU和DMA控制器，所述存儲機構包括高速傳輸接口、存儲區和緩存區，所述緩存區為環形緩存區，該環形緩沖區的設計結構示意圖如圖2所示:
[0014]所述環形緩沖區為DDR SDRAM環形緩沖區，具體的為DDR3 SDRAM環形緩沖區，所述DDR3 SDRAM環形緩沖區由復數個存儲塊首尾鏈接而成。
[0015]具體的，將緩沖區劃分成大量小塊，每塊2MB的大小并首尾相連，組成DDR3 SDRAM環形緩沖區。然后，用一個頭指針和尾指針指向DDR3 SDRAM環形緩沖區的頭和尾，每次向DDR3 SDRAM環形緩沖區寫入一塊數據尾指針Rtail便向后移動一個位置；同樣，每次從DDR3 SDRAM環形緩沖區取走一塊數據時，DDR3 SDRAM緩沖區的頭指針Rhead便會向前移動一個位置。
[0016]其中，存儲區為固態硬盤，更具體的為以Flash作為存儲介質的固態硬盤，高速傳輸接口為PCIE接口，PCIE接口和固態硬盤中的Flash接口之間通過DDR3 SDRAM環形緩沖區進行中間數據傳輸，PCIE接口和DDR3 SDRAM環形緩沖區通過所述DMA控制器進行數據傳輸。具體過程如下:
[0017]如圖1所示:主機系統與固態硬盤之間的數據傳輸分為兩個過程:一個是寫入DDR3 SDRAM環形緩沖區的過程，一個是從DDR3 SDRAM環形緩沖區寫入固態硬盤的過程。
[0018]1.主機端發送寫命令到PCIE接口 ；
[0019]2.PCIE接口以中斷的形式通知CPU查詢接口的命令寄存器；
[0020]3.經過命令解析后，CPU啟動DMA控制器將一塊1MB大小的數據傳送到DDR3SDRAM環形緩沖區中；
[0021]4.等第一塊數據寫入緩沖區后，啟動DMA控制器從DDR3 SDRAM環形緩沖區中取數送入固態硬盤中的Flash存儲芯片中；
[0022]5.第一塊之后的數據傳輸就可以和緩沖區與閃存存儲器之間的數據傳輸并行操作，直到本次所有數據傳輸操作完成。
[0023]如圖3所示，主板1上安裝有CPU2、兩個并行GPU3和存儲區4，主機將自動區分并行CPU2和并行GPU3所要處理的數據。現有技術中GPU可以分為兩類，一類是高端的顯示卡，另一類是專門用于高性能計算的圖形加速卡。本實施例中使用圖形加速卡。
[0024]當然，除了本實施例之外還可以采用其他的形式:由于當前在單臺計算機上最多能安裝四個GPU部件。因此，可以采用包含有雙GPU核心的GPU部件，如帶有雙GPU核心的GPU加速卡、使用三至四個包含雙GPU核心的加速卡，從而使得單臺計算機上所具有的GPU核心超過四個，實現了數據的加速運算，進而提高系統的性能。
[0025]通過運用上述結構到數據防泄漏系統中，該數據防泄漏系統的運行速率可達到每天 500G。
[0026]以上所述僅為本發明實施的具體實例，并不可以用該實例限制本發明，凡在本發明的精神和原則之內所作的任何修改、等同替換或改進等，均應包含在本發明的保護范圍之內。
【主權項】
1.一種用于高速數據防泄漏系統的運行機構，其特征在于，其包括控制和運算機構和存儲機構，所述控制和運算機構包括CPU模塊、并行GPU模塊和DMA控制器，所述存儲機構包括高速傳輸接口、存儲區和緩存區，所述緩存區為環形緩存區，所述DMA控制器控制高速傳輸接口和環形緩存區以及存儲區和環形緩存區之間的數據傳輸，高速傳輸接口和存儲區之間通過環形緩存區進行中間數據傳輸。2.根據權利要求1所述的用于高速數據防泄漏系統的運行機構，其特征在于，所述存儲區為固態硬盤，所述高速傳輸接口為PCIE接口，所述PCIE接口和固態硬盤之間通過環形緩沖區進行數據傳輸，所述PCIE接口和環形緩沖區通過所述DMA控制器進行數據傳輸。3.根據權利要求1或2所述的用于高速數據防泄漏系統的運行機構，其特征在于，所述環形緩沖區為DDR SDRAM環形緩沖區，所述DDR SDRAM環形緩沖區由復數個存儲塊首尾鏈接而成。
【專利摘要】一種用于高速數據防泄漏系統的運行機構，其包括控制和運算機構和存儲機構，所述控制和運算機構包括CPU模塊、并行GPU模塊和DMA控制器，所述存儲機構包括高速傳輸接口、存儲區和緩存區，所述緩存區為環形緩存區；所述存儲區為固態硬盤，所述高速傳輸接口為PCIE接口，所述PCIE接口和固態硬盤之間通過環形緩沖區進行數據傳輸，所述DMA控制器控制高速傳輸接口和環形緩存區以及存儲區和環形緩存區之間的數據傳輸，使得數據防泄漏系統的運行速率和防泄漏性能得到了提高，可達到一天處理500G數據的速度。
【IPC分類】G06F21/55
【公開號】CN205003680
【申請號】CN201520583479
【發明人】徐建忠
【申請人】杭州世平信息科技有限公司
【公開日】2016年1月27日
【申請日】2015年8月5日