基于cpld/fpga技術的硬件看門狗電路的制作方法
【技術領域】
[0001]本實用新型涉及微計算機應用領域，涉及嵌入式微計算機應用中的硬件看門狗，特指一種基于CPLD/FPGA技術的硬件看門狗電路。
【背景技術】
[0002]處理器及其存儲系統是嵌入式系統的核心部分。為了保證嵌入式系統的可靠性，通常采用看門狗(watchdog)技術對處理器的運行情況進行監控，當發現處理器死機時，看門狗電路會自動產生系統復位信號使系統重啟，從而保障系統的可靠性。
[0003]傳統的硬件看門狗電路，通常具有一塊或幾塊可以完成多位遞增功能且具有復位端口的二進制加法器和一個可以產生固定頻率的方波發生器。并且，當系統需要加入多種邏輯判斷條件時，還往往要加入其他與非門等數字邏輯電路，從而共同完成硬件看門狗電路的任務。
[0004]但是，這類硬件看門狗電路的成本較高；如果為了節省成本將方波發生器的硬件電路去掉，而利用微控制器本身的時鐘信號作為方波發生器，那么，為了要達到幾秒鐘的復位動作周期，往往需要采用3?4塊二進制加法器的集成電路級聯起來，才能完成預期功能；這樣會使電路非常復雜。
【發明內容】
[0005]針對現有技術的缺點，本實用新型的目的在于提供一種基于CPLD/FPGA技術的硬件看門狗電路。通過通用的UART接口與處理器進行數據交互，執行喂狗操作，可以通過遠程控制看門狗電路的開啟、關閉。
[0006]本實用新型解決其技術問題所采用的技術方案是:提供一種基于CPLD/FPGA技術的硬件看門狗電路，其特征在于:包括
[0007]UART接口:用于接收、發送指令和消息，
[0008]消息解析模塊:用于對接收到的消息進行解析，如果接收到的消息是“看門狗使能”指令watchdog enab I e，以下簡稱WE )，則打開看門狗功能，如果接收到的消息是“看門狗關閉”指令(watchdog di sab I e，以下簡稱WD )，則關閉看門狗功能，如果接收到的消息是“喂狗”指令(watchdog f eed，以下簡稱WF)，則對閾值判斷模塊的計數器進行清零。
[0009]消息發送模塊:用于將看門狗電路產生的應答消息發送給處理器。
[0010]閾值判斷模塊:內含計數器，用于從收到上一個WF指令開始計數，如果計數到設定的數值時沒有繼續收到WF指令，則發出指令讓復位信號發生器產生一個系統復位信號。
[0011]時鐘處理模塊:將外部輸入的參考時鐘分頻，并為其他模塊提供時鐘信號。
[0012]復位信號發生器:產生復位信號。
[0013]所述UART接口與消息解析模塊連接，消息解析模塊分別與消息發送模塊、閾值判斷模塊和復位信號發生器連接，閾值判斷模塊與復位信號發生器連接，時鐘處理模塊與消息解析模塊、消息發送模塊、閾值判斷模塊和復位信號發生器連接，消息發送模塊連接UART接口。
[0014]本實用新型的有益效果是:與傳統的硬件看門狗電路相比不僅體積小、結構更加簡單，而且成本也更低、工作也更加穩定。
【附圖說明】
[0015]下面結合附圖對本實用新型作進一步的描述。
[0016]圖1是本實用新型的結構方框圖。
【具體實施方式】
[0017]參見附圖，本實用新型一種基于CPLD/FPGA技術的硬件看門狗電路，其特征在于:包括
[0018]UART接口 1:用于接收、發送指令和消息。
[0019]消息解析模塊2:用于對接收到的消息進行解析，如果接收到的消息是“看門狗使能”指令wat chdo g enab I e，以下簡稱WE )，則打開看門狗功能，如果接收到的消息是“看門狗關閉”指令(watchdog di sab I e，以下簡稱WD )，則關閉看門狗功能，如果接收到的消息是“喂狗”指令(watchdog f eed，以下簡稱WF)，則對閾值判斷模塊的計數器進行清零。
[0020]消息發送模塊3:用于將看門狗電路產生的應答消息發送給處理器。
[0021]閾值判斷模塊4:內含計數器，用于從收到上一個WF指令開始計數，如果計數到設定的數值時沒有繼續收到WF指令，則發出指令讓復位信號發生器產生一個系統復位信號。
[0022]時鐘處理模塊6:將外部輸入的參考時鐘分頻，并為其他模塊提供時鐘信號。
[0023]復位信號發生器5:產生復位信號。
[0024]所述UART接口 I與消息解析模塊2連接，消息解析模塊2分別與消息發送模塊3、閾值判斷模塊4和復位信號發生器5連接，閾值判斷模塊4與復位信號發生器5連接，時鐘處理模塊6與消息解析模塊2、消息發送模塊3、閾值判斷模塊4和復位信號發生器5連接，消息發送模塊3連接UART接口 I。
【主權項】
1.一種基于CPLD/FPGA技術的硬件看門狗電路，其特征在于:包括UART接口、消息解析模塊、消息發送模塊、閾值判斷模塊、時鐘處理模塊和復位信號發生器，所述UART接口與消息解析模塊連接，消息解析模塊分別與消息發送模塊、閾值判斷模塊和復位信號發生器連接，閾值判斷模塊與復位信號發生器連接，時鐘處理模塊與消息解析模塊、消息發送模塊、閾值判斷模塊和復位信號發生器連接，消息發送模塊連接UART接口。
【專利摘要】一種基于CPLD/FPGA技術的硬件看門狗電路，UART接口與消息解析模塊連接，消息解析模塊分別與消息發送模塊、閾值判斷模塊和復位信號發生器連接，閾值判斷模塊與復位信號發生器連接，時鐘處理模塊與消息解析模塊、消息發送模塊、閾值判斷模塊和復位信號發生器連接，消息發送模塊連接UART接口。其優點是與傳統的硬件看門狗電路相比不僅體積小、結構更加簡單，而且成本也更低、工作也更加穩定。
【IPC分類】G06F11/07
【公開號】CN204667385
【申請號】CN201520394112
【發明人】潘明剛, 張云超, 王鵬, 石輝, 伍錫利, 鄧國平
【申請人】深圳橋通通信技術有限公司, 青島橋通物聯科技有限公司
【公開日】2015年9月23日
【申請日】2015年6月10日