一種網卡控制電路的制作方法
【技術領域】
[0001]本實用新型涉及網卡控制領域,特別是涉及一種網卡控制電路。
【背景技術】
[0002]服務器,也稱伺服器,是提供計算服務的設備。由于服務器需要響應服務請求,并進行處理,因此一般來說服務器應具備承擔服務并且保障服務的能力。通常情況下,一臺服務器要與多臺子機聯網,接受并處理從子機而來的請求,隨著子機數目以及服務器功能的增加,往往要在一臺服務器上同時設置兩顆網卡。如現有的KTV管理系統中,隨著KTV店面的逐步增多,KTV機頂盒服務器的數量也要相應的增加,在有些KTV服務器上,需要同時使用到兩個網卡,分別作為機頂盒的載包和視頻點播使用。
[0003]當兩顆網卡同時啟用時,服務器的CPU會共用一個網卡串行管理接口 SMI信號對兩網卡進行控制,但如果SMI信號線的布線不合理或由于SMI信號完整性的問題,都可能導致網卡死機。
【實用新型內容】
[0004]本實用新型要解決的技術問題,提供一種網卡控制電路,用于解決現有技術中,兩顆網卡同時使用可能導致網卡死機的問題。
[0005]本實用新型是這樣實現的:
[0006]一種網卡控制電路,包括CPU、第一網卡和第二網卡,所述CPU的SMI時鐘輸出端通過緩沖器連接于第一網卡和第二網卡,CPU的SMI數據輸出端連接于第一網卡和第二網卡,SMI數據傳輸線連接有RC端接匹配。
[0007]進一步的,所述第一網卡和第二網卡的SMI時鐘輸入端分別設置有RC端接匹配。
[0008]進一步的,所述RC端接匹配由一電阻與電容組成,所述電阻與電容串聯,電容的非連接端接地,電阻的非連接端連接所述SMI時鐘輸入端或SMI數據輸入端。
[0009]進一步的,所述RC端接匹配的電阻與電容的串聯阻抗值大于RC端接匹配所連接線路的傳輸線阻抗。
[0010]進一步的,所述緩沖器為同相器。
[0011]本實用新型還可以這樣實現:
[0012]一種網卡控制電路,包括網卡控制器、第一網卡和第二網卡,所述網卡控制器的SMI時鐘輸出端通過緩沖器連接于第一網卡和第二網卡,網卡控制器的SMI數據輸出端連接于第一網卡和第二網卡,SMI數據傳輸線連接有RC端接匹配。
[0013]進一步的,所述第一網卡和第二網卡的SMI時鐘輸入端分別設置有RC端接匹配。
[0014]進一步的,所述RC端接匹配由一電阻與電容組成,所述電阻與電容串聯,電容的非連接端接地,電阻的非連接端連接所述SMI時鐘輸入端或SMI數據輸入端。
[0015]進一步的,所述RC端接匹配的電阻與電容的串聯阻抗值大于RC端接匹配所連接線路的傳輸線阻抗。
[0016]進一步的,所述緩沖器為同相器。
[0017]本實用新型具有如下優點:區別于現有的網卡控制電路,當CPU或網卡控制器的SMI信號同時控制兩個網卡時,易出現死機現象,本實用新型通過緩沖器將SMI時鐘輸出端連接至兩個網卡,提高了 SMI時鐘的驅動能力,同時SMI數據傳輸線連接有RC端接匹配,提高了 SMI數據信號的完整性,從而有效避免了兩網卡同時使用死機的問題。
【附圖說明】
[0018]圖1為現有技術中CPU或網卡控制與網卡的通信信號分類示意圖;
[0019]圖2為本實用新型一實施方式提供的網卡控制電路圖;
[0020]圖3為本實用新型另一實施方式提供的網卡控制電路圖;
[0021]圖4為圖2、圖3中741vcl25內兩未使用緩沖器的連接電路圖。
【具體實施方式】
[0022]為詳細說明本實用新型的技術內容、構造特征、所實現目的及效果,以下結合實施方式并配合附圖詳予說明。
[0023]名詞解釋:
[0024]SMI:SMI (Serial Management Interface)由 IEEE 802.3 定義,其用于讀和寫 PHY的寄存器。該總線包含兩根信號線MDC和MD1。
[0025]MDC: (management data clock),串行管理接口時鐘,始終由STA驅動,并指向PHY,為MD1傳輸數據提供參考時鐘。MDC為非周期性信號,該引腳內部集成了下拉電阻,不需要外接上拉電阻,該引腳不使用時可懸空。
[0026]MD1: (management data input/output),串行管理接口數據,MD1 為三態電路,雙向通信于STA與PHY之間,用于傳輸控制信息和狀態信息。STA_MD10驅動發出控制信息,與MDC保持同步,由PHY完成采樣,PHY_MD10驅動發出狀態信息,與MDC保持同步,由STA完成采樣,設計中即使不使用MD1引腳,也要對該Pin進行上拉。
[0027]請參閱圖1,CPU或網卡控制器(即圖中STA)與網卡(即圖中PHY)的通信信號分有兩類,一類為數據信號,包括MI1、RMI1、GMI1、SGMII,另一類為控制信號,包括SMI信號,其中SMI信號又包括SMI時鐘信號MDC和SMI數據信號MD1 (在下文中使用MDC指代SMI時鐘信號,并使用MD1指代SMI數據信號)。其中,SMI時鐘信號MDC和SMI數據信號MD1是采用兩條不同的線路分開傳輸。
[0028]請參閱圖2,為本實用新型一實施方式提供網卡控制電路的示意圖;該控制電路包括CPU和兩個網卡PHYO和PHYl,其中,CPU的MD1采用菊花鏈拓撲,即CPU的MD1輸出端分別連接于兩個以上網卡PHYO和PHYl,其中,所述MD1輸出端設置了上拉電阻R4,并且在本實施方式中,兩網卡PHYO與網卡PHYl的MD1傳輸線還設置了 RC端接匹配,即圖2中的Rl與Cl,其中,RC端接匹配設置于靠近網卡端(即遠離CPU端);
[0029]同時,所述CPU的MDC —分為二,兩路信號MDCO與MDCl分別通過buffer (緩沖器)UlA和U1B,連接于網卡PHYO與PHY1,其中,UlA和UlB為741vcl25芯片。741vcl25是一種高性能,低功耗,低電壓硅柵CMOS器件,兼容TTL系列。741vcl25有四個非反相緩沖器/線路驅動器三態輸出。三態輸出的控制輸出和使能輸入(nOE)。在nOE高電平時會導致輸出作為一個高阻抗狀態。其電源電壓范圍1.2至3.6伏,接受的輸入電壓高達5.5V,低功耗,輸出驅動能力50歐。
[0030]在本實施方式中,由于在MD1傳輸線上設置于RC端接匹配,從而提高了 MD1的信號完整性,同時,buffer (緩沖器)74LVC125芯片提高了 MDC的驅動能力,有效解決了在電路設計或layout中存在的CPU的驅動能力不足和SMI的信號完整性問題,從而有效避免了兩網卡同時使用死機的問題。經大量實驗結果顯示,本實用新型的測試信號時序具有良好的完整性,并且在設備批量生產中也完全克服了雙網卡死機的問題,本實用新型特別適用于具有兩個以上網卡的PC機或服務器。
[0031]在一實施方式中,所述74LVC125芯片具體為74LVC125APW芯片,但本實用新型中所述緩沖器不僅限于74LVC125或74LVC125APW,凡具有輸出緩沖器功能的同相器均可當作相實用新型中的緩沖器使用。
[0032]請參閱圖3,在本實施方式中,為提高MDC信號的完整性,在一實施方式中,在第一網卡PHYO和第二網卡PHYl的SMI時鐘輸入端分別設置有RC端接匹配,即R2C2與R3C3。
[0033]其中,buffer的選取要考慮管腳電容、信號時延等因素,本實施方式中選用74LVC125APW,74LVC125APW包含四個非反相緩沖器,74LVC125APW的pinl、pin4為數據使能引腳,將其接GND即可。因為74LVC125APW為CMOS工藝,屬于壓控元件,輸入端信號容易受外界干擾,請參閱圖4,所以對于沒有使用的兩路非反相緩沖器,將其使能腳pinlO、pinl3拉高處理,輸入腳pin9、pinl2要接地處理,輸出腳空接即可。其中,為提高buffer電源的穩定性,在本實施方式中,在靠近buffer的電源管腳設置了電源濾波電容C4。
[0034]在上述各實施方式中,所述R1、Cl,R2、C2,R3、C3為端接匹配,在高速數字電路設計中,又叫交流匹配;設傳輸線阻抗為Ztl,一般取R、C串聯阻抗值比Ztl大一些,用以降低功耗,對于周期性不強的信號,如幀脈沖信號,不建議使用交流匹配設計。
[0035]設信號上升時間為k,RC的選取可以參考R*C >仁和R、C串聯阻抗值比Ztl大;本實施方式中Ztl為50 Ω,R選取49.9 Ω,C選擇47pF,R*C大于I?2ns的信號上升時間t ro
[0036]在上述各實施方式中,網卡是由CPU控制的,在一些由網卡控制器(STA)直接控制(或驅動)的網卡的技術方案中,同樣可以使用上述實施方式所采用的方案解決兩個網卡同時使用易死機的問題。即如圖1所示,網卡控制器(即圖1中的STA)的SMI時鐘輸出端通過緩沖器連接于第一網卡PHYO和第二網卡PHY1,網卡控制器(STA)的SMI數據輸出端連接于第一網卡PHYO和第二網卡PHY1,SMI數據傳輸線連接有RC端接匹配,所以,在此就不再重復對由網卡控制器(STA)控制(或驅動)的網卡的技術方案進行說明。
[0037]以上所述僅為本實用新型的實施例,并非因此限制本實用新型的專利范圍,凡是利用本實用新型說明書及附圖內容所作的等效形狀或結構變換,或直接或間接運用在其他相關的技術領域,均同理包括在本實用新型的專利保護范圍內。
【主權項】
1.一種網卡控制電路,包括CPU、第一網卡和第二網卡,其特征在于,所述CPU的SMI時鐘輸出端通過緩沖器連接于第一網卡和第二網卡,CPU的SMI數據輸出端連接于第一網卡和第二網卡,SMI數據傳輸線連接有RC端接匹配。
2.根據權利要求1所述的網卡控制電路,其特征在于,所述第一網卡和第二網卡的SMI時鐘輸入端分別設置有RC端接匹配。
3.根據權利要求1或2所述的網卡控制電路,其特征在于,所述RC端接匹配由一電阻與電容組成,所述電阻與電容串聯,電容的非連接端接地,電阻的非連接端連接所述SMI時鐘輸入端或SMI數據輸入端。
4.根據權利要求3所述的網卡控制電路,其特征在于,所述RC端接匹配的電阻與電容的串聯阻抗值大于RC端接匹配所連接線路的傳輸線阻抗。
5.根據權利要求1所述的網卡控制電路,其特征在于,所述緩沖器為同相器。
6.—種網卡控制電路,包括網卡控制器、第一網卡和第二網卡,其特征在于,所述網卡控制器的SMI時鐘輸出端通過緩沖器連接于第一網卡和第二網卡,網卡控制器的SMI數據輸出端連接于第一網卡和第二網卡,SMI數據傳輸線連接有RC端接匹配。
7.根據權利要求6所述的網卡控制電路,其特征在于,所述第一網卡和第二網卡的SMI時鐘輸入端分別設置有RC端接匹配。
8.根據權利要求6或7所述的網卡控制電路,其特征在于,所述RC端接匹配由一電阻與電容組成,所述電阻與電容串聯,電容的非連接端接地,電阻的非連接端連接所述SMI時鐘輸入端或SMI數據輸入端。
9.根據權利要求8所述的網卡控制電路,其特征在于,所述RC端接匹配的電阻與電容的串聯阻抗值大于RC端接匹配所連接線路的傳輸線阻抗。
10.根據權利要求6所述的網卡控制電路,其特征在于,所述緩沖器為同相器。
【專利摘要】本實用新型公開了一種網卡控制電路,包括CPU、第一網卡和第二網卡,所述CPU的SMI時鐘輸出端通過緩沖器連接于第一網卡和第二網卡,CPU的SMI數據輸出端連接于第一網卡和第二網卡,SMI數據傳輸線連接有RC端接匹配。本實用新型網卡控制電路提高了SMI時鐘的驅動能力和SMI數據信號的完整性,避免了兩網卡同時使用死機的問題。
【IPC分類】G06F11-18
【公開號】CN204576490
【申請號】CN201520300498
【發明人】錢立森, 黃金生, 陳群
【申請人】福建星網視易信息系統有限公司
【公開日】2015年8月19日
【申請日】2015年5月11日