像素單元、結構、結構陣列、讀出電路及控制方法
【專利摘要】一種像素單元、結構、結構陣列、讀出電路及控制方法，所述像素單元包括：非晶硅TFT結構、第一絕緣層、導電層以及第二絕緣層；所述第一絕緣層位于非晶硅TFT結構之上；所述導電層位于所述第一絕緣層和第二絕緣層之間。所述像素單元可以在獲得高質量指紋表皮圖像的同時降低傳感器的成本。
【專利說明】
像素單元、結構、結構陣列、讀出電路及控制方法
技術領域
[0001]本發明涉及指紋圖像采集領域，尤其涉及一種像素單元、結構、結構陣列、讀出電路及控制方法。
【背景技術】
[0002]指紋圖像采集應用廣泛，現有的指紋圖像采集傳感器有CMOS電容式傳感器，如圖1所示，應用于指紋圖像采集時，將手指置于電容傳感器之上，手指的表面指紋紋理可以導致極板感知極板形成的表面分布電容Cl、C2、C3的大小有所區別，探測C1、C2、C3的大小就可以得到手指表面紋理的分布圖像。
[0003]但是，CMOS電容式傳指紋圖像采集傳感器造價相對較高。
【發明內容】
[0004]本發明實施例解決的問題是如何降低指紋圖像采集傳感器成本。
[0005]為解決上述問題，本發明提供一種像素單元、結構、陣列、讀出電路及控制方法。
[0006]本發明實施例提供一種像素單元，包括:TFT結構、第一絕緣層、導電層以及第二絕緣層；
[0007]所述第一絕緣層位于非晶硅TFT結構之上，所述TFT結構包括以下任一種:在非晶硅玻璃基板上實現的TFT結構和采用LTPS工藝實現的TFT結構；
[0008]所述導電層位于所述第一絕緣層和第二絕緣層之間。
[0009]可選的，所述導電層材料包括以下至少一種:ΙΤ0、鉬、鋁。
[0010]本發明實施例還提供一種像素結構，其特征在于，包括:所述的像素單元以及連接單元;
[0011]所述像素單元的導電層與所述非晶硅TFT結構的源極在所述連接單元中電連接。
[0012]本發明實施例還提供一種讀出電路，包括:運算放大器、第一電容、第一控制開關、第二控制開關、第三控制開關、第一采樣開關、第二采樣開關、第一采樣電容以及第二采樣電容；
[0013]所述運算放大器的其中一輸入端適于連接至所述的像素結構的源極；
[0014]所述第一控制開關跨接在所述運算放大器的其中一輸入端和輸出端之間；
[0015]所述第一電容的一端連接至所述運算放大器的一輸入端，所述第一電容的另一端通過所述第二控制開關連接至所述運算放大器的輸出端，通過所述第三控制開關以適于連接第一電壓；
[0016]所述運算放大器的另一輸入端適于連接第二電壓；
[0017]所述第一采樣電容的一端通過所述第一采樣開關連接至所述運算放大器的輸出端，另一端適于連接第三電壓；
[0018]所述第二采樣電容的一端通過所述第二采樣開關連接至所述運算放大器的輸出端，另一端適于連接至所述第三電壓。
[0019]可選的，所述的讀出電路還包括:第二電容；
[0020]所述第二電容的一端連接至所述運算放大器的一輸入端，另一端適于連接至所述第三電壓。
[0021 ]本發明實施例還提供一種像素結構陣列，包括:M行N列所述的像素結構以及射頻單元，M彡2，N彡2 ;
[0022]所述像素結構陣列中每個像素結構的所述第二絕緣層相連接；
[0023]所述像素結構陣列中每個像素結構的所述導電層相連接；
[0024]所述像素結構陣列中每列像素結構的非晶硅TFT的漏極相連接，適于連接至列數據線；
[0025]所述像素結構陣列中每行像素結構的非晶硅TFT的柵極相連接，適于連接至行選線；
[0026]所述射頻單元適于產生覆蓋所述像素結構陣列的射頻信號，產生第四電壓或第五電壓。
[0027]可選的，所述像素結構陣列還包括以下至少一種:防護涂層和保護板；
[0028]所述防護涂層和保護板位于所述第二絕緣層之上，所述防護涂層材料包括三氧化
^-fp O
[0029]可選的，所述保護板的材料包括以下至少一種:陶瓷、藍寶石、玻璃、氧化鋯微晶體。
[0030]本發明實施例還提供一種陣列讀出電路，適于所述的像素結構陣列，包括N個所述的讀出電路，所述陣列讀出電路中讀出電路的所述運算放大器的其中一輸入端連接至所述像素結構陣列中的所述列數據線。
[0031]本發明實施例還提供一種陣列讀出電路的控制方法，包括:
[0032]所述射頻單元產生第四電壓；
[0033]選中所述像素結構陣列的第m行，所述選中通過將所述行選線連接至行選電壓完成；
[0034]像素陣列復位，通過所述像素結構陣列的陣列讀出電路中的每個讀出電路的第一控制開關閉合，第二控制開關斷開，第三控制開關閉合完成；
[0035]像素陣列工作在采樣狀態，此時所述像素結構陣列的陣列讀出電路中的每個讀出電路的第一控制開關斷開，第二控制開關閉合，第三控制開關斷開；
[0036]進行第一狀態采樣，此時第一采樣開關閉合，第二采樣開關斷開；
[0037]在第一狀態采樣結束后，進行第二狀態采樣，此時射頻單元產生第五電壓，第一采樣開關斷開，第二采樣開關閉合。
[0038]可選的，所述行選電壓在選定狀態時高于在非選定狀態時。
[0039]與現有技術相比，本發明的技術方案具有以下優點:
[0040]通過將第一絕緣層置于TFT結構上，將導電層置于第一絕緣層和第二絕緣層之間，使得表皮的溝壑可以通過表皮與非晶娃極板間的分布電容的空間分布來表不，讀出分布電容大小的空間分布，即可感知除表皮的溝壑并產表皮紋圖像，且采用在非晶硅玻璃基板上實現的TFT結構或采用LTPS工藝實現的TFT結構所形成的像素單元、結構及陳列成本較低，從而在獲得高質量表皮圖像的同時降低傳感器的成本。
【附圖說明】
[0041 ]圖1是一種現有的圖像傳感器不意圖；
[0042]圖2是本發明實施例中一種像素結構的剖面圖；
[0043]圖3是本發明實施例中一種像素結構的頂視圖；
[0044]圖4是本發明實施例中一種讀出電路；
[0045]圖5是本發明實施例中一種像素結構陣列及陣列讀出電路示意圖；
[0046]圖6是本發明實施例中一種像素結構陣列讀出電路的工作時序圖。
【具體實施方式】
[0047]如前所述，指紋圖像采集應用廣泛，現有的指紋圖像采集傳感器有CMOS電容式傳感器，如圖1所示，應用于指紋圖像采集時，手指的表面指紋紋理可以導致與極板的像素內感知極板形成的表面分布電容Cl、C2、C3的大小有所區別，探測類似途中所示的Cl、C2、C3的大小空間分布就可以得到手指表面紋理的分布圖像。但是，CMOS電容式傳指紋圖像采集傳感器造價相對較高。
[0048]本發明實施例通過將第一絕緣層置于非晶硅TFT結構上，將導電層至于第一絕緣層和第二絕緣層之間，使得表皮的溝壑可以通過手指表面與導電層、第二絕緣層間的分布電容的空間分布來表不，讀出分布電容大小的空間分布，即可感知出表皮的溝壑并產表皮紋圖像，且采用上述非晶硅TFT結構所形成的像素單元、結構及陳列成本較低，從而在高質量獲得表皮圖像的同時降低傳感器的成本。
[0049]為使本發明的上述目的、特征和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。
[0050]圖2是本發明實施例中一種像素結構的剖面圖。下面結合圖2對本發明實施例進行說明。
[0051]在如圖2所示的實施例中，像素單元包括:TFT結構21、第一絕緣層22、導電層23、第二絕緣層24。第一絕緣層22沉積于非晶硅TFT結構21之上，導電層23位于第一絕緣層22之上，在導電層23之上沉積第二絕緣層24。非晶硅結構21包括:漏極211、柵極212、源極214、半導體層213。
[0052]非晶硅是指結晶構造為非晶質，即硅原子不具有晶體構造、處于無序排列的狀態。利用非晶硅構成TFT通道區域的就是非晶硅TFT。低溫多晶硅技術LTPS (Low TemperaturePoly-silicon)大約在九十年代中期開始走向試用階段。它的最大優勢在于超薄、重量輕、低耗電，可以提供更艷麗的色彩和更清晰的影像。利用上述技術形成的像素單元中一個感知像素的大小可以達到50umX50um，甚至更小。
[0053]通過將第一絕緣層置于非晶硅TFT結構上，將導電層至于第一絕緣層和第二絕緣層之間，使得表皮的溝壑可以通過過手指表面與導電層、第二絕緣層間的分布電容的空間分布來表不，讀出分布電容大小的空間分布，即可感知出表皮的溝壑并產生表皮紋圖像，從而在高質量獲得表皮圖像的同時降低傳感器的成本。
[0054]在具體實施中，導電層的材料可以是ΙΤ0、鉬、鋁中的一種或幾種。
[0055]如圖2所示的實施例中，在連接單元25中，將像素單元的導電層23和非晶硅TFT的源極214電連接。
[0056]圖3是本發明實施例中一種像素結構的頂視圖，非晶硅TFT結構的柵極31、漏極32和源極33的空間位置關系如圖3所示。
[0057]本發明實施例還提供一種讀出電路，圖4是本發明實施例中一種讀出電路，包括:運算放大器41、第一電容C42、第一控制開關K41、第二控制開關K42、第三控制開關K43、第一米樣開關K44、第二米樣開關K45、第一米樣電容C43以及第二米樣電容C44。運算放大器41的負相輸入端連接到像素點結構中非晶硅TFT管的源極，第一控制開關K41跨接在運算放大器41的負相輸入端運算放大器41的輸出端之間，第一電容C42的一端連接至運算放大器41標有負號的輸入端，第一電容C42的另一端通過第二控制開關K42連接至運算放大器41的輸出端，通過所述第三控制開關K43連接到端口 P44，端口 P44連接至第一電壓。運算放大器41標有正號的輸入端適于連接第二電壓。第一采樣電容C43的一端通過所述第一采樣開關K44連接至運算放大器41的輸出端，另一端接地；第二采樣電容C44的一端通過第二采樣開關K45連接至運算放大器41的輸出端，另一端接地。圖中C41為表皮的溝壑可以通過表皮與非晶硅極板間的分布電容，端口 P45連接的電壓為生物體所處的地。端口 P42連接至非晶硅TFT的漏極，端口 P44適于連接至第一電壓。
[0058]在具體實施中，如圖4所示，讀出電路還可以包括第二電容C45。所述第二電容C45的一端連接至運算放大器的正相輸入端，另一端連接至第三電壓。
[0059]本發明實施例還提供一種像素結構陣列，包括M行N列像素結構和射頻單元，M多2，N多2，所述像素結構陣列中每個像素結構的所述第二絕緣層相連接；像素結構陣列中每個像素結構的所述導電層相連接；所述像素結構陣列中每列像素結構的非晶硅TFT的漏極相連接，適于連接至列數據線；所述像素結構陣列中每行像素結構的非晶硅TFT的柵極相連接，適于連接至行選線；所述射頻單元適于產生射頻信號，射頻信號經過手指真皮層反射后，反射波覆蓋手指紋的表面，產生第四電壓或第五電壓。
[0060]在具體實施中，像素點陣列還可以包括防護涂層或保護板，或者兩者均有。前述防護涂層或保護板位于像素點結構陣列的第二絕緣層之上，對像素點陣列起到保護作用。
[0061]在具體實施中，保護板的材料可以是陶瓷、藍寶石、玻璃、氧化鋯微晶體中至少一種。保護板的介電常數越大，像素點陣列的效果越好。
[0062]在具體實施中，防護涂層材料可以是三氧化二鋁。
[0063]在具體實施中，導電層可以使用鉬、鋁或者鉬鋁合金，導電層又稱為金屬感知極板。在具體實施中，射頻信號的幅度可以在50mV至3V之間，射頻信號的頻率范圍可以在IKHz至2MHz之間。
[0064]本發明實施例還提供一種陣列讀出電路，在像素結構陣列的每一列的數據線連接一個前述讀出電路，列數據線連接至讀出電路運算放大器未接入第三電壓輸入端，例如圖4中運算放大器的負相輸入端。
[0065]下面結合圖5對像素結構陣列和陣列讀出電路進行詳細說明。圖5是本發明實施例中一種像素結構陣列及陣列讀出電路示意圖。圖5中，像素結構陣列包括3行3列的像素結構中的非晶硅TFT結構，每一列非晶硅TFT結構的漏極連接至列數據線，如圖5中所示，第一列非晶硅TFT結構的源極連接至第一數據線Datalinel，第二列非晶硅TFT結構的源極連接至第二數據線Dataline2，第三列非晶硅TFT結構的源極連接至第三數據線Dataline3。每一行非晶娃TFT結構的柵極連接至行選線:第一行非晶娃TFT的柵極連接至Line I，第二行非晶硅TFT的柵極連接至Line2，第三行非晶硅TFT的柵極連接至Line3。像素結構陣列中每一個非晶硅TFT結構的源極連接至導電層，也就是金屬感知極板。像素結構陣列還包括射頻單元(未示出)，產生覆蓋像素結構陣列的射頻信號。
[0066]在具體實施中，像素結構陣列的每一條數據線均連接一個讀出電路，圖5中只示出了第一數據線Datalinel所連接的讀出電路。可以理解的是，其他數據線所對應的讀出電路可以采用同樣或類似的結構或者其他能夠讀出像素結構單元數據的結構，所述第一數據線也可以采用其他結構的讀出電路。在本發明一實施例中，第一數據線Datalinel連接至讀出電路中運算放大器未與第三電壓相連的一端。電容Cint為可變電容，可以根據實際應用中的需要進行調節，采樣電容Cr和Cs的一端連接至差分放大電路，將所采集的電壓Vr和Vs進行差分放大，之后進行模數轉換，形成數字信號。其余部分與如圖4中所示的讀出電路相同，在此不再贅述。
[0067]本發明實施例還提供一種讀出電路的控制方法，具體可以包括如下步驟:
[0068]所述射頻單元產生第四電壓；
[0069]選中所述像素結構陣列的第m行，所述選中通過將所述行選線連接至行選電壓完成；
[0070]像素陣列復位，通過所述像素結構陣列的陣列讀出電路中的每個讀出電路的第一控制開關閉合，第二控制開關斷開，第三控制開關閉合完成；
[0071]像素陣列工作在采樣狀態，此時所述像素結構陣列的陣列讀出電路中的每個讀出電路的第一控制開關斷開，第二控制開關閉合，第三控制開關斷開；
[0072]進行第一狀態采樣，此時第一采樣開關閉合，第二采樣開關斷開；
[0073]在第一狀態采樣結束后，進行第二狀態采樣，此時射頻單元產生第五電壓，第一采樣開關斷開，第二采樣開關閉合。
[0074]在具體實施中，行選電壓在選定狀態時可以高于在非選定狀態時。
[0075]圖6是本發明實施例中一種像素結構陣列讀出電路的工作時序圖，下面結合如圖5所示的像素結構陣列和陣列讀出電路和圖6進行詳細介紹其工作原理。
[0076]復位電壓RST控制第一控制開關SI，第二控制開關S2，第三控制開關S3的狀態，在復位電壓為高電平時，第一控制開關和第二控制開關閉合，第三控制開關斷開。采樣控制電壓SHR和SHS控制第一采樣開關和第二采樣開關的狀態，在采樣控制電壓為高電平時，對應的采樣開關閉合。行選電壓Linel和Line2對像素結構陣列的某行像素結構陣列進行選中。在如圖6所示的發明實施例中高電平為選中狀態，圖中只給出了兩個行選電壓Linel和Line2作為示例。當PIRST為高時，像素結構陣列中的每個非晶硅TFT都聯通，將非晶硅TFT漏極的電壓強制為Vres,此時電容Cint的另一端電壓被充電為參考電壓Vref，也就是前述的第三電壓。
[0077]本發明實施例中的像素結構陣列及陣列讀出電路可以應用于采集指紋圖像，在手指接觸像素結構陣列后，產生分布電容，由于人體真皮層導電，因此射頻發射信號在真皮層上會形成相同的平面射頻發射信號電場。此電場通過表皮層與導電層、第二絕緣層間的分布電容的空間分布來表不，形成的分布電容親合到讀出電路中，產生有效的電壓輸出對應于手指表面紋理的變化，從而采集指紋圖像。
[0078]以采集指紋圖像為例，進一步對本發明實施例中像素結構陣列和陣列讀出電路原理進行說明:
[0079]在復位信號RST為高電平時，像素結構陣列進行復位，復位信號RST從高電平變為低電平，由于復位前后各電容上的電荷量不能突變，故根據公式:
[0080]Cfinger*(Vring-Vres)+Cp*(O-Vres)+Cint*(Vref-Vres)=
[0081 ] Cf inger* (Vring-Vres) +Cp* (O-Vres) +Cint* (Vout-Vres)，其中 Cf inger 為分布電容，Vring為射頻單元發射的電壓信號幅度。運算放大器的輸出電壓Vout為Vref，采樣控制電壓SHR變為高電平，第一采樣控制開關S4閉合，在采用控制電壓SHR變為低電平的時刻將這個電壓采集到Cr上。
[0082]在采集完畢后，射頻單元產生的驅動電壓從第三電壓Vringl變為第四電壓Vring2，根據公式:
[0083]Cfinger* (Vringl-Vres)+Cint*(Vref-Vres) = Cfinger*(Vring2-Vres)+Cint*(Vout-Vres)，
[0084]Vout = Cf inger* (Vr ing2_Vr ingl) / Cint+Vref，在米樣控制電壓 SHS 變為低電將這個電壓采集到Cs上。
[0085]這時，Vout(shs)-Vout (shr) = Cfinger* (Vring2_Vringl)/Cint0
[0086]在手指沒有接觸極板時，Cfinger= 0，則 Vout (shs)-Vout (shr) = O。
[0087]手指接觸探測器表面以后
[0088]V (shr) = Vref 和 V (shs) = Cfinger* (Vring2-Vringl) /Cint+Vref 相減得到CfingerX (Vring2_Vringl)/Cint0
[0089]比較手指接觸探測器表面前后的電壓差，可以得到一個與特定點的電容成正比的差分電壓 Cfinger*(Vring2_Vringl)/Cint ；
[0090]將這個電壓用模擬數字轉換器轉換為數字電壓，就可以得到和每一個點的Cfinger成正比的數字圖像，同時也就得到手指紋理的空間分布對應的數字圖像。
[0091]本發明實施例通過將第一絕緣層置于非晶硅TFT結構上，將導電層至于第一絕緣層和第二絕緣層之間，使得表皮的溝壑可以通過手指導電層、第二絕緣層間的分布電容的空間分布來表不，讀出分布電容大小的空間分布，即可感知除表皮的溝壑并產表皮紋圖像，從而在高質量獲得表皮圖像的同時降低傳感器的成本。
[0092]雖然本發明披露如上，但本發明并非限定于此。任何本領域技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與修改，因此本發明的保護范圍應當以權利要求所限定的范圍為準。
【主權項】
1.一種像素單元，其特征在于，包括:TFT結構、第一絕緣層、導電層以及第二絕緣層； 所述第一絕緣層位于TFT結構之上，所述TFT結構包括以下任一種:在非晶硅玻璃基板上實現的TFT結構和采用LTPS工藝實現的TFT結構； 所述導電層位于所述第一絕緣層和第二絕緣層之間。2.根據權利要求1所述的像素單元，其特征在于，所述導電層材料包括以下至少一種:ITO、鉬、鋁。3.一種像素結構，其特征在于，包括:如權利要求1所述的像素單元以及連接單元； 所述像素單元的導電層與所述非晶硅TFT結構的源極在所述連接單元中電連接。4.一種讀出電路，其特征在于，包括:運算放大器、第一電容、第一控制開關、第二控制開關、第三控制開關、第一采樣開關、第二采樣開關、第一采樣電容以及第二采樣電容； 所述運算放大器的其中一輸入端適于連接至如權利要求3所述的像素結構的源極； 所述第一控制開關跨接在所述運算放大器的其中一輸入端和輸出端之間； 所述第一電容的一端連接至所述運算放大器的一輸入端，所述第一電容的另一端通過所述第二控制開關連接至所述運算放大器的輸出端，通過所述第三控制開關以適于連接第一電壓; 所述運算放大器的另一輸入端適于連接第二電壓； 所述第一采樣電容的一端通過所述第一采樣開關連接至所述運算放大器的輸出端，另一端適于連接第三電壓； 所述第二采樣電容的一端通過所述第二采樣開關連接至所述運算放大器的輸出端，另一端適于連接至所述第三電壓。5.根據權利要求4所述的讀出電路，其特征在于，還包括:第二電容； 所述第二電容的一端連接至所述運算放大器的一輸入端，另一端適于連接至所述第三電壓。6.一種像素結構陣列，其特征在于，包括:M行N列如權利要求3所述的像素結構以及射頻單元，M彡2，N彡2 ; 所述像素結構陣列中每個像素結構的所述第二絕緣層相連接； 所述像素結構陣列中每個像素結構的所述導電層相連接； 所述像素結構陣列中每列像素結構的非晶硅TFT的漏極相連接，適于連接至列數據線； 所述像素結構陣列中每行像素結構的非晶硅TFT的柵極相連接，適于連接至行選線； 所述射頻單元適于產生覆蓋所述像素結構陣列的射頻信號，產生第四電壓或第五電壓。7.根據權利要求6所述的像素結構陣列，其特征在于，還包括以下至少一種: 防護涂層和保護板； 所述防護涂層和保護板位于所述第二絕緣層之上，所述防護涂層材料包括三氧化二招O8.根據權利要求6所述的像素結構陣列，其特征在于，所述保護板的材料包括以下至少一種:陶瓷、藍寶石、玻璃、氧化鋯微晶體。9.一種陣列讀出電路，其特征在于，適于如權利要求6至8任一項所述的像素結構陣列，包括N個如權利要求4所述的讀出電路，所述陣列讀出電路中讀出電路的所述運算放大器的其中一輸入端連接至所述像素結構陣列中的所述列數據線。10.一種如權利要求9所述的陣列讀出電路的控制方法，其特征在于，包括: 所述射頻單元產生第四電壓； 選中所述像素結構陣列的第m行，所述選中通過將所述行選線連接至行選電壓完成；像素陣列復位，通過所述像素結構陣列的陣列讀出電路中的每個讀出電路的第一控制開關閉合，第二控制開關斷開，第三控制開關閉合完成； 像素陣列工作在采樣狀態，此時所述像素結構陣列的陣列讀出電路中的每個讀出電路的第一控制開關斷開，第二控制開關閉合，第三控制開關斷開； 進行第一狀態采樣，此時第一采樣開關閉合，第二采樣開關斷開； 在第一狀態采樣結束后，進行第二狀態采樣，此時射頻單元產生第五電壓，第一采樣開關斷開，第二采樣開關閉合。11.根據權利要求10所述的控制方法，其特征在于，所述行選電壓在選定狀態時高于在非選定狀態時。
【文檔編號】G06K9/00GK105989350SQ201510098607
【公開日】2016年10月5日
【申請日】2015年3月5日
【發明人】朱虹, 凌嚴, 林崴平
【申請人】上海籮箕技術有限公司