一種硬盤背板及硬盤指示燈的控制方法和系統的制作方法
【專利摘要】本發明提供了一種硬盤背板及硬盤指示燈的控制方法和系統，該硬盤背板包括：接收單元、觸發單元、FPGA芯片及控制單元；所述接收單元，用于接收外部的上游板卡發送的SFF?8485協議信號，并將所述SFF?8485協議信號發送給所述FPGA芯片；所述觸發單元，用于根據所述SFF?8485協議信號的格式，向所述FPGA芯片發送對應的觸發信號；所述FPGA芯片，用于根據所述觸發單元發送的觸發信號，從預設的至少兩個解析程序中選擇對應的目標解析程序對所述SFF?8485協議信號進行解析；所述控制單元，用于根據所述FPGA芯片發送的解析結果對外部的至少一個硬盤的指示燈進行控制。本方案能夠降低硬盤背板的成本。
【專利說明】
一種硬盤背板及硬盤指示燈的控制方法和系統
技術領域
[0001] 本發明涉及計算機技術領域，特別涉及一種硬盤背板及硬盤指示燈的控制方法和 系統。
【背景技術】
[0002] 硬盤背板作為服務器的一種重要組成部件，用于連接硬盤與上游板卡，其中上游 板卡包括服務器主板、RAID(磁盤陣列）卡或SAS(串行連接小型計算機系統接口）卡等。硬盤 背板上集成有FPGA(現場可編程門陣列）芯片，當硬盤背板接收到上游板卡發送的SFF-8485 協議信號后，FPGA芯片對接收到的SFF-8485協議信號進行解析，硬盤背板根據FPGA芯片的 解析結果控制相連的各個硬盤上的硬盤指示燈。
[0003] 由于SFF-8485協議不是一個完全封閉的協議，用戶在一定程度上能夠自定義數據 傳輸格式，因而不同廠家生產的上游板卡發送的SFF-8485協議信號經常具有不同的格式。 FPGA芯片只有通過與SFF-8485協議信號格式相對應的解析程序才能夠對SFF-8485協議信 號進行解析，從而實現硬盤指示燈的正常工作。
[0004] 由于不同的上游板卡可能具有不同的SFF-8485協議信號格式，為了實現硬盤背板 上的FPGA芯片能夠正常地對上游板卡發送的SFF-8485協議信號進行解析，目前通常采用的 方式是根據上游板卡發送的SFF-8485協議信號的格式，單獨對FPGA芯片中的解析程序進行 開發。
[0005] 針對于現有技術的解決方案，當硬盤背板與具有不同SFF-8485協議信號格式的上 游板卡相連時，均需要單獨對硬盤背板上FPGA芯片中的解析程序進行開發，因而硬盤背板 的成本較高。
【發明內容】
[0006] 本發明實施例提供了一種硬盤背板及硬盤指示燈的控制方法和系統，能夠降低硬 盤背板的成本。
[0007] 本發明實施例提供了一種硬盤背板，包括:接收單元、觸發單元、FPGA芯片及控制 單元；
[0008] 所述接收單元，用于接收外部的上游板卡發送的SFF-8485協議信號，并將所述 SFF-8485協議信號發送給所述FPGA芯片；
[0009] 所述觸發單元，用于根據所述SFF-8485協議信號的格式，向所述FPGA芯片發送對 應的觸發信號；
[0010] 所述FPGA芯片，用于根據所述觸發單元發送的觸發信號，從預設的至少兩個解析 程序中選擇對應的目標解析程序對所述SFF-8485協議信號進行解析，并將解析結果發送給 所述控制單元；
[0011] 所述控制單元，用于根據所述FPGA芯片發送的解析結果對外部的至少一個硬盤的 指示燈進行控制。
[0012] 優選地，
[0013]所述觸發單元包括:撥碼開關；
[0014] 所述撥碼開關上設置有至少一對管腳，每一對所述管腳中的第一管腳與所述FPGA 芯片上的一個1/〇(輸入輸出)接口相連，其中，不同的第一管腳與不同的I/O接口相連；
[0015] 每一對所述管腳根據SFF-8485協議信號的格式被設置為對應的接通狀態或斷開 狀態，其中，各個所述管腳的連接狀態對應于不同格式的SFF-8485協議信號時不完全相同；
[0016] 所述撥碼開關，用于針對于每一對所述管腳，根據該對管腳所處的狀態，通過該對 管腳中的第一管腳向相連的I/O接口發送對應的高電平信號或低電平信號，將各個所述第 一管腳發送的高電平信號或低電平信號的組合作為所述觸發信號。
[0017] 優選地，
[0018]所述FPGA芯片中存儲有至少兩種解析程序以及每一種解析程序與各個I/O接口電 平信號的對應關系；
[0019] 所述PFGA芯片，用于確定與各個所述第一管腳相連的各個I/O接口的電平信號，根 據各個I/O接口的電平信號及所述每一種解析程序與各個I/O接口電平信號的對應關系，從 所述至少兩個解析程序中選擇與所述各個I/O接口的電平信號相對應的目標解析程序，并 通過該目標解析程序對所述接收單元發送的SFF-8485協議信號進行解析。
[0020] 優選地，
[0021] 每一對所述管腳，用于當該對管腳處于連通狀態時，通過該對管腳中的第一管腳 向相連的I/O接口發送低電平信號，當該對管腳處于斷開狀態時，通過該對管腳中的第一管 腳向相連的I/O接口發送高電平信號。
[0022] 優選地，
[0023]所述FPGA芯片，用于通過所述目標解析程序從所述接收單元發送的SFF-8485協議 信號中解析出目標硬盤的標識、工作指示燈控制信號、錯誤指示燈控制信號及連接狀態指 示燈控制信號；
[0024] 所述控制單元，用于根據所述目標硬盤的標識、工作指示燈控制信號、錯誤指示燈 控制信號及連接指示燈控制信號，點亮或熄滅所述目標硬盤上的工作指示燈、錯誤指示燈 及連接狀態指示燈。
[0025] 本發明實施例還提供了一種利用上述實施例提供的任意一種硬盤背板對硬盤指 示燈進行控制的方法，包括：
[0026]通過所述接收單元接收外部的上游板卡發送的SFF-8485協議信號，并將所述SFF-8485 協議信號發送給所述 FPGA 芯片；
[0027]通過所述觸發單元根據所述SFF-8485協議信號的格式，向所述FPGA芯片發送對應 的觸發信號；
[0028]通過所述FPGA芯片根據所述觸發信號，從預設的至少兩個解析程序中選擇對應的 目標解析程序對所述SFF-8485協議信號進行解析，并將解析結果發送給所述控制單元； [0029]通過所述控制單元根據所述FPGA芯片發送的解析結果對外部的至少一個硬盤的 指示燈進行控制。
[0030] 優選地，當所述觸發單元包括撥碼開關時，
[0031] 所述根據所述SFF-8485協議信號的格式，向所述FPGA芯片發送對應的觸發信號包 括：
[0032] 根據所述SFF-8485協議信號的格式將所述撥碼開關上的每一對管腳設置為對應 的狀態，
[0033] 針對于所述撥碼開關上的每一對管腳，根據該對管腳所處的狀態，通過該對管腳 中的第一管腳向相連的所述FPGA芯片上的I/O接口發送對應的高電平信號或低電平信號， 將各個所述第一管腳發送的高電平信號或低電平信號的組合作為所述觸發信號。
[0034]優選地，當所述FPGA芯片中存儲有至少兩種解析程序以及每一種解析程序與各個 I /〇接口電平信號的對應關系時，
[0035] 所述根據所述觸發信號，從預設的至少兩個解析程序中選擇對應的目標解析程序 對所述SFF-8485協議信號進行解析包括：
[0036] 確定與各個所述第一管腳相連的各個I/O接口的電平信號，根據各個I/O接口的電 平信號及所述每一種解析程序與各個I/O接口電平信號的對應關系，從所述至少兩個解析 程序中選擇與所述各個I/O接口的電平信號相對應的目標解析程序，并通過該目標解析程 序對所述接收單元發送的SFF-8485協議信號進行解析。
[0037] 優選地，
[0038]所述解析結果包括：目標硬盤的標識、工作指示燈控制信號、錯誤指示燈控制信號 及連接狀態指示燈控制信號；
[0039]所述根據所述FPGA芯片發送的解析結果對外部的至少一個硬盤的指示燈進行控 制包括:根據所述目標硬盤的標識、工作指示燈控制信號、錯誤指示燈控制信號及連接指示 燈控制信號，點亮或熄滅所述目標硬盤上的工作指示燈、錯誤指示燈及連接狀態指示燈。
[0040] 本發明實施例還提供了一種硬盤指示燈的控制系統，包括:上游板卡、至少一個包 括指示燈的硬盤及上述實施例提供的任意一種硬盤背板；
[0041] 所述上游板卡，用于向所述硬盤背板發送SFF-8485協議信號；
[0042] 所述硬盤，用于接受所述硬盤背板對所述指示燈的控制。
[0043] 本發明實施例提供了一種硬盤背板及硬盤指示燈的控制方法和系統，觸發單元能 夠根據SFF-8485協議信號格式向FPGA芯片發送對應的觸發信號，FPGA芯片根據接收到的觸 發信號選擇相應的解析程序對SFF-8485協議信號進行解析，從而控制單元能夠根據FPGA芯 片的解析結果對硬盤的指示燈進行控制。這樣，硬盤背板能夠根據SFF-8485協議信號的格 式選擇對應的解析程序對SFF-8485協議信號進行解析，從而無需根據上游板卡發送的SFF-8485 協議信號的格式單獨對硬盤背板上的 FPGA 芯片中的解析程序進行開發，節約單獨開發 解析程序的時間和費用，降低了硬盤背板的成本。
【附圖說明】
[0044] 為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現 有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本發明 的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據 這些附圖獲得其他的附圖。
[0045] 圖1是本發明一個實施例提供的一種硬盤背板的示意圖；
[0046] 圖2是本發明一個實施例提供的一種包括撥碼開關的硬盤背板的示意圖；
[0047] 圖3是本發明一個實施例提供的一種硬盤指示燈的控制方法流程圖；
[0048] 圖4是本發明另一個實施例提供的一種硬盤指示燈的控制方法流程圖；
[0049] 圖5是本發明一個實施例提供的一種硬盤指示燈控制的系統示意圖。
【具體實施方式】
[0050] 為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例 中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是 本發明一部分實施例，而不是全部的實施例，基于本發明中的實施例，本領域普通技術人員 在沒有做出創造性勞動的前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。
[0051] 如圖1所示，本發明實施例提供了一種硬盤背板，包括：接收單元101、觸發單元 102、FPGA芯片103及控制單元104;
[0052]所述接收單元101，用于接收外部的上游板卡發送的SFF-8485協議信號，并將所述 SFF-8485協議信號發送給所述FPGA芯片103;
[0053]所述觸發單元102,用于根據所述SFF-8485協議信號的格式，向所述FPGA芯片103 發送對應的觸發信號；
[0054]所述FPGA芯片，用于根據所述觸發單元102發送的觸發信號，從預設的至少兩個解 析程序中選擇對應的目標解析程序對所述SFF-8485協議信號進行解析，并將解析結果發送 給所述控制單元104;
[0055]所述控制單元104,用于根據所述FPGA芯片發送的解析結果對外部的至少一個硬 盤的指示燈進行控制。
[0056]本發明實施例提供了一種硬盤背板，觸發單元能夠根據SFF-8485協議信號格式向 FPGA芯片發送對應的觸發信號，FPGA芯片根據接收到的觸發信號選擇相應的解析程序對 SFF-8485協議信號進行解析，從而控制單元能夠根據FPGA芯片的解析結果對硬盤的指示燈 進行控制。這樣，硬盤背板能夠根據SFF-8485協議信號的格式選擇對應的解析程序對SFF-8485 協議信號進行解析，從而無需根據上游板卡發送的 SFF-8485 協議信號的格式單獨對硬 盤背板上的FPGA芯片中的解析程序進行開發，節約單獨開發解析程序的時間和費用，降低 了硬盤背板的成本。
[0057]在本發明一個實施例中，觸發單元可以包括撥碼開關，撥碼開關上設置有至少一 對管腳，每一對管腳中的第一管腳與FPGA芯片上的一個I/O接口相連，不同的第一管腳連接 不同的I/O接口；根據SFF-8485協議信號的格式將每一對管腳設置為接通狀態或斷開狀態， 其中各個管腳的連接狀態對應于不同格式的SFF-8485協議信號時不完全相同；撥碼開關上 各對管腳的連接狀態設置完成后，各對管腳中的第一管腳根據該對管腳所處的連接狀態向 相連的I/O接口發送高電平信號或低電平信號，將各個第一管腳發送的高電平信號或低電 平信號的組合作為觸發信號發送給FPGA芯片。由于每一對管腳有接通和斷開兩種連接狀 態，接通狀態和斷開狀態下第一管腳分別發送不同的電平信號，通過多對管腳連接狀態的 組合可以形成多組不同的電平信號，從而實現向PFGA芯片發送對應于不同SFF-8485協議信 號格式的觸發信號。
[0058]在本發明實施例中，如圖2所示，撥碼開關202上設置有8對光腳管腳，管腳11與管 腳12為一對管腳，管腳21與管腳22為一對管腳，管腳31與管腳32為一對管腳，管腳41與管腳 42為一對管腳，管腳51與管腳52為一對管腳，管腳61與管腳62為一對管腳，管腳71與管腳72 為一對管腳，管腳81與管腳82為一對管腳;作為第一管腳的管腳11、管腳21、管腳31、管腳 41、管腳51、管腳61、管腳71及管腳81分別與FPGA芯片上的I/O接口 2031至I/O接口 2038相 連;8個第一管腳均通過電阻R與電源V相連;管腳12、管腳22、管腳32、管腳42、管腳52、管腳 62、管腳72及管腳82均接地。
[0059] 針對于圖2所示8對管腳中的任意一對管腳，比如管腳11和管腳12,當管腳11與管 腳12斷開時，管腳11端為高電平，相應的I/O接口 2031接收到的為高電平；當管腳11與管腳 12接通時，管腳11端為低電平，相應地I/O接口 2031接收到的為低電平，通過改變管腳11與 管腳12之間的連接狀態，管腳11可以向I/O接口 2031發送兩種不同的電平信號。每一對管腳 具有接通和斷開兩種連接狀態，根據8對管腳的連接狀態可以將撥碼開關202劃分為256種 狀態，相應地可以向FPGA芯片發送256組不同的電平信號。
[0060] 根據SFF-8485協議信號的格式類型，從撥碼開關202的256種狀態中選擇對應數量 的狀態與各個類型的SFF-8485協議信號相對應，撥碼開關202的一個狀態對應一種類型的 SFF-8485協議信號。
[00611例如，共有3中不同格式類型的SFF-8485協議信號，分別為格式1、格式2及格式3， 選擇撥碼開關202的狀態1與格式1相對應，撥碼開關202的狀態2與格式2相對應，撥碼開關 202的狀態3與格式3相對應，其中撥碼開關202的狀態1為管腳11與管腳12接通，其他7對管 腳均斷開;撥碼開關202的狀態2為管腳11與管腳12接通，管腳21與管腳22接通，其他6對管 腳均斷開;撥碼開關202的狀態3為管腳11與管腳12接通，管腳21與管腳22接通，管腳31與管 腳32接通，其他5對管腳均斷開。當撥碼開關202處于狀態1時，I/O接口2031接收到的為低電 平信號，其他7個I/O接口接收到的均為高電平信號；當撥碼開關202處于狀態2是，I/O接口 2031和I/O接口 2032接收到的為低電平信號，其他6個I/O接口接收到的均為高電平信號；當 撥碼開關202處于狀態3時，I/O接口 2031、I/O接口 2032及I/O接口 2033接收到的為低電平信 號，其他5個I/O接口接收到的均為高電平信號。SFF-8485協議信號的格式類型與撥碼開關 狀態及各I/O接口接收到電平信號情況的對應關系如下表1所示，其中表1如下：
[0062]表 1
[0064]當確定與硬盤背板相連的上游板卡發送的SFF-8485協議信號的格式類型后，根據 表1所示的對應關系，確定與該SFF-8485協議信號的格式類型相對應的撥碼開關狀態，將撥 碼開關202的調節至對應的狀態。例如，當上游板卡向硬盤背板發送的SFF-8485協議信號的 格式類型為格式1時，將管腳11與管腳12接通，其他7對管腳均斷開，將撥碼開關202調節至 狀態1。
[0065]在本發明一個實施例中，FPGA芯片中預先存儲有至少一種解析程序，不同解析程 序能夠對不同格式的SFF-8485協議信號進行解析，FPGA芯片中還存儲有每一中解析程序與 各個I/O接口電平信號的對應關系。FPGA芯片接收到SFF-8485協議信號后，確定各個I/O接 口的電平信號，根據各個I/O接口的電平信號及每一種解析程序與各個I/O接口電平信號的 對應關系，選擇與確定出的各個I/O接口的電平信號相對應的目標解析程序，通過該目標解 析程序對SFF-8485協議信號進行解析。
[0066]例如，如圖2所示，FPGA芯片203中存儲有3中解析程序，分別為解析程序A、解析程 序B及解析程序C，其中解析程序A能夠解析格式1類型的SFF-8485協議信號，解析程序B能夠 解析格式2類型的SFF-8485協議信號，解析程序C能夠解析格式3類型的SFF-8485協議信號。 FPGA芯片203中還存儲有如下表2所示的各I/O接口電平信號與每一個解析程序的對應關 系，其中表2如下：
[0067]表 2
[0069] 當FPGA芯片203接收到SFF-8485協議信號后，確定此時I/O接口 2031至I/O接口 2038共8個I/O接口的電平狀態，通過表2所示的對應關系確定出與8個I/O接口的電平狀態 相對應的解析程序，將該解析程序作為目標解析程序，通過該目標解析程序對接收到的 SFF-8485協議信號進行解析。例如，FPGA芯片203接收到SFF-8485協議信號后，此時I/O接口 2031至I/O接口 2038這8個I/O接口中I/O接口 2031為低電平，其他7個I/O接口為高電平，則 確定解析程序A為目標解析程序，通過解析程序A對接收到的SFF-8485協議信號進行解析。
[0070]在本發明實施例中，FPGA芯片通過目標解析程序對SFF-8485協議信號進行解析， 解析結果中包括目標硬盤的標識，工作指示燈控制信號、錯誤指示燈控制信號及連接狀態 指示燈控制信號，其中目標硬盤的標識為該條SFF-8485協議信號所要控制的硬盤地址，工 作指示燈用于指示目標硬盤是否正在工作，錯誤指示燈用于指示目標硬盤是否發生錯誤， 連接狀態指示燈用于指示目標硬盤是否與硬盤背板連接。
[0071] 例如，硬盤背板共連接有4個硬盤，分別為硬盤1至硬盤4，FPGA芯片對SFF-8485協 議信號進行解析后，獲得目標硬盤的標識為硬盤1，工作指示燈控制信號為熄滅，錯誤指示 燈控制信號為點亮，連接狀態指示燈控制信號為點亮，控制單元根據FPGA芯片的解析結果， 將硬盤1的工作指示燈熄滅，將錯誤指示燈點亮，將連接狀態燈點亮，這樣用戶通過觀察硬 盤1的3個指示燈便可以確認硬盤1由于發生錯誤而停止工作，同時硬盤1與硬盤背板處于接 通狀態。
[0072] 如圖3所示，本發明一個實施例提供了一種利用本發明實施例提供的任意一種硬 盤背板對硬盤指示燈進行控制的方法，包括：
[0073]步驟301:通過所述接收單元接收外部的上游板卡發送的SFF-8485協議信號，并將 所述SFF-8485協議信號發送給所述FPGA芯片；
[0074]步驟302:通過所述觸發單元根據所述SFF-8485協議信號的格式，向所述FPGA芯片 發送對應的觸發信號；
[0075]步驟303:通過所述FPGA芯片根據所述觸發信號，從預設的至少兩個解析程序中選 擇對應的目標解析程序對所述SFF-8485協議信號進行解析，并將解析結果發送給所述控制 單元；
[0076] 步驟304:通過所述控制單元根據所述FPGA芯片發送的解析結果對外部的至少一 個硬盤的指示燈進行控制。
[0077]本發明實施例提供了一種硬盤指示燈的控制方法，根據FPGA芯片接收到的SFF-8485 協議信號的格式，向 FPGA 芯片發送對應的觸發信號， FPGA 芯片根據接收到的觸發信號 選擇與SFF-8485協議信號的格式相對應的解析程序作為目標解析程序，進而通過目標解析 程序對SFF-8485協議信號進行解析，根據解析結果對硬盤的指示燈進行控制。這樣，根據 SFF-8485協議信號的格式選擇不同的解析程序對其進行解析，針對于在對不同格式的SFF-8485 協議信號無需對 FPGA 芯片 中的解析程序進行單獨開發 ，節省了單獨開發 FPGA 芯片中的 解析程序的時間和費用，從而降低了硬盤背板的成本。
[0078] 為使本發明的目的、技術方案和優點更加清楚，下面結合附圖及具體實施例對本 發明作進一步地詳細描述。
[0079] 如圖4所示，本發明實施例提供了一種硬盤指示燈的控制方法，該方法可以包括以 下步驟：
[0080] 步驟401:根據上游板卡的類型，確定SFF-8485協議信號的格式類型。
[0081] 在本發明一個實施例中，硬盤背板用于連接上游板卡和硬盤，上游板卡的廠家或 類型不同時，上游板卡發送給硬盤背板的SFF-8485協議信號的格式也不相同，確定硬盤背 板所要連接的上游板卡后，根據上游板卡的類型，確定上游板卡發送的SFF-8485協議信號 的格式類型。
[0082] 例如，硬盤背板一端與主板相連，另一端與4個硬盤相連，根據主板的生產廠家確 定主板硬盤背板發送的SFF-8485協議信號的格式類型為格式1。
[0083]步驟402:根據SFF-8485協議信號的格式類型，調整撥碼開關的狀態，撥碼開關根 據所處的狀態向FPGA芯片發送對應的觸發信號。
[0084]在本發明一個實施例中，確定SFF-8485協議信號的格式類型后，根據預先定義的 SFF-8485協議信號的格式類型與撥碼開關狀態的對應關系，調整撥碼開關上各對管腳的連 接狀態，使撥碼開關的狀態與SFF-8485協議信號的格式類型向對應;撥碼開關狀態調整完 成后，在硬盤背板開始工作后，撥碼開關根據所處的狀態，持續向FPGA芯片發送對應的觸發 信號。
[0085]例如，預先定義如表1所示的SFF-8485協議信號的格式與撥碼開關狀態的對應關 系，當確定主板發送的SFF-8485協議信號的格式類型為格式1后，根據表1所示對應關系，將 圖2所示的撥碼開關202上的管腳11與管腳12接通，將其他的7對管腳都斷開，這樣將撥碼開 關202調整至與格式1相對應的狀態1。將撥碼開關202調整狀態1后，當硬盤背板開始工作 后，管腳11持續向I/O接口 2031發送低電平信號，管腳21至管腳81分別持續向I/O接口 2032 至I/O接口 2038發送高電平信號，使FPGA芯片上的I/O接口 2031為低電平，其他7個I/O接口 為高電平。
[0086]步驟403:接收上游板卡發送的SFF-8485協議信號，并將接收到的SFF-8485協議信 號發送給FPGA芯片。
[0087]在本發明一個實施例中，如圖1所示，接收單元201實時接收上游板卡發送的SFF-8485 協議信號， 接收到SFF-8485 協議信號后 ，即時將接收到的 SFF-8485 協議信號發送給 FPGA 芯片 203。
[0088]例如，接收單元實時接收與硬盤背板相連的主板發送的SFF-8485協議信號，接收 到SFF-8485協議信號后將其發送給FPGA芯片。
[0089]步驟404:根據觸發信號選擇目標解析程序，通過目標解析程序對SFF-8485協議信 號進行解析。
[0090] 在本發明一個實施例中，FPGA芯片中預先存儲有至少一個解碼程序，以及每一個 解碼程序與各個I/O接口電平信號的對應關系，當FPGA芯片接收到SFF-8485協議信號后，確 定當前時間各個I/O接口的電平信號，根據每一個解碼程序與各個I/O接口電平信號的對應 關系，確定與當期時間各個I/O接口的電平信號相對應的解碼程序為目標解碼程序，通過目 標解碼程序對接收單元發送的SFF-8485協議信號進行解碼處理，并將解碼結果發送給處理 單元。
[0091] 例如，在FPGA芯片中預先存儲3個解碼程序，分別為解碼程序A、解碼程序B和解碼 程序C，并在FPGA芯片中存儲如表2所示的解碼程序與各個I/O接口電平信號的對應關系。當 FPGA芯片接收到接收單元發送的格式類型為格式1的SFF-8485協議信號后，FPGA芯片確定 出I/O接口 2031為低電平，其他7個I/O接口為高電平后，根據表2所示的對應關系，將預先存 儲的解碼程序A確定為目標解碼程序，通過解碼程序A對格式類型為格式1的SFF-8485協議 信號進行解析，解析結果為目標硬盤的標識為硬盤1，工作指示燈控制信號為熄滅，錯誤指 示燈控制信號為點亮，連接狀態指示燈控制信號為點亮，將解析出的結果發送給控制單元。 [0092]步驟405:根據FPGA芯片的解析結果，對硬盤的指示燈進行控制。
[0093]在本發明一個實施例中，控制單元接收FPGA芯片發送的解析結果，根據接收到的 解析結果對相應的硬盤的指示燈進行控制。
[0094]例如，控制單元接收到FPGA芯片發送的包括目標硬盤的標識為硬盤1，工作指示燈 控制信號為熄滅，錯誤指示燈控制信號為點亮，連接狀態指示燈控制信號為點亮的解析結 果后，將與硬盤背板相連的4個硬盤中的硬盤1的工作指示燈熄滅，將錯誤指示燈點亮，將連 接狀態燈點亮。
[0095]如圖5所示，本發明一個實施例提供了一種硬件指示燈控制的系統，包括:上游板 卡501、至少一個包括指示燈的硬盤503及本發明實施例提供的任意一種硬盤背板502; [0096] 所述上游板卡501，用于向所述硬盤背板502發送SFF-8485協議信號；
[0097]所述硬盤503，用于接受所述硬盤背板502對所述指示燈的控制。
[0098]本發明提供的各個實施例，至少具有如下有益效果：
[0099] 1、本發明實施例中，觸發單元能夠根據SFF-8485協議信號格式向FPGA芯片發送對 應的觸發信號，FPGA芯片根據接收到的觸發信號選擇相應的解析程序對SFF-8485協議信號 進行解析，從而控制單元能夠根據FPGA芯片的解析結果對硬盤的指示燈進行控制。這樣，硬 盤背板能夠根據SFF-8485協議信號的格式選擇對應的解析程序對SFF-8485協議信號進行 解析，從而無需根據上游板卡發送的SFF-8485協議信號的格式單獨對硬盤背板上的FPGA芯 片中的解析程序進行開發，節約單獨開發解析程序的時間和費用，降低了硬盤背板的成本。
[0100] 2、本發明實施例中，FPGA芯片中存儲有多重解碼程序，通過撥碼開關控制FPGA芯 片解碼時采用的解碼程序，這樣在不重新開發硬盤背板上FPGA芯片中解碼程序的前提下， 硬盤背板與多種上游板卡相連時都能夠正常工作，提高了硬盤背板的通用性。
[0101] 3、本發明實施例中，現有硬盤背板的FPGA芯片上有很多空閑的I/O接口，撥碼開關 的管腳與FPGA芯片上空閑的I/O接口相連，相對于現有的硬盤背板無需更換FPGA芯片，提高 了 FPGA芯片上I/0接口的利用率。
[0102] 4、本發明實施例中，通過撥碼開關上各對管腳連接狀態的組合可以形成多組不同 的電平信號，例如當撥碼開關包括8對管腳時可以形成256組不同的電平信號，通過更換包 括更多管腳的撥碼開關可以進一步提高電平信號的組數，從而使本發明實施例提供的硬板 背板適用于更多種類的上游背板，提高了該硬盤背板的適用性。
[0103]需要說明的是，在本文中，諸如第一和第二之類的關系術語僅僅用來將一個實體 或者操作與另一個實體或操作區分開來，而不一定要求或者暗示這些實體或操作之間存在 任何這種實際的關系或者順序。而且，術語"包括"、"包含"或者其任何其他變體意在涵蓋非 排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設備不僅包括那些要素， 而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設備所固 有的要素。在沒有更多限制的情況下，由語句"包括一個〃....."限定的要素，并不排 除在包括所述要素的過程、方法、物品或者設備中還存在另外的相同因素。
[0104]本領域普通技術人員可以理解:實現上述方法實施例的全部或部分步驟可以通過 程序指令相關的硬件來完成，前述的程序可以存儲在計算機可讀取的存儲介質中，該程序 在執行時，執行包括上述方法實施例的步驟;而前述的存儲介質包括:ROM、RAM、磁碟或者光 盤等各種可以存儲程序代碼的介質中。
[0105]最后需要說明的是：以上所述僅為本發明的較佳實施例，僅用于說明本發明的技 術方案，并非用于限定本發明的保護范圍。凡在本發明的精神和原則之內所做的任何修改、 等同替換、改進等，均包含在本發明的保護范圍內。
【主權項】
1. 一種硬盤背板，其特征在于，包括:接收單元、觸發單元、現場可編程門陣列FPGA芯片 及控制單元； 所述接收單元，用于接收外部的上游板卡發送的SFF-8485協議信號，并將所述SFF-8485協議信號發送給所述FPGA芯片； 所述觸發單元，用于根據所述SFF-8485協議信號的格式，向所述FPGA芯片發送對應的 觸發信號； 所述FPGA芯片，用于根據所述觸發單元發送的觸發信號，從預設的至少兩個解析程序 中選擇對應的目標解析程序對所述SFF-8485協議信號進行解析，并將解析結果發送給所述 控制單元； 所述控制單元，用于根據所述FPGA芯片發送的解析結果對外部的至少一個硬盤的指示 燈進行控制。2. 根據權利要求1所述的硬盤背板，其特征在于， 所述觸發單元包括:撥碼開關； 所述撥碼開關上設置有至少一對管腳，每一對所述管腳中的第一管腳與所述FPGA芯片 上的一個輸入輸出I/O接口相連，其中，不同的第一管腳與不同的I/O接口相連； 每一對所述管腳根據SFF-8485協議信號的格式被設置為對應的接通狀態或斷開狀態， 其中，各個所述管腳的連接狀態對應于不同格式的SFF-8485協議信號時不完全相同； 所述撥碼開關，用于針對于每一對所述管腳，根據該對管腳所處的狀態，通過該對管腳 中的第一管腳向相連的I/O接口發送對應的高電平信號或低電平信號，將各個所述第一管 腳發送的高電平信號或低電平信號的組合作為所述觸發信號。3. 根據權利要求2所述的硬盤背板，其特征在于， 所述FPGA芯片中存儲有至少兩種解析程序以及每一種解析程序與各個I/O接口電平信 號的對應關系； 所述PFGA芯片，用于確定與各個所述第一管腳相連的各個I/O接口的電平信號，根據各 個I/O接口的電平信號及所述每一種解析程序與各個I/O接口電平信號的對應關系，從所述 至少兩個解析程序中選擇與所述各個I/O接口的電平信號相對應的目標解析程序，并通過 該目標解析程序對所述接收單元發送的SFF-8485協議信號進行解析。4. 根據權利要求2所述的硬盤背板，其特征在于， 每一對所述管腳，用于當該對管腳處于連通狀態時，通過該對管腳中的第一管腳向相 連的I/O接口發送低電平信號，當該對管腳處于斷開狀態時，通過該對管腳中的第一管腳向 相連的I/O接口發送高電平信號。5. 根據權利要求1至5中任一所述的硬盤背板，其特征在于， 所述FPGA芯片，用于通過所述目標解析程序從所述接收單元發送的SFF-8485協議信號 中解析出目標硬盤的標識、工作指示燈控制信號、錯誤指示燈控制信號及連接狀態指示燈 控制信號； 所述控制單元，用于根據所述目標硬盤的標識、工作指示燈控制信號、錯誤指示燈控制 信號及連接指示燈控制信號，點亮或熄滅所述目標硬盤上的工作指示燈、錯誤指示燈及連 接狀態指示燈。6. -種利用權利要求1至5中任一所述硬盤背板對硬盤指示燈進行控制的方法，其特征 在于，包括： 通過所述接收單元接收外部的上游板卡發送的SFF-8485協議信號，并將所述SFF-8485 協議信號發送給所述FPGA芯片； 通過所述觸發單元根據所述SFF-8485協議信號的格式，向所述FPGA芯片發送對應的觸 發信號； 通過所述FPGA芯片根據所述觸發信號，從預設的至少兩個解析程序中選擇對應的目標 解析程序對所述SFF-8485協議信號進行解析，并將解析結果發送給所述控制單元； 通過所述控制單元根據所述FPGA芯片發送的解析結果對外部的至少一個硬盤的指示 燈進行控制。7. 根據權利要求6所述的方法，其特征在于，當所述觸發單元包括撥碼開關時， 所述根據所述SFF-8485協議信號的格式，向所述FPGA芯片發送對應的觸發信號包括： 根據所述SFF-8485協議信號的格式將所述撥碼開關上的每一對管腳設置為對應的狀 態， 針對于所述撥碼開關上的每一對管腳，根據該對管腳所處的狀態，通過該對管腳中的 第一管腳向相連的所述FPGA芯片上的I/O接口發送對應的高電平信號或低電平信號，將各 個所述第一管腳發送的高電平信號或低電平信號的組合作為所述觸發信號。8. 根據權利要求7所述的方法，其特征在于，當所述FPGA芯片中存儲有至少兩種解析程 序以及每一種解析程序與各個I/O接口電平信號的對應關系時， 所述根據所述觸發信號，從預設的至少兩個解析程序中選擇對應的目標解析程序對所 述SFF-8485協議信號進行解析包括： 確定與各個所述第一管腳相連的各個I/O接口的電平信號，根據各個I/O接口的電平信 號及所述每一種解析程序與各個I/O接口電平信號的對應關系，從所述至少兩個解析程序 中選擇與所述各個I/O接口的電平信號相對應的目標解析程序，并通過該目標解析程序對 所述接收單元發送的SFF-8485協議信號進行解析。9. 根據權利要求6至8中任一所述的方法，其特征在于， 所述解析結果包括：目標硬盤的標識、工作指示燈控制信號、錯誤指示燈控制信號及連 接狀態指示燈控制信號； 所述根據所述FPGA芯片發送的解析結果對外部的至少一個硬盤的指示燈進行控制包 括:根據所述目標硬盤的標識、工作指示燈控制信號、錯誤指示燈控制信號及連接指示燈控 制信號，點亮或熄滅所述目標硬盤上的工作指示燈、錯誤指示燈及連接狀態指示燈。10. -種硬盤指示燈的控制系統，其特征在于，包括:上游板卡、至少一個包括指示燈的 硬盤及權利要求1至5中任一所述的硬盤背板； 所述上游板卡，用于向所述硬盤背板發送SFF-8485協議信號； 所述硬盤，用于接受所述硬盤背板對所述指示燈的控制。
【文檔編號】G06F1/16GK105912076SQ201610246744
【公開日】2016年8月31日
【申請日】2016年4月20日
【發明人】劉棟
【申請人】浪潮電子信息產業股份有限公司