計算機系統、可適性休眠控制模塊及其控制方法

計算機系統、可適性休眠控制模塊及其控制方法
【專利摘要】一種計算機系統、可適性休眠控制模塊及其控制方法。計算機系統包括中央處理器、輔助處理器及連接中央處理器與輔助處理器的JTAG連接端口。輔助處理器于接收休眠觸發信號時，執行休眠程序，以備份計算機系統的當前狀態并關閉計算機系統，并于接收喚醒觸發信號時，依據對應中央處理器的喚醒數據來執行喚醒程序，以使計算機系統恢復至執行休眠程序前的狀態。本發明經由以輔助處理器取代中央處理器來執行休眠程序及喚醒程序，可使計算機系統實現快速開機功能，并可于不修改操作系統或啟動程序的狀況下使快速開機功能適用于不同類型的中央處理器。
【專利說明】
計算機系統、可適性休眠控制模塊及其控制方法
技術領域
[0001]本實用新型涉及一種計算機系統、控制模塊及控制方法有關，特別涉及一種具可適性休眠控制功能的計算機系統、可適性休眠控制模塊及可適性休眠控制方法。
【背景技術】
[0002]現有進階組態與電源接口(AdvancedConfigurat1n and Power Interface，ACPI)標準是當前最常見的電源管理規格。藉由此ACPI標準，令研發人員可以更便捷地對計算機系統進行電源管理。
[0003]于ACPI標準中，計算機系統的睡眠狀態(Sleeping States，S-States)包括SO、S1、S2、S3、S4或S5六種模式。于此僅針對較為常用的SO、S3及S4三種模式進行介紹。
[0004]于SO模式下，計算機系統為正常開機運作的狀態。
[0005]S3模式又稱為待機(Standby)模式或掛到主記憶體(Suspend to RAM, STR)模式，于待機模式下，一計算機系統僅提供電力至一主記憶體，而停止供電至其他裝置以節省電力。當計算機系統離開待機模式時，由于該主記憶體中仍儲存有該計算機系統進入待機模式前的所有狀態數據，該計算機系統不須重載各種軟件(如驅動程序或操作系統)或重新進行初始化即可直接運作，而可實現快速開機功能并恢復至進入待機模式前的狀態。
[0006]更詳細地，由于該主記憶體為揮發性記憶體(volatile memory)，故該計算機系統須在進入待機模式后持續供電至該主記憶體。一旦該主記憶體被斷電，將導致儲存于該主記憶體的所有數據(包括該計算機系統的狀態數據)消失，如此將使得該計算機系統無法于離開待機模式后實現快速開機功能及恢復至進入待機模式前的狀態。
[0007]S4模式又稱為休眠(Hibernate)模式或掛到硬盤(Suspend to Disk，STD)模式。請參閱圖1A及圖1B，圖1A為現有休眠模式的第一示意圖，圖1B為現有休眠模式的第二示意圖，用以說明現有計算機系統進入休眠模式及離開休眠模式的運作方式。
[0008]如圖1A所示，現有計算機系統I包括一中央處理器10、一主記憶體12及一硬盤
14。該主記憶體12中儲存有對應該現有計算機系統I當前狀態的一狀態數據120。
[0009]該硬盤14儲存有一休眠程序140。該休眠程序140是專用于特定的該中央處理器10。具體而言，該休眠程序140是該現有計算機系統I的操作系統(Operating system,OS)或開機程序(bootloader)的一部分。
[0010]當該中央處理器10收到一休眠觸發信號時，可執行該休眠程序140以使該現有計算機系統10進入休眠模式。具體而言，該中央處理器10于執行該休眠程序140后，可將該狀態數據120備份至該硬盤14以作為一備份狀態數據120’，并停止供電至該現有計算機系統I的所有裝置(包括該主記憶體12)以節省電力。
[0011]當已進入休眠模式的該中央處理器10收到一喚醒觸發信號時，可執行該休眠程序140以離開休眠模式。具體而言，該中央處理器10被喚醒并執行該休眠程序140后，可自該硬盤14載入該備份狀態數據120’至該主記憶體12以作為該狀態數據120(如圖1B所示)，并重新開啟其他裝置。
[0012]藉此，該現有計算機系統I可實現快速開機功能，并可藉由該備份狀態數據120’，于被喚醒后快速恢復當前狀態為進入休眠模式前的狀態。并且，由于該現有計算機系統I于休眠模式下對所有裝置停止供電，因此休眠模式為睡眠狀態中最省電的模式。
[0013]然而，由于該休眠程序140是專用于特定的該中央處理器10。當該現有計算機系統I的制造商欲推出使用新的中央處理器(即，與該中央處理器10不同類型的另一中央處理器)的該現有計算機系統I時，系統制造商的研發人員須對該休眠程序140進行大幅度的修改，以使該休眠程序140可適用于新的該中央處理器。并且，由于該休眠程序140是操作系統或開機程序的一部分，更增添了前述修改的難度及復雜度。
[0014]所以，現有休眠模式執行方案存在上述可適性過低的問題，而亟待更有效的解決方案被提出。

【發明內容】

[0015]本發明的主要目的，是在于提供一種計算機系統、可適性休眠控制模塊及可適性休眠控制方法，可適用于不同類型的中央處理器。
[0016]為達上述目的，本發明是提供一種計算機系統，包括一 JTAG連接端口、電性連接該JTAG連接端口的一中央處理器及連接該JTAG連接端口的一輔助處理器。該輔助處理器具有對應該中央處理器的一喚醒數據。其中，該輔助處理器于接收一休眠觸發信號時發送一休眠控制信號至該中央處理器，藉由對該中央處理器的控制來執行一休眠程序，該休眠程序包括備份該計算機系統當前的一狀態數據并關閉該計算機系統；并且，該輔助處理器于接收一喚醒觸發信號時發送一喚醒控制信號至該中央處理器，藉由對該中央處理器的控制來依據該喚醒數據執行一喚醒程序，該喚醒程序包括使該計算機系統恢復至執行該休眠程序前的狀態。
[0017]承上所述，其中更包括:一主記憶體，電性連接該中央處理器，儲存該狀態數據；及一非揮發性記憶體，電性連接該中央處理器；該輔助處理器于執行該休眠程序時備份該狀態數據至該非揮發性記憶體以作為一備份狀態數據，并于執行該喚醒程序時，依據該喚醒數據自該非揮發性記憶體讀取該備份狀態數據，并載入至該主記憶體以作為該狀態數據。
[0018]承上所述，其中該喚醒數據包括對應該中央處理器的一暫存器數據地址、該主記憶體的一存取數據地址及該非揮發性記憶體的一映射地址，其中該映射地址對應至該存取數據地址。
[0019]承上所述，其中該輔助處理器于執行該喚醒程序時，令該中央處理器依據該暫存器數據地址運作并啟動該計算機系統，并自該非揮發性記憶體的該映射地址讀取該備份狀態數據，并載入至該主記憶體的該存取數據地址。
[0020]承上所述，其中該喚醒數據是一文字文件或一二元文件；該喚醒數據是儲存于該輔助處理器的一記憶體、該非揮發性記憶體或連接該中央處理器的一外部記憶體。
[0021]承上所述，其中該JTAG連接端口連接一 JTAG連接元件的一端，該輔助處理器連接該JTAG連接元件的另一端；該中央處理器支援聯合測試工作群組技術。
[0022]承上所述，其中更包括一觸發元件，連接該中央處理器或該輔助處理器，該觸發元件于接受外部操作時產生該休眠觸發信號或該喚醒觸發信號。
[0023]本發明進一步提供一種可適性休眠控制模塊，包括經由一 JTAG連接元件連接一計算機系統的一 JTAG連接端口的一輔助連接端口及電性連接該輔助連接端口的一輔助處理器。該輔助處理器具有對應該中央處理器的一喚醒數據。其中該JTAG連接端口電性連接該計算機系統的一中央處理器。其中，該輔助處理器于接收一休眠觸發信號時發送一休眠控制信號至該中央處理器，藉由對該中央處理器的控制來執行一休眠程序，該休眠程序包括備份該計算機系統的當前狀態并關閉該計算機系統；并且，該輔助處理器于接收一喚醒觸發信號時發送一喚醒控制信號至該中央處理器，藉由對該中央處理器的控制來依據該喚醒數據執行一喚醒程序，該喚醒程序包括使計算機系統恢復至執行該休眠程序前的狀態。
[0024]本發明進一步提供一種可適性休眠控制方法，包括下列步驟:a) —輔助處理器于接收一休眠觸發信號時發送一休眠控制信號至一計算機系統的一中央處理器，藉由對該中央處理器的控制來執行一休眠程序；b)該中央處理器依據該休眠控制信號備份該計算機系統的當前狀態并關閉該計算機系統；c)該輔助處理器于接收一喚醒觸發信號時取得對應該計算機系統的一中央處理器的一喚醒數據；d)發送一喚醒控制信號及該喚醒數據至該中央處理器，藉由對該中央處理器的控制來依據該喚醒數據執行一喚醒程序D該中央處理器依據該喚醒控制信號使該計算機系統恢復至執行該休眠程序前的狀態。
[0025]承上所述，其中該步驟b包括下列步驟:bl)接收該休眠控制信號；b2)依據該休眠控制信號備份儲存于該計算機系統的一狀態數據至一非揮發性記憶體，以作為一備份狀態數據；&b3)依據該休眠控制信號關閉該計算機系統。
[0026]承上所述，其中該步驟e包括下列步驟:el)接收該喚醒控制信號及該喚醒數據；e2)依據該喚醒控制信號及該喚醒數據啟動該計算機系統；及^)依據該喚醒控制信號及該喚醒數據自該非揮發性記憶體讀取該備份狀態數據，并載入至該計算機系統的一主記憶體，以作為該狀態數據。
[0027]承上所述，其中該喚醒數據包括對應該中央處理器的一暫存器數據地址；該步驟e2是令該中央處理器依據該暫存器數據地址運作并啟動該計算機系統。
[0028]承上所述，其中該喚醒數據包括該主記憶體的一存取數據地址及該非揮發性記憶體的一映射地址，其中該映射地址對應該存取數據地址；該步驟e3是自該非揮發性記憶體的該映射地址讀取該備份狀態數據，并載入至該主記憶體的該存取數據地址。
[0029]承上所述，其中該喚醒數據是一文字文件或一二元文件。
[0030]本發明經由以輔助處理器取代中央處理器來執行休眠程序及喚醒程序，可在不必修改計算機系統的操作系統或啟動程序的狀況下，令采用不同類型的中央處理器的計算機系統皆可實現快速開機功能。
[0031]以下結合附圖和具體實施例對本發明進行詳細描述，但不作為對本發明的限定。
【附圖說明】
[0032]圖1A為現有休眠模式的第一不意圖；
[0033]圖1B為現有休眠模式的第二示意圖；
[0034]圖2為本發明第一具體實施例的計算機系統架構圖；
[0035]圖3為本發明第一具體實施例的計算機系統外觀示意圖；
[0036]圖4為本發明第一具體實施例的可適性休眠控制模塊架構圖；
[0037]圖5為本發明第一具體實施例的可適性休眠控制模塊外觀示意圖；
[0038]圖6為本發明第一具體實施例的可適性休眠控制方法流程圖；
[0039]圖7為本發明第二具體實施例的可適性休眠控制方法流程圖。
[0040]其中，附圖標記
[0041]I…現有計算機系統
[0042]10、22…中央處理器
[0043]12、26…主記憶體
[0044]120、260…狀態數據
[0045]120’、260’…備份狀態數據
[0046]14…硬盤
[0047]140…休眠程序
[0048]2…計算機系統
[0049]20 …JTAG 連接端口
[0050]24、40…輔助處理器
[0051]240、400…喚醒數據
[0052]28…非揮發性記憶體
[0053]30…觸發元件
[0054]32...印刷電路板
[0055]34…讀取模塊
[0056]36...外部記憶體
[0057]4…可適性休眠控制模塊
[0058]42…輔助連接端口
[0059]44...輔助印刷電路板
[0060]a 1、a2…JTAG連接元件
[0061]S600-S612…第一控制步驟
[0062]S700-S720…第二控制步驟
【具體實施方式】
[0063]茲就本發明的一較佳實施例，配合附圖，詳細說明如后。
[0064]首請參閱圖2，為本發明第一具體實施例的計算機系統架構圖。如圖2所示，本發明的具可適性休眠控制功能的計算機系統2(以下簡稱計算機系統2)主要包括一 JTAG連接端口 20、一中央處理器22及一輔助處理器24。
[0065]該JTAG連接端口 20用于傳輸指令或數據。具體而言，該JTAG連接端口 20是支援聯合測試工作群組(Joint Test Act1n Group, JTAG)接口技術的連接端口。
[0066]值得一提的是，JTAG接口技術是基于IEEE-1149.1邊界掃描架構(IEEE-1149.1Boundary Scan Architecture)所發展出的技術。于應用方面，JTAG 接口是一種專門用于燒錄或測試一印刷電路板(Printed Circuit Board, PCB)(如圖3所示的印刷電路板32)的接口。
[0067]舉例來說，于研發階段，當研發人員想對該計算機系統2的各個功能進行檢錯或除錯(debug)時，可將一電路模擬器(In-Circuit Emulator, ICE)連接至該計算機系統2的該JTAG連接端口 20。接著，該研發人員可操作該電路模擬器來發送特定的一控制信號至該計算機系統2，并觀察該計算機系統2依據該控制信號運作時，是否發生錯誤以及錯誤是否排除。綜上所述，該研發人員可便捷地經由JTAG接口技術輸入各種的該控制信號至該計算機系統2，以模擬各種狀況并進行檢錯或除錯。
[0068]較佳地，該控制信號包括一地址欄位及一指令欄位。該地址欄位對應至欲控制的裝置的一硬件位置，以指示該中央處理器22欲控制的裝置為何。該指令欄位用以指示控制操作的內容(如中斷電力、提供電力、讀取數據或寫入數據)。
[0069]由于上述優點，計算機系統于研發階段可設置該JTAG連接端口 20，以方便研發人員進行檢錯或除錯。
[0070]該中央處理器22電性連接該JTAG連接端口 20，并可控制該計算機系統2的各元件運作(如電源開啟/關閉或鼠標致能/禁能)。并且，該中央處理器22可經由該JTAG連接端口 20接收該控制信號，并執行對應該控制信號的操作。較佳地，該中央處理器22支援JTAG技術。
[0071]舉例來說，若該控制信號為一關機控制信號，則該中央處理器22于收到該關機控制信號后，可關閉該計算機系統2的所有裝置(包括該中央處理器22)，以使該計算機系統2進入關機狀態。
[0072]該輔助處理器24連接該JTAG連接端口 20。具體而言，該輔助處理器24經由一JTAG連接元件al連接該JTAG連接端口 20。該JTAG連接端口 20連接該JTAG連接元件al的一端，該輔助處理器連接該JTAG連接元件al的另一端。較佳地，該JTAG連接元件al是總線(bus)或印刷于該印刷電路板32的導電線路，但不以此為限。
[0073]該輔助處理器24可經由該JTAG連接元件al及該JTAG連接端口 20發送該控制信號至該中央處理器22以控制該中央處理器22，并藉由該中央處理器22來控制該計算機系統2。
[0074]接著說明本發明的該輔助處理器24如何控制該計算機系統2進入一休眠模式(Hibernate mode)。該輔助處理器24于接收到一休眠觸發信號時，可發送對應該休眠觸發信號的一休眠控制信號至該中央處理器22以控制該中央處理器22。本實施例中，該輔助處理器24是經由發送該休眠控制信號來執行一休眠程序。該休眠程序包括藉由控制該中央處理器22來備份該計算機系統2的當前狀態的動作，以及關閉該計算機系統2，以使該計算機系統2進入該休眠模式的動作。
[0075]具體而言，該計算機系統2更包括一主記憶體26 (如隨機存取記憶體(RandomAccess Memory, RAM))及一非揮發性記憶體 28 (non-volatile memory，如磁盤硬盤(HardDisk Drive，HDD)、快閃記憶體(flash memory)或固態硬盤(Solid State Drive，SSD))。該主記憶體26電性連接該中央處理器22，用以暫存一狀態數據260。其中，前述狀態數據260是用以表示該計算機系統2的當前狀態(如當前開啟的應用程序、視窗或當前的系統設定參數)，并被儲存于該主記憶體26的一存取數據地址。
[0076]該輔助處理器24執行該休眠程序時，是控制該中央處理器22以將該狀態數據260自該存取數據地址備份至該非揮發性記憶體28的一映射地址，其中該映射地址對應至該存取數據地址。藉此，該非揮發性記憶體28可儲存有一備份狀態數據260’，而可避免因該主記憶體26被斷電而遺失該狀態數據260。并且，該計算機系統2于進入該休眠模式(即，該輔助處理器24執行該休眠程序成功)后可完全關閉，而不需提供電力至該主記憶體26。
[0077]接著說明該輔助處理器24如何控制該計算機系統2離開該休眠模式。當該輔助處理器24接收到一喚醒(wake up)觸發信號時，可先取得對應該中央處理器22的一喚醒數據240，并依據該喚醒數據240發送一喚醒控制信號至該中央處理器22以控制該中央處理器22。本實施例中，該輔助處理器24是經由發送該喚醒控制信號來執行一喚醒程序。該喚醒程序是包括藉由控制該中央處理器22啟動該計算機系統2的動作，以及使該計算機系統2恢復至執行該休眠程序前的狀態的動作。
[0078]具體而言，該喚醒數據240可被儲存于該輔助處理器24的一記憶體、該非揮發性記憶體28或連接該中央處理器22的一外部記憶體。若該喚醒數據240被設計為儲存于該輔助處理器24的記憶體，由于該研發人員可不須考慮不同文件系統(file system)間(8口，該非揮發性記憶體28與該輔助處理器24可能使用不同的文件系統標準)的存取問題，而可有效縮短研發時間。本實施例中，該喚醒數據240主要包括對應該中央處理器22的一暫存器數據地址、該存取數據地址及該映射地址。較佳地，該暫存器數據地址是由該研發人員依據該中央處理器22的類型所預先設定，該存取數據地址是該輔助處理器24于執行該休眠程序時所取得的該主記憶體26儲存該狀態數據250的記憶體地址，該映射地址是該研發人員預先于該非揮發性記憶體28中所規畫的用以儲存該備份狀態數據260’的記憶體地址，但不以此限定。
[0079]該輔助處理器24取得該喚醒數據240后，依據該喚醒數據240發出該喚醒控制信號至該中央處理器22，以執行該喚醒程序。通過該喚醒程序的執行，該輔助處理器24可傳送該暫存器數據地址至該中央處理器22，以使該中央處理器22依據該暫存器數據地址運作。
[0080]更詳細地，該中央處理器22包括多個暫存器。并且，各該暫存器分別對應至一組該暫存器數據地址。該中央處理器22是依據多個該暫存器數據地址來對該多個暫存器進行存取控制，以執行各種運算或程序。
[0081]因此，于本發明中，當該中央處理器22收到該喚醒控制信號及該暫存器數據地址后，該中央處理器22可被致能。并且，該中央處理器22可依據該暫存器數據地址來對該多個暫存器進行存取控制，而可依據該喚醒控制信號執行對應控制(如控制該計算機系統2的其他裝置恢復運作)。
[0082]該中央處理器22依據該喚醒控制信號及該暫存器數據地址恢復正常運作后，可進一步依據該喚醒控制信號、該存取數據地址及該映射地址讀取該備份狀態數據260’，并載入至該主記憶體26的存取數據地址以恢復該狀態數據260。藉此，該輔助處理器24經由該喚醒數據240可使該中央處理器22快速恢復正常運作，并使該計算機系統2可實現快速開機功能及休眠控制功能。
[0083]舉例來說，當制造商將該計算機系統2的該中央處理器22 (如第一中央處理器)替換為不同類型的另一中央處理器(如第二中央處理器)，以作為新產品時，該制造商的該研發人員僅需修改該喚醒數據(如將對應該第一中央處理器的該暫存器數據地址替換為對應該第二中央處理器的該暫存器數據地址)，通過該輔助處理器24，即可使配置有該第二中央處理器的計算機系統實現快速開機功能及休眠控制功能，而不須另外對該計算機系統2的操作系統或啟動程序進行修改。綜上所述，本發明實可有效縮短計算機系統的研發時間。
[0084]較佳地，該喚醒數據240是一文字文件(如一腳本文件(script file))或一二元文件(binary file)。當該喚醒數據240為該文字文件時，該輔助處理器24可先將該文字文件轉換(如編譯(compiler)或組譯(assembler))為該二元文件，再依據該二元文件的內容執行該喚醒程序。
[0085]于本發明的另一實施例中，該計算機系統2更包括一觸發元件30 (如電源按鍵)。該觸發元件30連接該中央處理器22，并于接受外部操作時產生該休眠觸發信號或該喚醒觸發信號，并經由該中央處理器22傳送至該輔助處理器24。本實施例中該觸發元件30是連接該中央處理器22，但不以此為限。于另一實施例中，該觸發元件30亦可直接連接該輔助處理器24，并直接傳送該休眠觸發信號或該喚醒觸發信號至該輔助處理器24。
[0086]請參閱圖3，為本發明第一具體實施例的計算機系統外觀示意圖，用以說明該計算機系統2的各元件的設置方式。
[0087]如圖3所示，于本例子中，該JTAG連接端口 20、該中央處理器22、該輔助處理器24、該主記憶體26及該非揮發性記憶體28皆被設置于相同的該印刷電路板32上。
[0088]該計算機系統2更包括一讀取模塊34。該讀取模塊34設置于該印刷電路板32上，并通過該印刷電路板32電性連接該中央處理器22。本實施例中，該讀取模塊34用以讀取一外部記憶體36 (該外部記憶體36可例如為安全數位(Secure Digital，SD)，該讀取模塊34可例如為讀卡機)，其中該喚醒數據240是被儲存于該外部記憶體36。
[0089]較佳地，該研發人員可將對應不同類型的中央處理器的多個該喚醒數據240分別儲存至不同的該外部記憶體36中(S卩，各該外部記憶體36所儲存的該喚醒數據240洽對應至一種類型的中央處理器)。當該計算機系統2的該中央處理器22被更換時，該研發人員僅需將儲存有對應至被更換的中央處理器的該喚醒數據240的該外部記憶體36插入至該讀取模塊34，即可使該輔助處理器24取得對應的該喚醒數據240，并實現快速開機功能及休眠控制功能。
[0090]請參閱圖2及圖4，圖4為本發明第一具體實施例的可適性休眠控制模塊架構圖。如圖4所示，該可適性休眠控制模塊4，包括一輔助處理器40及一輔助連接端口 42。該輔助連接端口 42經由一 JTAG連接元件a2外接該計算機系統2的該JTAG連接端口 20。該輔助處理器40的一記憶體(圖未標示)儲存有一喚醒數據400。其中，該輔助處理器40不必然與該計算機系統2整合在一起，藉此更增加了設置上的彈化。
[0091]請參閱圖5，為本發明第一具體實施例的可適性休眠控制模塊外觀示意圖。如圖5所示，該輔助處理器40及該輔助連接端口 42被設置于相同的一輔助印刷電路板44上。該JTAG連接端口 20、該中央處理器22、該主記憶體26及該非揮發性記憶體28皆被設置于相同的該印刷電路板32上。并且，該輔助連接端口 42連接該JTAG連接元件a2的一端，該JTAG連接端口 20連接該JTAG連接元件a2的另一端。
[0092]藉此，該研發人員可于不變更該計算機系統2的印刷電路板32的原始設計下，經由外接該可適性休眠控制模塊4來實現該計算機系統2的快速開機功能及休眠控制功能。
[0093]請參閱圖2、圖4及圖6，圖6為本發明第一具體實施例的可適性休眠控制方法流程圖。本發明方法包含以下步驟:
[0094]步驟S600:檢測是否收到該休眠觸發信號。具體而言，該輔助處理器24檢測是否自該觸發元件30收到該休眠觸發信號。若該輔助處理器24收到該休眠觸發信號，則執行步驟S602，否則重復執行該步驟S600以持續檢測。
[0095]步驟S602:發送該休眠控制信號至該中央處理器2。具體而言，該輔助處理器24經由該JTAG連接元件al及該JTAG連接端口 20發送該休眠控制信號至該計算機系統2的該中央處理器22，以經由對該中央處理器22的控制來執行該休眠程序。
[0096]步驟S604:備份該計算機系統2的當前狀態并關閉該計算機系統2。具體而言，該中央處理器22依據該休眠控制信號備份該計算機系統2的當前狀態，并關閉該計算機系統2以使該計算機系統2進入該休眠模式。
[0097]步驟S606:檢測是否收到該喚醒觸發信號。具體而言，該輔助處理器24檢測是否自該觸發元件30收到該喚醒觸發信號。若該輔助處理器24收到該喚醒觸發信號，則執行步驟S608以使該計算機系統2離開該休眠模式，否則重復執行該步驟S606以持續檢測。
[0098]步驟S608:取得該喚醒數據240。
[0099]步驟S610:發送該喚醒控制信號及該喚醒數據240至該中央處理器22。具體而言，該輔助處理器24經由該JTAG連接元件al及該JTAG連接端口 20發送該喚醒控制信號及該喚醒數據240至該計算機系統2的該中央處理器22，以經由對該中央處理器22的控制來執行該喚醒程序。
[0100]步驟S612:使該計算機系統2恢復至執行該休眠程序前的狀態。具體而言，該中央處理器22依據該喚醒控制信號及該喚醒數據使該計算機系統2恢復至執行該休眠程序前(即執行該步驟S602前)的狀態。至此，該計算機系統2可離開該休眠模式并達成快速開機功能。
[0101]請參閱圖2、圖4及圖7，圖7為本發明第二具體實施例的可適性休眠控制方法流程圖。本發明方法包含以下步驟:
[0102]步驟S700:檢測是否收到該休眠觸發信號。若該輔助處理器24收到該休眠觸發信號，則執行步驟S702，否則重復執行該步驟S700以持續檢測。
[0103]步驟S702:發送該休眠控制信號至該中央處理器22。
[0104]步驟S704:該中央處理器22接收該休眠控制信號。
[0105]步驟S706:備份該狀態數據206至該非揮發性記憶體28。具體而言，該中央處理器22依據該輔助處理器24的控制(即，依據該休眠控制信號的內容)，將儲存于該主記憶體26的該存取數據地址的該狀態數據206備份至該非揮發性記憶體28的該映射位置，以作為該備份狀態數據260’。
[0106]步驟S708:關閉該計算機系統2。具體而言，該中央處理器22依據該休眠控制信號關閉計算機系統2，以使該計算機系統2進入該休眠模式。
[0107]步驟S710:檢測是否收到該喚醒觸發信號。若該輔助處理器24收到該喚醒觸發信號，則執行步驟S712，否則重復執行該步驟S710以持續檢測。
[0108]步驟S712:取得該喚醒數據240。
[0109]步驟S714:發送該喚醒控制信號及該喚醒數據240至該中央處理器22。
[0110]步驟S716:該中央處理器22接收該喚醒控制信號及該喚醒數據240。
[0111]步驟S718:啟動該計算機系統2。具體而言，該喚醒數據240包括對應該中央處理器22的該暫存器數據地址。該中央處理器22依據該喚醒控制信號及該暫存器數據地址恢復正常運作，并依據該喚醒控制信號使該計算機系統2的其他裝置恢復運作。
[0112]步驟S720:讀取該備份狀態數據260’，并載入至該主記憶體26。具體而言，該喚醒數據240還包括該主記憶體26的該存取數據地址及該非揮發性記憶體28的該映射地址。該中央處理器22依據該喚醒控制信號及該喚醒數據240，自該非揮發性記憶體28的該映射地址讀取該備份狀態數據260’，并載入該備份狀態數據260’至該主記憶體26的該存取數據地址，以作為該狀態數據260。至此，該計算機系統2可離開該休眠模式并實現快速開機功能。
[0113]本發明經由以輔助處理器取代計算機系統內的中央處理器來執行休眠程序及喚醒程序，可使計算機系統實現快速開機功能，并可于不修改操作系統或啟動程序的狀況下使快速開機功能適用于不同類型的中央處理器。
[0114]換句話說，本發明不須依據中央處理器的類型來對操作系統或啟動程序進行客制化修改，既可通過輔助處理器令采用不同類型的中央處理器的計算機系統皆能實現快速開機功能，進而有效縮短系統研發時間。
[0115]當然，本發明還可有其它多種實施例，在不背離本發明精神及其實質的情況下，熟悉本領域的技術人員當可根據本發明作出各種相應的改變和變形，但這些相應的改變和變形都應屬于本發明所附的權利要求的保護范圍。
【主權項】
1.一種計算機系統，其特征在于，該計算機系統包括: 一 JTAG連接端口 ； 一中央處理器，電性連接該JTAG連接端口 ；及 一輔助處理器，連接該JTAG連接端口，具有對應該中央處理器的一喚醒數據； 其中，該輔助處理器于接收一休眠觸發信號時發出一休眠控制信號至該中央處理器，藉由對該中央處理器的控制來執行一休眠程序，該休眠程序包括備份該計算機系統當前的一狀態數據并關閉該計算機系統，并且該輔助處理器于接收一喚醒觸發信號發出一喚醒控制信號及該喚醒數據至該中央處理器時，藉由對該中央處理器的控制來依據該喚醒數據執行一喚醒程序，該喚醒程序包括使該計算機系統恢復至執行該休眠程序前的狀態。2.如權利要求1所述的計算機系統，其特征在于，更包括: 一主記憶體，電性連接該中央處理器，儲存該狀態數據；及 一非揮發性記憶體，電性連接該中央處理器；該輔助處理器于執行該休眠程序時備份該狀態數據至該非揮發性記憶體以作為一備份狀態數據，并于執行該喚醒程序時，依據該喚醒數據自該非揮發性記憶體讀取該備份狀態數據，并載入至該主記憶體以作為該狀態數據。3.如權利要求2所述的計算機系統，其特征在于，該喚醒數據包括對應該中央處理器的一暫存器數據地址、該主記憶體的一存取數據地址及該非揮發性記憶體的一映射地址，其中該映射地址對應至該存取數據地址。4.如權利要求3所述的計算機系統，其特征在于，該輔助處理器于執行該喚醒程序時，令該中央處理器依據該暫存器數據地址運作并啟動該計算機系統，并自該非揮發性記憶體的該映射地址讀取該備份狀態數據，并載入至該主記憶體的該存取數據地址。5.如權利要求3所述的計算機系統，其特征在于，該喚醒數據是一文字文件或一二元文件；該喚醒數據是儲存于該輔助處理器的一記憶體、該非揮發性記憶體或連接該中央處理器的一外部記憶體。6.如權利要求1所述的計算機系統，其特征在于，該JTAG連接端口連接一JTAG連接元件的一端，該輔助處理器連接該JTAG連接元件的另一端；該中央處理器支援聯合測試工作群組技術。7.如權利要求1所述的計算機系統，其特征在于，更包括一觸發元件，連接該中央處理器或該輔助處理器，該觸發元件于接受外部操作時產生該休眠觸發信號或該喚醒觸發信號。8.一種可適性休眠控制模塊，其特征在于，該可適性休眠控制模塊包括: 一輔助連接端口，經由一 JTAG連接元件連接一計算機系統的一 JTAG連接端口，其中該JTAG連接端口電性連接該計算機系統的一中央處理器；及 一輔助處理器，電性連接該輔助連接端口，具有對應該中央處理器的一喚醒數據； 其中，該輔助處理器于接收一休眠觸發信號時傳送一休眠控制信號至該中央處理器，藉由對該中央處理器的控制來執行一休眠程序，該休眠程序包括備份該計算機系統的當前狀態并關閉該計算機系統，并且該輔助處理器于接收一喚醒觸發信號時傳送一喚醒控制信號及該喚醒數據至該中央處理器，藉由對該中央處理器的控制來依據該喚醒數據執行一喚醒程序，該喚醒程序包括使計算機系統恢復至執行該休眠程序前的狀態。9.一種可適性休眠控制方法，其特征在于，該可適性休眠控制方法包括下列步驟: a)一輔助處理器于接收一休眠觸發信號時發送一休眠控制信號至一計算機系統的一中央處理器來，藉由對該中央處理器的控制來執行一休眠程序； b)該中央處理器依據該休眠控制信號備份該計算機系統的當前狀態并關閉該計算機系統； c)該輔助處理器于接收一喚醒觸發信號時取得對應該計算機系統的一中央處理器的一喚醒數據； d)發送一喚醒控制信號及該喚醒數據至該中央處理器，藉由對該中央處理器的控制來依據該喚醒數據執行一喚醒程序；及 e)該中央處理器依據該喚醒控制信號及該喚醒數據使該計算機系統恢復至執行該休眠程序前的狀態。10.如權利要求9所述的可適性休眠控制方法，其特征在于，該步驟b包括下列步驟: bl)接收該休眠控制信號； b2)依據該休眠控制信號備份儲存于該計算機系統的一狀態數據至一非揮發性記憶體，以作為一備份狀態數據；及 b3)依據該休眠控制信號關閉該計算機系統。11.如權利要求10所述的可適性休眠控制方法，其特征在于，該步驟e包括下列步驟: el)接收該喚醒控制信號及該喚醒數據； e2)依據該喚醒控制信號及該喚醒數據啟動該計算機系統；及e3)依據該喚醒控制信號及該喚醒數據自該非揮發性記憶體讀取該備份狀態數據，并載入至該計算機系統的一主記憶體，以作為該狀態數據。12.如權利要求11所述的可適性休眠控制方法，其特征在于，該喚醒數據包括對應該中央處理器的一暫存器數據地址；該步驟e2是令該中央處理器依據該暫存器數據地址運作并啟動該計算機系統。13.如權利要求11所述的可適性休眠控制方法，其特征在于，該喚醒數據包括該主記憶體的一存取數據地址及該非揮發性記憶體的一映射地址，其中該映射地址對應該存取數據地址；該步驟e3是自該非揮發性記憶體的該映射地址讀取該備份狀態數據，并載入至該主記憶體的該存取數據地址。14.如權利要求9所述的可適性休眠控制方法，其特征在于，該喚醒數據是一文字文件或一二元文件。
【文檔編號】G06F9/445GK105824650SQ201510004465
【公開日】2016年8月3日
【申請日】2015年1月6日
【發明人】林嘉慶
【申請人】浩鑫股份有限公司