Fpga功率管理系統的制作方法
【技術領域】
[0001]本發明涉及一種FPGA(現場可編程門陣列)功率管理系統。本發明具體涉及一種適于協同設計的FPGA和FPGA的功率管理的FPGA功率系統管理。
【背景技術】
[0002]在許多電子裝置中，FPGA利用諸如其在設計工藝中的處理功率、可再配置性以及靈活性等方面被廣泛使用于各種任務。此外，在FPGA電路配置中的設計取舍影響功耗、數據吞吐量以及處理速度。雖然門的數量與特征操作持續增加，但是FPGA消耗顯著且漸增的電量。因此，當使用FPGA設計電路時，適當設計系統來提供足夠的功率及冷卻以確保正確操作是重要的。然而，現今的超大功率及冷卻導致功率損失增加和整體系統的性能降低。
[0003]現有技術系統已經通過辨別相較于基準時鐘的空閑時間解決了自動調整信號處理電路的Vdd的問題(例如US7117378，Adaptive voltage scaling digital processingcomponent and method of operating the same)。然而，FPGA系統設計者無法將此應用于理解如何針對功耗或性能來優化系統。例如，這種方法將針對目標時鐘頻率來優化Vdd，但是FPGA系統設計者將得益于知曉隨時間推移的功耗分布，并且可以使用該信息來告知包含FPGA的系統的設計工藝。上述的現有技術并未解決此重要問題。
[0004]確定用于告知包含FPGA的系統的設計工藝的功耗信息的現有技術方法是使用基于軟件的設計估算算法來估計功耗，其準確性受限。
[0005]現有技術的分析器(profiler)受限于，在基于FPGA的軟件處理器上分析用于執行代碼段的循環計數。典型的示例公開于:2011年9月*M.Aldham、J.H.Anderson、S.BrownW及A.Canis在加州圣塔莫尼卡的關于特定應用的系統、體系結構和處理器(ASAP)的IEEE國際會議中發表的〃Low-Cost Hardware Profiling of Run-Time and Energy in FPGAEmbedded Processors"。使用這種技術無法得到對應于各個代碼段的準確功率分布。功率測量電路的添加可能增加不想要的功率損失。
[0006]管理使用FPGA的系統中的功率涉及對各種負載點(POL)穩壓器和低壓差(LDO)穩壓器的有限的、集中的功率管理，這些功率管理在系統的功率管理方面有少量或沒有交互、通信或處理，例如:2008年11 月，Altera提出的Voltage Regulator Select1n for FPGAs(用于FPGA的穩壓器選擇)，白皮書，1.0版。因此，使用協同設計方法優化這種系統的能力被限制。
【發明內容】
[0007]因此，需要的是一種解決方案，由此在其電路和系統中應用FPGA的設計者可以實時準確獲取FPGA功耗，并且被提供有采用通過硬件-固件-功率協同設計的方法來優化系統的功耗的步驟所需的信息與數據。
[0008]該解決方案利用根據獨立系統權利要求的FPGA功率管理系統來實現。從屬權利要求涉及本發明的其它方面。
[0009]本發明涉及一種FPGA功率管理系統，其包括主功率管理集成電路，其經由FPGA配置/監測總線連接至FPGA的系統功率控制模塊，并且經由功率配置/監測總線連接至計算裝置。
[0010]主功率管理集成電路包括配置與監測模塊，其被配置為與FPGA系統控制模塊及計算裝置進行配置/監測信號的往返通信。主功率管理集成電路還包括至少一個穩壓器，其用于根據通過配置與監測模塊通信的功率配置信號向FPGA電源軌提供輸出電壓。主功率管理集成電路還包括功率分析器，其被配置為測量FPGA電源軌上的輸出電流，并將該輸出電流提供至配置與監測模塊。
[0011]FPGA系統控制模塊被配置為協調和執行FPGA與主功率管理集成電路之間所需通信的傳輸。
[0012]計算裝置包括用于FPGA操作的監測和控制方面的顯示器和輸入裝置。
[0013]監測方面可以包括FPGA電源軌上的動態及平均電流消耗。
[0014]出于該目的，功率分析器可以被配置為向配置與監測模塊逐周期地提供動態電流測量值和平均電流。
[0015]因此，FPGA系統設計者可以在FPGA配置/監測總線以及功率配置監測總線上配置FPGA電路及電源，并且通過使用連接有監視器和輸入裝置的計算裝置來監測系統操作。
[0016]作為協同設計的方法，FPGA系統設計者因而能夠監測諸如電源軌的動態及平均電流消耗的FPGA操作的多方面。
[0017]協同設計方面涉及為了改變FPGA配置或功率而作用于所接收到的信息的FPGA系統設計者。例如，FPGA系統設計者可以比較FPGA中的功能的兩個實施方式的功率分布;一個實施方式在FPGA上的軟件處理核上的固件中實現;另一個實施方式被實現為FPGA上的時鐘寄存器和邏輯，并且可基于優選的功耗或功率分布選擇一個或另一個實施方式作為最終實現方式。用這種方法，可以優化FPGA的熱和功率需求。
[0018]此外，FPGA系統設計者可以使用該信息從不同的時鐘頻率決定FPGA電路的時鐘部分，以優化功率和執行速度。此外，FPGA系統設計者可以針對較低或較高的電壓電平來配置電源，以便優化功率和執行速度。用這種方法，協同設計方法使FPGA系統設計者能夠基于提供給FPGA系統設計者的反饋來優化FPGA設計的功率和配置，以符合設計目標。
[0019]FPGA功率管理系統可以被集成在包括FPGA設計工具和功率設計工具的協同設計環境中。該FPGA設計工具和功率設計工具可以同時運行或在相同的環境中運行或在連接有監視器和輸入裝置的計算裝置上的應用程序中運行。
[0020]FPGA功率管理系統可以在對例如可以在終端產品的使用期限內動態實現的固件升級的限制內自動調整。
[0021]本發明的一個方面涉及優化的發電。FPGA的系統功率控制模塊可以通過向主功率管理集成電路提供功率需求信息進一步優化能量效率，其可以將功率級調整至實際需求。當預先知道實際功率需求時，主功率管理集成電路可以提前準備功率需求。這可以導致額外的節能。反之亦然，FPGA裝置可以執行系統功率管理和系統功率優化。FPGA的系統功率控制模塊可以是軟模塊或硬模塊。
[0022]本發明的一個方面涉及計算裝置。在連接有監視器和輸入裝置的計算裝置上執行的代碼可以通過顯示用于FPGA和功率控制器的配置的提醒及建議值來引導FPGA系統設計者，以便優化系統參數，諸如功率損失或熱耗散。
[0023]在另一實施方式中，所述代碼可以自動調整FPGA和功率控制器的配置。
【附圖說明】
[0024]通過示例性實施方式并參照附圖，在下文中更詳細地描述根據本發明的FPGA功率管理系統，其中:
[0025]圖1示出了FPGA功率管理系統的框圖；
[0026]圖2示出了主功率管理集成電路的框圖；以及
[0027]圖3示出了從功率管理集成電路的框圖。
【具體實施方式】
[0028]圖3示出了根據本發明的多方面的FPGA功率管理系統的實施方式。在優選實施方式中，FPGA系統設計者在各個總線14、15、16、17上配置FPGA電路12以及電源19、110、111、112、113、114，并且通過使用連接有監測器和輸入裝置的計算裝置13來監測系統操作