一種基于afdx采集記錄器的接收電路的制作方法
【技術領域】
[0001]本發明屬于硬件電路設計技術領域，尤其涉及一種基于AFDX采集記錄器的接收電路。
【背景技術】
[0002]航空電子全雙工交換式以太網AFDX在以太網的基礎上增加了虛擬鏈路及冗余通路的機制，提供了一個具有確定性和可靠性的網絡，ΑΠ)Χ高速的特點使得必須為AFDX總線開發一個高速高可靠性的數據采集記錄系統。
[0003]AFDX數據采集記錄器實現對AFDX數據監控端口輸出的AFDX數據進行采集，對采集的每個AFDX數據幀存儲在采集器的記錄設備中，然而，根據不同的用戶需求，在接收到的AFDX幀中所關心的參數不同，這樣采集記錄器的接收部分的設計至關重要。
【發明內容】
[0004]本發明目的是提供一種基于AFDX采集記錄器的接收電路，用以實現對存儲到采集記錄器中的AFDX數據進行篩選過濾。
[0005]本發明的技術方案:
[0006]一種基于AFDX采集記錄器的數據接收電路，包括FPGA及配置電路、電源電路、AFDX接口電路、時鐘電路、復位電路和外部存儲器擴展電路;其特殊之處是:所述AFD)(接口電路包括互為余度的AFDX接口 I和AFDX接口 2 ;所述AFDX接口 I包括PHYl和接口變壓器I ；所述AFDX接口 2包括PHY2和接口變壓器2;所述FPGA及配置電路包括輸入雙余度MAC端口、輸出MAC端口、過濾模塊、橋核IP;所述輸入雙余度MAC端口用于接收AFD)(接口電路的數據并進行錯誤檢查、完整性檢查和余度管理;所述輸出MAC端口與外部存儲器擴展電路連接;所述外部存儲器擴展電路包括AFD)(接口 3，所述AFD)(接口 3包括PHY3和接口變壓器3;所述外部存儲器擴展電路通過AFDX接口 3連接外部擴展的I片SRAM存儲器，用來進行過濾模塊數據緩存；所述過濾模塊用于從輸入雙余度MAC端口接收的數據中，根據內容尋址存儲器配置要求，過濾提取需要監控的幀數據信息，封裝成監控數據包，緩沖到外部SRAM存儲器；
[0007]所述橋核IP用于向主機提交監控數據包；
[0008]所述時鐘電路，包括FPGA工作系統時鐘信號和AFDX的PHY芯片工作時鐘信號，所述PHY芯片工作時鐘由時鐘晶振源提供，然后經過時鐘驅動器分別輸送給PHYl、PHYl、PHY3;所述復位電路，采用專用復位芯片產生復位信號，用來進行邏輯初始化復位。
[0009]上述電源電路，用于將外部5V電源轉換為3.3V電壓、2.5V電壓、1.2V電壓和1.8V電壓;所述3.3V電壓為整板提供工作電源，所述1.2V電壓為FPGA內核提供工作電源，所述3.3V電壓和1.2V電壓采用同一片電源芯片轉換而來;所述2.5V電壓為FPGA內部PLL提供工作電源，所述1.8V為FPGA配置芯片提供工作電源;所述2.5V電壓和1.8V電壓由另一電源芯片分別轉換而來。
[0010]上述2.5V電壓和1.8V電壓的最大輸出電流3A。
[0011]上述外部擴展的I片SRAM存儲器的空間大小為512KX16bit。
[0012]上述復位電路的上電復位時間為200ms。
[0013]本發明的優點:
[0014]本發明基于AFDX采集記錄器的數據接收電路，同時采集記錄2路AFDX數據，對接收到的AFDX幀進行完整性檢測、余度管理、篩選過濾操作，對符合要求的AFDX數據幀，處理后的數據經打包后，通過一路以太網口輸出保存，待飛行結束后再由地面卸載設備還原，進行事后數據處理；同時在接收到的AFDX數據中選擇用戶關心的參數，按指定的配置表信息存儲到對應地址上，供用戶提取使用。
【附圖說明】
[0015]圖1為AFDX數據采集器接收模塊整體架構。
【具體實施方式】
[0016]一種基于AFDX采集記錄器的接收電路，包括FPGA及配置電路、電源電路、AFD)(接口電路、時鐘電路、復位電路和外部存儲器擴展電路。
[0017]FPGA及配置電路，包括MACl、MAC2和MAC3三個MAC端口、余度管理模塊、過濾模塊和橋核IP;實現了數據從雙余度MAC端口輸入后，通過錯誤檢查、完整性檢查、余度管理，符合要求的數據幀通過發送模塊轉發，同時采集模塊從接收數據中根據內容尋址存儲器配置要求，依據虛鏈路、端口號定位消息，再依據參數位置信息從消息中指定位置選擇參數存儲至參數存儲位置，過濾提取需要監控的幀數據信息，封裝成監控數據包，緩沖到外部SRAM存儲器，當主機端接收準備好，將接監控數據包通過橋核IP提交給主機，完成監控信息的采集和記錄。
[0018]電源電路，AFDX數據接收模塊通過接口外部供電5V，本板將5V電源轉換為3.3V、
2.5V、1.2V和1.8V，其中3.3V為整板主要工作電源，1.2V為FPGA內核工作電源，2.5V為FPGA內部PLL供電電源，1.8V為FPGA配置芯片用電。3.3V和1.2V電源采用電源芯片(I)由5V輸入轉換而來。2.5V和1.8V各由I片電源芯片(2)轉換而來，最大輸出電流3A。
[0019]AFD)(接口電路，包括2路AFD)(接口，其中AFD)(接口 I和AFDX接口 2互為余度，Ai7D)(接口 3連接存儲設備，并且3路AFDX接口分別有自己獨立的PHY和接口變壓器。
[0020]時鐘電路，包括2路時鐘信號，即FPGA工作系統時鐘和AFDX的PHY芯片工作時鐘，其中PHY時鐘是通過一個時鐘晶振源提供，然后經過時鐘驅動器分別輸送給3路PHY芯片。
[0021]復位電路，用來進行邏輯初始化復位，采用專用復位芯片產生復位信號，上電復位時間為200ms。
[0022]外部存儲器擴展電路，外部擴展I片SRAM存儲器，用來進行過濾模塊數據緩存，空間大小為512KX16bit。
[0023]本發明工作過程及原理:
[0024]本發明基于AFDX采集記錄器的數據接收電路，AFDXl和AFDX2數據接口為輸入信號，為兩路余度的數據輸入，供AFDX數據接收模塊進行完整性校驗和余度管理;兩路輸入經過分別經過變壓器、經過PHY芯片進入到FPGA內部的MAC，其中PHY芯片的時鐘是由時鐘模塊經時鐘驅動器提供，FPGA模塊對接收到的AFDX幀進行完整性檢測、余度管理，并根據事先設定的過濾條件對接收到的AFDX幀進行篩選過濾，符合要求的AFDX幀，將被逐幀附加AFDX幀到達時刻的時間標記等信息，處理后的數據經打包后，將經過余度管理后的AFDX數據幀從AFDX3接口輸出，其中AFDX3為輸出信號，待飛行結束后再由地面卸載設備還原，進行事后數據處理；同時在接收到的AFDX數據中選擇用戶關心的參數，按指定的配置表信息存儲到對應地址上，供用戶提取使用。
【主權項】
1.一種基于AFDX采集記錄器的數據接收電路，包括FPGA及配置電路、電源電路、AFD對妾口電路、時鐘電路、復位電路和外部存儲器擴展電路； 其特征在于: 所述AFDX接口電路包括互為余度的AFD)(接口 I和AFDX接口 2;所述AFD)(接口 I包括PHYl和接口變壓器I;所述AFDX接口 2包括PHY2和接口變壓器2; 所述FPGA及配置電路包括輸入雙余度MAC端口、輸出MAC端口、過濾模塊、橋核IP; 所述輸入雙余度MAC端口用于接收AFD)(接口電路的數據并進行錯誤檢查、完整性檢查和余度管理； 所述輸出MAC端口與外部存儲器擴展電路連接； 所述外部存儲器擴展電路包括AFD對妾口 3，所述AFD)(接口 3包括PHY3和接口變壓器3 ；所述外部存儲器擴展電路通過AFD)(接口 3連接外部擴展的I片SRAM存儲器，用來進行過濾模塊數據緩存； 所述過濾模塊用于從輸入雙余度MAC端口接收的數據中，根據內容尋址存儲器配置要求，過濾提取需要監控的幀數據信息，封裝成監控數據包，緩沖到外部SRAM存儲器； 所述橋核IP用于向主機提交監控數據包； 所述時鐘電路，包括FPGA工作系統時鐘信號和AFDX的PHY芯片工作時鐘信號，所述PHY芯片工作時鐘由時鐘晶振源提供，然后經過時鐘驅動器分別輸送給PHYl ,PHYl、PHY3; 所述復位電路，采用專用復位芯片產生復位信號，用來進行邏輯初始化復位。2.根據權利要求1所述基于AFDX采集記錄器的數據接收電路，其特征在于: 所述電源電路，用于將外部5V電源轉換為3.3V電壓、2.5V電壓、1.2V電壓和1.8V電壓；所述3.3V電壓為整板提供工作電源，所述1.2V電壓為FPGA內核提供工作電源，所述3.3V電壓和1.2V電壓采用同一片電源芯片轉換而來;所述2.5V電壓為FPGA內部PLL提供工作電源，所述I.8V為FPGA配置芯片提供工作電源;所述2.5V電壓和1.8V電壓由另一電源芯片分別轉換而來。3.根據權利要求2所述基于AFDX采集記錄器的數據接收電路，其特征在于:所述2.5V電壓和1.8V電壓的最大輸出電流3A。4.根據權利要求3所述基于AFDX采集記錄器的數據接收電路，其特征在于:所述外部擴展的I片SRAM存儲器的空間大小為512KX16bit。5.根據權利要求4所述基于AFDX采集記錄器的數據接收電路，其特征在于:所述復位電路的上電復位時間為200ms。
【專利摘要】本發明涉及一種基于AFDX采集記錄器的接收電路，包括FPGA及配置電路、電源電路、AFDX接口電路、時鐘電路、復位電路和外部存儲器擴展電路。本發明接收電路，同時采集記錄2路AFDX數據，對接收到的AFDX幀進行完整性檢測、余度管理、篩選過濾操作，對符合要求的AFDX數據幀，處理后的數據經打包后，通過一路以太網口輸出保存，待飛行結束后再由地面卸載設備還原，進行事后數據處理；同時在接收到的AFDX數據中選擇用戶關心的參數，按指定的配置表信息存儲到對應地址上，供用戶提取使用。
【IPC分類】G06F13/38, G06F13/40
【公開號】CN105550136
【申請號】CN201510931309
【發明人】夏大鵬, 田澤, 姜麗云, 馬寧
【申請人】中國航空工業集團公司西安航空計算技術研究所
【公開日】2016年5月4日
【申請日】2015年12月12日