一種基于可編程邏輯芯片的復位系統的制作方法
【技術領域】
[0001]本發明涉及一種基于可編程邏輯芯片的復位系統。
【背景技術】
[0002]復位電路是電力智能裝置必備的基本電路。一般在三種狀態下需要對裝置進行復位:上電復位、死機狀態下復位及人工按鍵復位。現有的電力智能裝置的復位方法一般是通過復位芯片對CPU的運行進行監視，CPU通過I/O 口對復位芯片喂狗，復位按鍵的輸出信號接到復位芯片的手動復位引腳上。
[0003]這種模式有以下缺陷:
[0004]1、現有的復位芯片的“看門狗”時間一般是1.6秒(S卩1.6秒內未對復位芯片“喂狗”則復位芯片復位CPU)，而在一些復雜的電力智能裝置中，CPU程序啟動時間可能到幾秒、十幾秒甚至幾十秒，而CPU程序運行前是不可能對復位芯片“喂狗”的。顯然，現有的設計無法滿足要求；
[0005]2、由于復位芯片的手動復位腳比較敏感，若復位按鍵受到干擾或誤碰，極易導致復位芯片“誤復位”，從而導致CPU程序重新啟動，若這時電力智能裝置在執行出口、閉鎖等關鍵任務，將產生災難性后果；
[0006]3、只能對CPU的運行進行監視，而在電力智能裝置中，可編程邏輯芯片在系統中起到的作用越來越重要(如模擬量采集、執行出口動作等)，應該增加對可編程邏輯芯片運行狀態的監視。
【發明內容】
[0007]本發明為了解決上述問題，提出了一種基于可編程邏輯芯片的復位系統，本系統利用可編程邏輯芯片可靈活編程的特點，將可編程邏輯芯片引入復位電路設計中，具有適應面廣、可靠性高、監視全面的特點。
[0008]為了實現上述目的，本發明采用如下技術方案:
[0009]一種基于可編程邏輯芯片的復位系統，包括可編程邏輯芯片、CPU芯片、晶體振蕩器、復位芯片和復位按鍵，其中，可編程邏輯芯片連接晶體振蕩器、CPU芯片和復位芯片，復位芯片輸出的復位信號傳遞給CPU芯片和可編程邏輯芯片，CPU芯片的喂狗信號、晶體振蕩器輸出的時鐘信號和復位按鍵的輸出信號均傳輸至可編程邏輯芯片，可編程邏輯芯片的輸出端連接至復位芯片的“喂狗端”。
[0010]所述可編程邏輯芯片內置分頻器、計數器和邏輯門電路，晶體振蕩器提供的時鐘信號經過分頻器變為可供復位芯片識別的低頻信號，所述低頻信號通過計數器傳輸給邏輯門電路。
[0011]所述計數器在計數到設定值前，輸出來自分頻器的信號，在計數到設定值后，一直輸出高電平信號。
[0012]所述邏輯門電路對復位按鍵的輸出信號、CPU芯片的喂狗信號和計數器輸出的信號進行邏輯與運算，將邏輯運算產生的信號輸出到復位芯片。
[0013]所述分頻器輸出信號的頻率可調，計數器的設定值可調。
[0014]本發明的有益效果為:
[0015](1)分頻器、計數器設定值可調，在計數器計數到設定值前，可編程邏輯芯片可以一直輸出喂狗信號給復位芯片，避免復位芯片在CPU芯片啟動之前復位，可以適應CPU程序啟動耗時較長的場合；
[0016](2) CPU芯片將喂狗信號送入可編程邏輯芯片，再由可編程邏輯芯片經過內部邏輯處理后發送信號給復位芯片，則CPU芯片和可編程邏輯芯片任何一個運行異常，復位芯片都會復位，從而可以通過復位芯片監視兩個芯片的運行情況；
[0017](3)將復位按鍵的輸出信號與其他信號邏輯與后接入復位芯片的喂狗端，而不是將復位按鍵的信號接入復位芯片的手動復位端，可避免復位按鍵因受到瞬時擾動而導致復位芯片復位，提高了系統運行的可靠性；
[0018](4)解決了復雜系統程序上電時間長、按鍵復位信號易受干擾、只能監視CPU等問題，擴展了應用場合，提高了靈活性和可靠性。
【附圖說明】
[0019]圖1是本發明所述的復位方法的總體示意圖；
[0020]圖2是本發明基于可編程邏輯芯片所實現的功能的原理圖。
【具體實施方式】
:
[0021]下面結合附圖與實施例對本發明作進一步說明。
[0022]如圖1所示，CPU芯片、可編程邏輯芯片、復位按鍵、復位芯片和晶體振蕩器組成完整的復位系統。可編程邏輯芯片可采用CPLD或FPGA，晶體振蕩器一般采用50MHz的有源晶振。復位芯片的復位引腳連接CPU芯片及可編程邏輯芯片，CPU芯片的喂狗信號、復位按鍵的輸出信號和晶體振蕩器的時鐘信號均進入可編程邏輯芯片，由可編程邏輯芯片處理后輸出信號送給復位芯片的喂狗管腳。裝置上電后，復位芯片首先對CPU芯片及可編程邏輯芯片進行復位(持續200ms左右)。之后，CPU芯片及可編程邏輯芯片的程序均開始啟動，而可編程邏輯芯片的程序啟動時間極短(小于1毫秒)，因此可編程邏輯芯片的程序首先開始運行。
[0023]如圖2所示，晶體振蕩器的50MHz的時鐘信號輸入到可編程邏輯芯片內部的分頻器，經分頻器分頻可得到ΙΟΚΗζ信號(頻率值可調)，然后輸出至計數器。將計數器輸出的信號A、CPU芯片輸出的喂狗信號B、復位按鍵的輸出信號C均連接至邏輯門電路，由邏輯門電路處理后產生信號D，D將作為最終的喂狗信號輸出到復位芯片的喂狗管腳。邏輯門電路的邏輯公式如下:
[0024]D = A&B&C。
[0025]可編程邏輯芯片內部的計數器一般設定一個計數值。程序運行后，計數器開始對輸入的ΙΟΚΗζ信號進行計數。在計數器計數未到設定值時，計數器將分頻得到的ΙΟΚΗζ信號直接輸出到邏輯門電路，由于此時CPU程序尚未啟動，復位按鍵無人操作，則信號B、C都為高電平，則通過D = A&B&C，則信號D就等于信號A，將ΙΟΚΗζ信號送到復位芯片的“喂狗端”。計數器的計數達到設定值后，計數器不再將分頻信號輸出而直接將輸出信號置為高電平，而這時若CPU開始喂狗，則根據邏輯門電路的公式，D輸出的是CPU的喂狗信號B。若CPU芯片或可編程邏輯芯片運行異常，則D無法輸出有效的喂狗信號，則復位芯片超過“看門狗”時間(一般為1.6秒)后復位。若在CPU程序及可編程邏輯芯片的程序正常運行期間，按下復位按鍵將使復位按鍵的輸出信號變為低電平，則根據邏輯公式，信號D —直為低電平，即復位芯片無法檢測到有效的喂狗信號，則復位芯片開始計時，直到達到復位芯片的“看門狗”時間，復位芯片才輸出復位信號，而一般的瞬態干擾很難持續這么長時間，因此，這種設計很難被“誤復位”，提高了系統抗干擾能力。
[0026]在圖2中，由于內部分頻器、計數器設定值可調，因此本發明可以適應CPU程序啟動時間較長的場合，而CPU將喂狗信號送入可編程邏輯芯片，再由可編程邏輯芯片經過處理后輸出信號至復位芯片，則可以通過復位芯片監視兩個芯片的運行情況。而復位按鍵的輸出信號只有持續時間超過“看門狗”時間，才會使復位芯片發出復位信號，無疑增加了可靠性。
[0027]上述雖然結合附圖對本發明的【具體實施方式】進行了描述，但并非對本發明保護范圍的限制，所屬領域技術人員應該明白，在本發明的技術方案的基礎上，本領域技術人員不需要付出創造性勞動即可做出的各種修改或變形仍在本發明的保護范圍以內。
【主權項】
1.一種基于可編程邏輯芯片的復位系統，其特征是:包括可編程邏輯芯片、CPU芯片、晶體振蕩器、復位芯片和復位按鍵，其中，可編程邏輯芯片連接晶體振蕩器、CPU芯片和復位芯片，復位芯片輸出的復位信號傳遞給CPU芯片和可編程邏輯芯片，CPU芯片的喂狗信號、晶體振蕩器輸出的時鐘信號和復位按鍵的輸出信號均傳輸至可編程邏輯芯片，可編程邏輯芯片的輸出端連接至復位芯片的“喂狗端”。2.如權利要求1所述的一種基于可編程邏輯芯片的復位系統，其特征是:所述可編程邏輯芯片內置分頻器、計數器和邏輯門電路，晶體振蕩器提供的時鐘信號經過分頻器變為可供復位芯片識別的低頻信號，所述低頻信號通過計數器傳輸給邏輯門電路。3.如權利要求1所述的一種基于可編程邏輯芯片的復位系統，其特征是:所述計數器在計數到設定值前，輸出來自分頻器的信號，在計數到設定值后，一直輸出高電平信號。4.如權利要求1所述的一種基于可編程邏輯芯片的復位系統，其特征是:所述邏輯門電路對復位按鍵的輸出信號、CPU芯片的喂狗信號和計數器輸出的信號進行邏輯與運算，將邏輯運算產生的信號輸出到復位芯片。5.如權利要求2所述的一種基于可編程邏輯芯片的復位系統，其特征是:所述分頻器輸出信號的頻率可調，計數器的設定值可調。
【專利摘要】本發明公開了一種基于可編程邏輯芯片的復位系統，包括可編程邏輯芯片、CPU芯片、晶體振蕩器、復位芯片和復位按鍵，復位芯片輸出的復位信號連接至CPU芯片和可編程邏輯芯片，CPU芯片的喂狗信號、晶體振蕩器輸出的時鐘信號和復位按鍵的輸出信號均連接至可編程邏輯芯片，可編程邏輯芯片的輸出連接至復位芯片的“喂狗端”。可編程邏輯芯片內置邏輯門電路和可調的分頻器、計數器，晶體振蕩器的時鐘信號經過分頻器變為低頻信號，再經過計數器傳輸給邏輯門電路，邏輯門電路將來自CPU的喂狗信號、計數器的輸出信號和復位按鍵的輸出信號進行邏輯與運算，將運算后的信號輸出至復位芯片。本發明設計靈活，適應范圍廣，抗干擾能力強。
【IPC分類】G06F1/24
【公開號】CN105334936
【申請號】CN201510843784
【發明人】王成友, 閆紅華, 王俊杰
【申請人】濟南大學, 閆紅華, 王俊杰
【公開日】2016年2月17日
【申請日】2015年11月26日