一種雙通道高速模擬數字信號采集處理板卡的制作方法
【技術領域】
[0001]本發明涉及用于通信領域的模擬-數字信號采集處理板卡，尤其涉及一種雙通道高速模擬數字信號采集處理板卡。
【背景技術】
[0002]模擬-數字信號采集處理應用在通信技術的基礎階段，信號采集處理的優劣程度直接影響到通信結果的準確性。目前市場上的模擬-數字信號采集處理板卡大多規格各異，接口種類繁多，在與其他設備或板卡對接時容易出現尺寸或接口不匹配的問題。
【發明內容】
[0003]鑒于現有技術存在的問題和缺陷，本發明的目的是提供一種雙通道高速模擬數字信號采集處理板卡。該板卡采用成熟可靠的元器件，以FPGA及DSP作為核心信號采集處理器件，輔以規范的電路設計，保證信號采集處理的準確性和高效性。
[0004]本發明采取的技術方案是:一種雙通道高速模擬數字信號采集處理板卡，其特征在于:該板卡包括分別通過SR10總線和I / 0端口連接的現場可編程門陣列FPGA和數字信號處理器DSP ;四片動態隨機存取存儲器DDR3 SDRAM;兩片串行電擦除可編程只讀存儲器SPI EEPR0M ;兩片串行閃存存儲器SPI FLASH ;兩片差分放大器；模數轉換器；非易失閃存存儲器NAND FLASH ;以太網收發器；PC1-eXpreSS連接器；該板卡還包括分別與時鐘相連接的時鐘選擇芯片和時鐘管理芯片；其中，兩路模擬信號由SMA接口 1及SMA接口 2分別接入差分放大器1和差分放大器2，差分放大器1和差分放大器2分別通過模數轉換器與現場可編程門陣列FPGA連接，USB接口通過信號轉換器與現場可編程門陣列FPGA連接，動態隨機存取存儲器DDR3 SDRAM 1、動態隨機存取存儲器DDR3 SDRAM 2、串行電擦除可編程只讀存儲器SPI EEPR0M 1和串行閃存存儲器SPI FLASH 1分別與現場可編程門陣列FPGA連接，動態隨機存取存儲器DDR3 SDRAM 3、動態隨機存取存儲器DDR3 SDRAM 4、串行電擦除可編程只讀存儲器SPI EEPR0M 2和串行閃存存儲器SPI FLASH 2分別與數字信號處理器DSP連接，現場可編程門陣列FPGA通過PCLE總線與PC1-express連接器連接，數字信號處理器DSP通過以太網收發器連接到RJ45接口。
本發明的特點及有益效果是:1、本設計采用成熟可靠的元器件，輔以規范的電路設計，保證信號采集處理的準確性和高效性。2、采用標準3U板卡尺寸，可與標準3U機箱匹配。3、采用標準PC1-express連接器，方便與有相應接口的機箱或板卡進行對接，實現本信號采集處理板卡與系統其他結構的數據交互。
【附圖說明】
[0005]圖1為本發明電路連接框圖；
圖2為板卡及PC1-express連接器結構示意圖；
圖3為與板卡對接的PC1-express連接器結構示意圖。
【具體實施方式】
[0006]以下結合附圖對本發明作進一步說明:
參照圖1，本設計是一款集成高速模數轉換器(以下簡稱ADC)、高速現場可編程門陣列(以下簡稱FPGA)和高速數字信號處理器(以下簡稱DSP)的高速模擬-數字信號采集處理及數據存儲處理板卡，支持兩路中頻同步模擬-數字信號采樣，支持最高250MSps模擬-數字采樣速率，支持外部采樣時鐘。
[0007]本設計通過FPGA及DSP對數字信號進行處理，并將數據導入高速動態隨機存取存儲器(以下簡稱DDR3 SDRAM)進行存儲。
[0008]采用以太網接口(即RJ45接口)、PC1-express連接器和USB接口與外部進行數據交互。
[0009]提供DDR3 SDRAM和其他多種存儲器進行數據存儲。
[0010]本發明電路設計原理:兩路模擬信號由SMA接口 1及SMA接口 2分別接入兩片差分放大器進行信號放大處理，然后分別通過模數轉換器(模擬數字轉換芯片，以下簡稱ADC)進行模擬數字轉換，轉換后得到的數字信號進入FPGA進行初步處理和分配。然后經由SR10總線與DSP進行數據傳輸，由DSP進行數字信號的處理和存儲分配工作。
[0011]時鐘:本設計采用四個時鐘、一片時鐘選擇芯片和兩片時鐘管理芯片，其中，時鐘1和SMA接口 3通過時鐘選擇芯片與模數轉換器連接，時鐘2與FPGA連接，時鐘3和時鐘4分別通過時鐘管理芯片1和時鐘管理芯片2與DSP連接。ADC的采樣時鐘由內部時鐘或外部時鐘提供。內部采樣時鐘由板卡上時鐘1提供，外部時鐘信號通過SMA接口 3提供，并通過時鐘選擇芯片進行選通。FPGA系統時鐘由時鐘2提供。時鐘管理芯片1和時鐘管理芯片2分別對時鐘3和時鐘4進行分頻處理。其中，時鐘管理芯片1為DSP提供系統時鐘、核時鐘、DDR時鐘；時鐘管理芯片2為DSP提供參考時鐘、SR10時鐘。
[0012]存儲:四片DDR3 SDRAM芯片分別與FPGA和DSP相連，用于存儲數字信號。
[0013]SPI EERROM 1、SPI FLASH 1 與 FPGA相連，用于存儲 FPGA 的配置信息。SPI EERR0M2,SPI FLASH 2與DSP相連，用于存儲DSP的配置信息。NAND FLASH用于存儲FPGA和DSP的交互數據。
[0014]接口:本板卡采用USB接口與外部進行數據交互，傳輸當前的各種板卡狀態和采樣信息，實現遙控和監控的目的。采用以太網RJ45接口，實現DSP通過Gigabit Ethernet與外部的數據傳輸。采用PC1-express總線標準接口，實現FPGA通過PC1-express總線(PCIe總線)與外部的數據傳輸。PC1-express連接器安裝在本板卡的右側，如圖2所示。與本板卡對接的PC1-express連接器如圖3所示，PC1-express連接器包括連接器XJ1、連接器XP2、連接器XP3和連接器XP4，四個獨立的連接器均為符合CPCI規范的標準連接器，分別與板卡上的連接器XP1、連接器XJ2、連接器XJ3和連接器XJ4匹配對接。
[0015]電源:連接器XJ1與12V直流電源相連，通過其對插連接器XP1為本板卡提供12V直流電壓，作為本板卡工作電源，經過不同電壓轉換模塊，轉換為板卡上器件所需工作電壓。
[0016]主要器件廠家及型號:
現場可編程門陣列FPGA:賽靈思(XILINX)XC7K325T-FFG900 ；數字信號處理器DSP:德州儀器(TI) TMS320C6670 ；
差分放大器:德州儀器(TI) LMH6554;
模數轉換器:德州儀器(TI) ADS42LB69 ;
高速動態隨機存取存儲器DDR3 SDRAM:鎂光(MICRON) MT41J256M8 ；
非易失閃存存儲器 NAND FLASH:恒憶(NUMONYX) NAND512R3A2S ；
串行閃存存儲器SPI FLASH:恒憶(NUMONYX) N25Q128A ；
串行電擦除可編程只讀存儲器SPI EEPR0M:愛特梅爾(ATMEL) AT25128B ；以太網收發器:美滿(MARVELL) 88E1111 ；
USB信號轉換器:飛特帝亞(FTDI) FT245R ；
時鐘管理芯片:德州儀器(TI)CDCE62005RGZT ；
時鐘選擇芯片:ICS公司ICS8533-AG01 ；
PC1-express 連接器(XP1):ERNI 電子 254992 ；
PC1-express 連接器(XJ2、XJ3):ERNI 電子 973028 ；
PC1-express 連接器(XJ4):ERNI 電子 214443。
【主權項】
1.一種雙通道高速模擬數字信號采集處理板卡，其特征在于:該板卡包括分別通過SR1總線和I / 0端口連接的現場可編程門陣列FPGA和數字信號處理器DSP ;四片動態隨機存取存儲器DDR3 SDRAM;兩片串行電擦除可編程只讀存儲器SPI EEPROM ;兩片串行閃存存儲器SPI FLASH ;兩片差分放大器；模數轉換器；非易失閃存存儲器NAND FLASH ;以太網收發器；pc1-express連接器；該板卡還包括分別與時鐘相連接的時鐘選擇芯片和時鐘管理芯片；其中，兩路模擬信號由SMA接口 1及SMA接口 2分別接入差分放大器1和差分放大器2，差分放大器1和差分放大器2分別通過模數轉換器與現場可編程門陣列FPGA連接，USB接口通過信號轉換器與現場可編程門陣列FPGA連接，動態隨機存取存儲器DDR3 SDRAM1、動態隨機存取存儲器DDR3 SDRAM 2、串行電擦除可編程只讀存儲器SPI EEPROM 1和串行閃存存儲器SPI FLASH 1分別與現場可編程門陣列FPGA連接，動態隨機存取存儲器DDR3SDRAM 3、動態隨機存取存儲器DDR3 SDRAM 4、串行電擦除可編程只讀存儲器SPI EEPROM 2和串行閃存存儲器SPI FLASH 2分別與數字信號處理器DSP連接，現場可編程門陣列FPGA通過PCLE總線與PC1-express連接器連接，數字信號處理器DSP通過以太網收發器連接到RJ45 接口。2.根據權利要求1所述的一種雙通道高速模擬數字信號采集處理板卡，其特征在于:該板卡采用四個時鐘、一片時鐘選擇芯片和兩片時鐘管理芯片，其中，時鐘1和SMA接口 3通過時鐘選擇芯片與模數轉換器連接，時鐘2與FPGA連接，時鐘3和時鐘4分別通過時鐘管理芯片1和時鐘管理芯片2與DSP連接。3.根據權利要求2所述的一種雙通道高速模擬數字信號采集處理板卡，其特征在于:PC1-express連接器安裝在板卡的右側，PC1-express連接器包括連接器XJ1、連接器XP2、連接器XP3和連接器XP4，分別與板卡上的接口 XP1、接口 XJ2、接口 XJ3和接口 XJ4匹配對接。
【專利摘要】本發明公開了一種雙通道高速模擬數字信號采集處理板卡。該板卡包括FPGA、DSP、四片DDR3？SDRAM、兩片SPI？EEPROM；兩片SPI？FLASH、兩片差分放大器、模數轉換器、NAND？FLASH；以太網收發器和PCI-express連接器；還包括分別與時鐘相連接的時鐘選擇芯片和時鐘管理芯片。本設計采用成熟可靠的元器件，輔以規范的電路設計，保證信號采集處理的準確性和高效性。采用標準3U板卡尺寸，可與標準3U機箱匹配。采用標準PCI-express連接器，方便與有相應接口的機箱或板卡進行對接，實現本信號采集處理板卡與系統其他結構的數據交互。
【IPC分類】G06F13/40
【公開號】CN105320633
【申請號】CN201510803973
【發明人】李羚梅, 蘇曉旭, 張鵬泉, 范玉進, 曹曉東, 褚孝鵬, 邱惠昌, 楊松楠, 劉政鵬
【申請人】天津光電通信技術有限公司
【公開日】2016年2月10日
【申請日】2015年11月20日