解碼iso/iec14443協議中讀卡器發送的類型a信號的電路的制作方法
【技術領域】
[0001]本發明涉及一種改進的解碼IS0/IEC14443協議中讀卡器發送的類型A信號的電路。
【背景技術】
[0002]IS0/IEC14443協議中有兩種類型的信號，分別稱類型A信號和類型B信號。其中類型A信號的波形是百分百幅度調制的修正密勒信號(ASK100% Modified Miller)。它根據碼字不同對應3種波形，分別稱為X、Y和Z波形，其波形圖參見圖1?3所示。圖1-3中的T表示一個碼字持續的時間，W表示低電平持續時間。T和W在IS0/IEC14443協議中根據發送數據速率的不同都有相應的規定值。
[0003]IS0/IEC14443協議中規定的編碼規則決定首先發送的一定是Z波形。類型A信號的波形是百分之十的幅度調制信號(ASK10%)。由于調制度不同，接收類型B信號的低電平時，可以從載波中恢復出載波時鐘；接收類型A信號的低電平時，由于是100%幅度調制，所以無法從載波中恢復出載波時鐘。
【發明內容】
[0004]本發明要解決的技術問題是提供一種解碼IS0/IEC14443協議中讀卡器發送的類型A信號的電路，能夠正確區分讀卡器發送的是類型A信號還和類型B信號，在解碼類型A信號的同時，屏蔽類型B信號的影響。
[0005]為解決上述技術問題，本發明的解碼IS0/IEC14443協議中讀卡器發送的類型A信號的電路，包括:
[0006]一主解碼器電路，用于記錄模擬解調后的包絡信號中兩個低電平之間的高電平長度，并且根據IS0/IEC14443協議規定的類型A信號的不同碼字之間的高電平長度進行解碼；
[0007]—判斷接收信號類型電路，與所述主解碼器電路相連接，用于記錄模擬解調后的包絡信號中低電平期間的時鐘個數，并且在低電平結束時，將記錄到的時鐘個數與設定的閾值相比較，當時鐘個數大于所述閾值時，給出標志信號，令所述主解碼器電路忽略該低電平?目號。
[0008]本發明通過記錄模擬解調后的包絡信號中，兩個低電平之間的高電平長度來完成解碼；并且通過記錄模擬解調后的包絡信號中低電平期間的時鐘個數，來區分讀卡器發送的是類型A信號還和類型B信號，從而實現在解碼類型A信號的同時，屏蔽類型B信號的影響。
[0009]本發明特別適用于需要在接收類型A信號的同時，屏蔽讀卡器發送的ISO/IEC14443協議中的類型B信號的場合。
【附圖說明】
[0010]下面結合附圖與【具體實施方式】對本發明作進一步詳細的說明:
[0011]圖1是IS0/IEC14443協議中讀卡器發送的類型A信號的X波形示意圖；
[0012]圖2是IS0/IEC14443協議中讀卡器發送的類型A信號的Y波形示意圖；
[0013]圖3是IS0/IEC14443協議中讀卡器發送的類型A信號的Z波形示意圖；
[0014]圖4是解碼IS0/IEC14443協議中讀卡器發送的類型A信號的電路一實施例結構圖。
【具體實施方式】
[0015]結合圖4所示，所述解碼IS0/IEC14443協議中讀卡器發送的類型A信號的電路的主解碼器電路的解碼原理如下:
[0016]從圖1?3中，可以明顯看出Z波形后面跟著X波形，Y波形，以及Z波形對應的兩個低電平間高電平的長度是不同的。進一步說明，如果Z波形后有不到T/2的高電平，那么Z波形后面跟著的就是X波形；如果Z波形后有大于T/2同時小于T的高電平，那么Z波形后面跟著的就是Z波形；如果Z波形后，在收到下一個低電平前，記錄的高電平已經大于T 了，那么Z波形后面跟的就是Y波形。以此類推，之后的波形就可以從之前已經確定的波形和兩個低電平間高電平長度來判斷得出。
[0017]具體實現時，用一個計數器記錄兩個低電平間的高電平長度，它的計數使能信號在收到波形信號(即包絡信號)的下降沿時置起，在波形信號的上升沿處，判斷計數使能信號是否有效，如果有效，那么就通過當時的計數器值，對照上述解碼原理，根據不同碼字對應波形之間的高電平長度不同來解碼；與此同時把計數器置零，然后開始計數。
[0018]所述解碼IS0/IEC14443協議中讀卡器發送的類型A信號的電路中判斷接收信號類型電路的原理如下:
[0019]由于類型A信號的低電平時，沒有時鐘；而類型B信號的低電平時，有時鐘，那么就可以用一個計數器，在低電平時，用時鐘計數。當記錄的到的時鐘個數大于一個預先設定好的閾值時，就可以判斷出當前收到的是類型B信號，從而給出標志信號。這里的閾值是一個整數值，它不超過IS0/IEC14443協議中規定的類型B信號在低電平期間所含的時鐘個數。
[0020]所述解碼IS0/IEC14443協議中讀卡器發送的類型A信號的電路屏蔽類型B信號的實現方法如下:
[0021]所述主解碼器電路在收到判斷接收信號類型電路給出的標志信號后，復位主解碼器電路中計數器的計數使能信號，這樣在波形信號的上升沿處，主解碼器電路就會看到計數使能信號無效，從而不啟動解碼與清零動作，從而使得類型B信號對主解碼器電路的解碼不造成影響。
[0022]所述時鐘即圖4中的從載波中恢復的時鐘信號。
[0023]以上通過【具體實施方式】對本發明進行了詳細的說明，但這些并非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護范圍。
【主權項】
1.一種解碼IS0/IEC14443協議中讀卡器發送的類型A信號的電路，其特征在于，包括: 一主解碼器電路，用于記錄模擬解調后的包絡信號中兩個低電平之間的高電平長度，并且根據IS0/IEC14443協議規定的類型A信號的不同碼字之間的高電平長度進行解碼；一判斷接收信號類型電路，與所述主解碼器電路相連接，用于記錄模擬解調后的包絡信號中低電平期間的時鐘個數，并且在低電平結束時，將記錄到的時鐘個數與設定的閾值相比較，當時鐘個數大于所述閾值時，給出標志信號，令所述主解碼器電路忽略該低電平信號。2.如權利要求1所述的電路，其特征在于，所述主解碼器電路設有一個計數器，用于記錄所述兩個低電平間的高電平長度，其計數使能信號在收到包絡信號的下降沿時置起，在包絡信號的上升沿處，判斷計數使能信號是否有效；如果有效，則通過判斷當時的計數器值，對照IS0/IEC14443協議規定的類型A信號的不同碼字對應的波形之間的高電平長度來解碼；與此同時將所述計數器置零，然后開始計數。3.如權利要求2所述的電路，其特征在于，所述主解碼器電路在收到所述標志信號時，復位所述計數器的計數使能信號。
【專利摘要】本發明公開了一種解碼ISO/IEC14443協議中讀卡器發送的類型A信號的電路，包括：一主解碼器電路，用于記錄模擬解調后的包絡信號中兩個低電平之間的高電平長度，并且根據ISO/IEC14443協議規定的類型A信號的不同碼字之間的高電平長度進行解碼；一判斷接收信號類型電路，與所述主解碼器電路相連接，用于記錄模擬解調后的包絡信號中低電平期間的時鐘個數，并且在低電平結束時，將記錄到的時鐘個數與設定的閾值相比較，當時鐘個數大于所述閾值時，給出標志信號，令所述主解碼器電路忽略該低電平信號。本發明能夠正確區分讀卡器發送的是類型A信號還和類型B信號，在解碼類型A信號的同時，屏蔽類型B信號的影響。
【IPC分類】G06K7/00
【公開號】CN105224894
【申請號】CN201410229361
【發明人】王吉健
【申請人】上海華虹集成電路有限責任公司
【公開日】2016年1月6日
【申請日】2014年5月28日