一種線纜表觀圖像缺陷檢測裝置的制造方法
【技術領域】
[0001]本發明說與圖像處理領域，特別是涉及圖像處理的硬件實現領域。
技術背景
[0002]線材作為現代工業生產中重要的原材料，它的表面質量的好壞很大程度上影響了最終產品的性能。在生產過程中，由于原材料選取和加工工藝等多方面因素，線材表面會不可避免的出現氣孔、劃痕、麻點等缺陷。這些缺陷不僅影響線材的外形美觀，而且使得線材在使用過程中存在著嚴重的質量隱患問題。因此需要在線纜生產的過程中對其表觀缺陷進行檢測。現階段使用通用計算機完成圖像處理過程中是通用計算機以串行方式執行指令，對于大數據量的處理，存在速度慢、實時性差的缺點；而且計算機便攜性差。使用ARM+DSP的嵌入式方法，ARM上實現流程控制與人機交互，DSP上實現圖像處理算法；雖然DSP的處理速度快于通用計算機的處理速度，但是其仍然主要以串行方式執行指令，因而速度上比起FPGA的硬件實現方案還有一定的差距；而且，ARM和DSP之間的通訊速度也會限制整個圖像處理系統的速度。
【發明內容】
[0003]本發明針對【背景技術】的不足之處，設計一種處理速度快，精度高，成本低，實時性強的線纜表觀圖像缺陷檢測裝置。
[0004]本發明的技術方案是一種線纜表觀圖像缺陷檢測裝置，該裝置包括硬件處理部分、軟件處理部分、總線互聯、存儲模塊，通過硬件部分處理運算量大的步驟，硬件部分所需數據通過VDMA (數據直接存儲器)直接與存儲模塊進行數據讀寫，通過軟件部分處理運算靈活的步驟，從而實現發明目的。因而本發明一種線纜表觀圖像缺陷檢測裝置，該裝置包括:硬件處理部分、軟件處理部分、總線、存儲控制器、存儲模塊；所述硬件處理部分包括:數據輸入接口、硬件處理模塊、數據輸出接口、VDMA，其中數據輸入接口、硬件處理模塊、數據輸出接口所需數據通過VDMA直接從存儲模塊中進行讀寫；存儲控制器與存儲模塊通過數據線連接；軟件處理部分通過一條總線完成對硬件處理部分和存儲控制器的初始化配置，軟件處理部分和硬件處理部分通過另一條總線與存儲控制器連接完成自身所需數據的讀寫。
[0005]所述硬件處理部分包括:數據輸入接口、中值濾波模塊、邊緣檢測模塊、閾值分割模塊、形態學濾波模塊、數據輸出模塊和5個VDMA ;其中VDMAl負責數輸入模塊的寫數據和中值濾波模塊的讀數據，VDMA2負責中值濾波模塊的寫數據和邊緣檢測模塊的讀數據，VDMA3負責邊緣檢測模塊的寫數據和閾值分割模塊的讀數據，VDMA4負責閾值分割模塊的寫數據和形態學濾波模塊的讀數據，VDMA5負責形態學濾波模塊的寫數據和數據輸出模塊的讀數據。
[0006]所述軟件處理部分是對硬件處理部分中形態學濾波后的圖像進行邊界追蹤及目標識別，然后通過硬件處理部分中的數據輸出模塊使出目標識別結果。
[0007]本發明一種線纜表觀圖像缺陷檢測裝置，利用上軟硬件聯合編程的優勢，使用AXI4總線互聯技術，提高數據在片上的傳輸速度；使用可編程邏輯資源實現部分圖像處理算法，從而達到處理速度快，精度高，成本低，實時性強的效果。
[0008]說明書附圖
[0009]圖1為線纜表觀缺陷視覺檢測圖像處理系統的嵌入式示意框圖。
具體實施例
[0010]下面結合附圖對本發明進行進一步的說明。
[0011]一種線纜表觀圖像缺陷檢測裝置包括zynq處理平臺和片外DDR3存儲器；所述zynq處理平臺包括ARM部分、FPGA硬件處理部分和總線互聯部分；所述ARM部分為zynq片上的雙核ARM Cortex_A9多核處理器的處理系統(Processing System，PS)，所述ARM部分通過AXI_lite協議配置VDMA和存儲器控制模塊的工作的模式，并且完成圖像處理步驟中的邊界追蹤和目標識別算法。
[0012]所述FPGA硬件處理部分使用zynq片上的可編程邏輯(Programmable Logic, PL)實現，包括同步觸發模塊、camera link接口模塊、中值濾波模塊、sobel邊緣檢測模塊、閾值分割模塊、形態學濾波模塊、HDMI顯示驅動模塊、存儲器控制模塊和VDMA模塊。
[0013]所述總線互聯部分為使用AXI總線技術完成各個模塊之間的通訊，包括AXI總線互連模塊和AXI_lite總線互連模塊。
[0014]所述片外DDR3為一片容量為4Gbit的單片芯片，在該存儲空間上劃分出五個大小為 2MB 的 frame buffer，分別為 frame buffer_l, frame buffer_2, frame buffer_3, framebuffer_4和frame buffer_5。同步觸發模塊產生同步觸發信號，觸發camera linkinterface模塊、中值濾波模塊、sobel邊緣檢測模塊，二值化模塊，形態學濾波模塊，HDMI顯示驅動模塊和ARM中的圖像處理算法程序(邊界追蹤算法和目標識別算法)開始對一幀圖像進行處理。
[0015]所述camera link接口模塊接收高速camera link相機傳來的視頻信號，并且整理數據，將整幀圖像完整地恢復出來；所述中值濾波模塊，使用大小為3*3的模板對圖像進行中值濾波，去除圖像中的噪聲；所述sobel邊緣檢測模塊，使用大小為3*3的sobel邊緣檢測算子，檢測線纜圖像上的缺陷邊緣；所述閾值分割模塊，采用固定閾值的方法，對sobel邊緣檢測后的圖像進行二值化處理；所述形態學濾波模塊，使用形態學開運算方法，對二值圖像進行處理，去除孤立的噪點，連接斷開的缺陷邊緣；所述HDMI顯示驅動模塊，完成將DDR3中的數據以圖像的形式顯示在HDMI顯示器上。
[0016]所述存儲器控制模塊，接收AXI總線互連模塊的讀寫請求，完成DDR3的控制命令、讀操作和寫操作的時序驅動。
[0017]所述VDMA模塊包括五個相同的VDMA子模塊，分別為VDMA_1，VDMA_2, VDMA_3, VDMA_4和VDMA_5。VDMA是一種用于視頻數據傳輸的DMA技術。本發明中的VDMA模塊具有AXI總線接口協議，讀寫雙向通道。對于寫通道，通過配置視頻數據的格式以及在存儲空間的起始地址，VDMA將自動把視頻數據存入到指定地址的存儲空間中。對于讀通道，通過配置視頻數據的格式以及在存儲空間的起始地址，VDMA將自動把視頻數據從指定存儲空間中讀取出來。
[0018]所述AXI總線互聯模塊，將多個主機(VDMA)與一個從機(存儲器控制模塊)連接起來，使得多個VDMA主機可以操作一個從機，本模塊的接口為AXI協議；所述AXI_lite總線互聯模塊，將一個主機(ARM)與多個從機(VDMA和存儲器控制模塊)連接起來，使得ARM可以配置VDMA和存儲器控制模塊的工作的模式，本模塊的接口為AXI_lite協議。
[0019]本發明處理步驟如下:在處理同步模塊的控制下，將整個缺陷檢測的圖像處理過程分為六個步驟:第一個步驟為camera link interface模塊接收camera link高速攝像機傳來的視頻數據，并通過VDMA_1，緩存到Frame_buffer_l中；第二個步驟為Frame_buffer_l中的視頻數據通過VDMA_1進入中值濾波模塊，經過中值濾波處理后，通過VDMA_2將處理后的數據緩存到Frame_buffer_2中；第三個步驟為Frame_buffer_2中的數據通過VDMA_2進入sobel邊緣檢測模塊，經過sobel邊緣檢測處理后，將處理結果通過AXI_stream協議接口傳送給二值化處理模塊，經過二值化處理后，通過VDMA_3將結果緩存到Frame_buffer_3中；第四個步驟為Frame_buffer_3中的數據通過VDMA_3的讀通道進入形態學濾波模塊，經過形態學濾波后，通過VDMA_4將處理后的數據緩存到Frame_bufTer_4中；第五個步驟為zynq片上硬核ARM讀取Frame_buffer_5中的數據，在ARM上使用邊界追蹤算法和目標識別算法完成缺陷的檢測，并將缺陷標記在原圖上，最后將處理結果存入到Frame_buffer_6中；第六個步驟為HDMI顯不驅動模塊通過VDMA_5將Frame_buffer_6中的視頻數據以HDMI數據格式輸出給顯示器。
【主權項】
1.一種線纜表觀圖像缺陷檢測裝置，該裝置包括:硬件處理部分、軟件處理部分、總線、存儲控制器、存儲模塊；所述硬件處理部分包括:數據輸入接口、硬件處理模塊、數據輸出接口、VDMA，其中數據輸入接口、硬件處理模塊、數據輸出接口所需數據通過VDMA直接從存儲模塊中進行讀寫；存儲控制器與存儲模塊通過數據線連接；軟件處理部分通過一條總線完成對硬件處理部分和存儲控制器的初始化配置，軟件處理部分和硬件處理部分通過另一條總線與存儲控制器連接完成自身所需數據的讀寫。
2.如權利要求1所述的一種線纜表觀圖像缺陷檢測裝置，其特征在于所述硬件處理部分包括:數據輸入接口、中值濾波模塊、邊緣檢測模塊、閾值分割模塊、形態學濾波模塊、數據輸出模塊和5個VDMA ;其中VDMAl負責數輸入模塊的寫數據和中值濾波模塊的讀數據，VDMA2負責中值濾波模塊的寫數據和邊緣檢測模塊的讀數據，VDMA3負責邊緣檢測模塊的寫數據和閾值分割模塊的讀數據，VDMA4負責閾值分割模塊的寫數據和形態學濾波模塊的讀數據，VDMA5負責形態學濾波模塊的寫數據和數據輸出模塊的讀數據。
3.如權利要求1所述的一種線纜表觀圖像缺陷檢測裝置，其特征在于所述軟件處理部分是對硬件處理部分中形態學濾波后的圖像進行邊界追蹤及目標識別，然后通過硬件處理部分中的數據輸出模塊使出目標識別結果。
【專利摘要】本發明公開了一種線纜表觀圖像缺陷檢測裝置，包括zynq處理平臺和片外DDR3存儲器，其中zynq處理平臺包括ARM部分、FPGA硬件處理部分和總線互聯部分。本發明用于線材表觀缺陷檢測，高速攝像機對線纜表觀進行成像，通過camera link接口連接入本系統，通過中值濾波，sobel邊緣檢測，閾值分割，形態學濾波，邊界追蹤及目標識別六個圖像處理步驟，最終將有缺陷的圖像經過標記后發送給HDMI顯示器顯示結果。本發明將部分圖像處理算法在硬件上實現，包括中值濾波，sobel邊緣檢測，閾值分割和形態學濾波，大幅度提高了圖像處理的速度。
【IPC分類】G06T7-00, G06T1-00
【公開號】CN104851069
【申請號】CN201510206498
【發明人】劉霖, 譚沛巖, 付大鵬, 王耀杰, 任程輝, 謝煜, 易少賓, 張靜, 劉娟秀, 葉玉堂, 劉永
【申請人】電子科技大學
【公開日】2015年8月19日
【申請日】2015年4月28日