支持fc協議16g通訊速率的串行數據通道的制作方法
【技術領域】
[0001]本發明涉及通信技術領域，提出一種支持FC協議16G通訊速率的高質量串行數據通道的設計方法。
技術背景
[0002]自2001年2G FC技術推出以來，新一代的FC互聯技術迅速發展，目前已有4G、8G的FC成熟產品，第五代16G FC也已初現，甚至32G FC的標準也已經面世。隨著FC速率的提高，高速串行數據通道的性能成為了高速FC傳輸的關鍵設計因素，數據通道在線速14.025G的頻率上，我們會遇到嚴重的信號傳輸挑戰，如果不采取措施其結果是信號到達接收端將無法有效接收數據(眼圖閉合)。面對越來越快的FC傳輸速率，是FC硬件工程師面臨的首要挑戰。傳統的設計方法中，雖然考慮FPGA器件的選擇、板材的介質耗散因子和疊層結構的合理設計等，卻不能準確的估算串行數據傳輸通道的損耗和串行數據傳輸通道之間的串擾等，很容易導致傳輸通道的損耗不能滿足16G FC的需要或者相鄰通道串擾過大，誤碼率增加甚至鏈路斷開而反復修改，最終導致項目周期延誤、成本大大增加甚至項目失敗。
【發明內容】
[0003]本發明的發明目的在于針對16G FC傳輸特點，提出一種支持FC協議16G通訊速率的串行數據通道的制作方法，從FPGA選型、串行數據通道的定制、高頻信號質量、差分傳輸線設計等方面都進行了有效的仿真估算，保證16G FC數據傳輸通道的損耗和串擾等能夠滿足傳輸要求，極大程度上提高了 16G FC傳輸的設計成功率。
[0004]本發明的發明目的通過以下技術方案實現:
[0005]一種支持FC協議16G通訊速率的串行數據通道的制作方法，包含以下步驟:
[0006]步驟I)、在PCB板上利用FPGA器件構建16G速率的串行數據收發器；
[0007]步驟2)、將光電轉換模塊焊接在PCB板上；
[0008]步驟3)、在PCB板上進行差分傳輸線的布線，并對最長的差分傳輸線進行前仿真并估算電傳輸通道的損耗，根據估算的電傳輸通道的損耗結果調整差分傳輸線的走線方式；
[0009]步驟4)、對PCB板上整個傳輸通道的插接損耗進行估算，并根據估算的串行傳輸通道的插接損耗結果調整差分傳輸線的走線方式以及PCB板的板材；
[0010]步驟5)、PCB板設計完成后，對PCB板上的所有串行數據通道進行頻域仿真，檢查每一個電傳輸通道的損耗，如果某I路或多路串行數據通道的損耗過大，需要單獨調整該串行數據通道的差分傳輸線的走線方式；
[0011]步驟6)、對PCB板上的所有串行數據通道做串擾仿真，根據串擾仿真結果，找出干擾最大的串行數據通道，修改差分傳輸線的走線方式，再重新做串擾仿真，直至所有的串行數據通道的串擾都在要求范圍內。
[0012]依據上述特征，所述步驟I)中FPGA器件構建16G速率的串行數據通道包含以下步驟:
[0013]步驟1.1)、構建支持10GBASE-R協議的PCS層和14.025G的PMA層；
[0014]步驟1.2)、在PCS層中設計發送預加重模塊、連續時間線性均衡模塊、自適應判定反饋均衡模塊。
[0015]依據上述特征，所述步驟3)在PCB板上進行差分傳輸線的布線的方法為:
[0016]步驟2.1)仿真估算FPGA的BGA單端扇出和差分扇出的插損從而選擇是BGA單端扇出還是差分扇出方式，如果單端扇出和差分扇出的插損效果相同，選擇單端扇出；
[0017]步驟2.2)差分傳輸線使用弧形走線，計算差分傳輸線的特征阻抗，優化過孔的同時增加地孔，形成GSSG布局；
[0018]步驟2.3)對無法走表底層的差分傳輸線使用背鉆技術去除過孔的stub ;
[0019]步驟2.4)、使用合適的耦合電容，計算耦合電容下方的參考平面的挖空寬度，增大合適的特征阻抗。
[0020]本發明的有益效果為:針對高速數據傳輸的需求，設計的符合16G FC協議的高速串行數據通道，極大地提高了數據的傳輸速率，滿足了未來電子設備和數字化信息的急劇增加對數據傳輸速率的要求。極大地提高了高速串行數據通道的設計成功率，大大降低了16G FC研制成本。
【附圖說明】
[0021]圖1為16G FC高速串行數據通道示意圖。
[0022]圖2高速傳輸線設計流程圖。
[0023]圖3串行數據傳輸通道損耗估算流程圖。
【具體實施方式】
[0024]下面根據附圖和實施例對本發明作進一步詳細說明:
[0025]本實施例硬件模塊包括高速PCB板、FPGA電路和光電轉換模塊。高速數據首先從FPGA輸出經過高速PCB的差分傳輸線最后到達光電轉換模塊。本發明主要針對FPGA的PCS層和PMA層、高速PCB差分傳輸通道提出了一種新的有效的設計方法，能夠滿足16G FC數據傳輸的高帶寬、低延時、低抖動的性能要求。
[0026]本發明的基本思路是:首先根據16G FC協議的要求，選擇合適的FPGA器件構建16G速率的串行數據收發器，本實施例中選用Altera 28nm Stratix GX V FPGA。利用FPGA構建支持10GBASE-R協議的PCS層和14.025G的PMA層，在PCS層中設計發送預加重模塊、連續時間線性均衡模塊、自適應判定反饋均衡模塊，實現支持16G FC協議的串行數據通道如圖1所示。
[0027]發送預加重模塊:可以提高發送信號的高頻分量，避免在傳輸過程中的高頻損耗過大，導致接收端的高頻信號能量很弱。
[0028]連續時間線性均衡模塊:提高信號的信噪比，增大增益。
[0029]自適應判定反饋均衡模塊:降低碼間干擾。
[0030]預加重模塊、連續時間線性均衡模塊、自適應判定反饋均衡模塊都是在信號的源頭進行控制，提高信號的完整性，相當于提高信號本身的質量，降低對傳輸通道的苛刻要求。
[0031]將光電轉換模塊焊接在PCB板上。
[0032]差分傳輸線設計時如圖2所示，首先選擇介質耗散因子小的PCB材料，設計合理的疊層結構。使用Ansoft HFSS全場仿真估算FPGA的BGA單端扇出和差分扇出的插損，根據估算的單端扇出和差分扇出的插損結果選擇是BGA單端扇出還是差分扇出方式，同樣效果下，優選走線更寬，損耗更小的單端扇出。
[0033]差分傳輸線使用弧形走線，計算差分傳輸線的特征阻抗，優化過孔的同時增加地孔，形成GSSG布局。對無法走表底層的差分傳輸線，使用背鉆技術去除過孔的stub。盡量使用最小封裝的耦合電容，使用場求解軟件Polar Si9000計算耦合電容下方的參考平面的挖空寬度，增大合適的特征阻抗。
[0034]PCB布局完成后，使用Ansoft的SiWave軟件對最長的串行數據通道進行前仿真，估算電傳輸通道的損耗。根據估算出的電傳輸通道的損耗結果，如果不能滿足16G通訊的需求，需要調整差分線的走線方式(包括差分線的間距、線寬、過孔數量)。
[0035]然后對整個串行數據通道包括電傳輸通道損耗和光電模塊的插損進行估算。按OIF CE1-25G LR標準控制16GFC傳輸通道的損耗。如果損耗過大，需要調整差分線的走線方式、甚至需要更換損耗因子更小的PCB板材。
[0036]板級設計完成后，由于PCB上有很多路串行數據通道存在串擾，對PCB進行頻域仿真，檢查每一個電傳輸通道的損耗。最后使用HyperLynx軟件做串擾仿真，修改串擾比較大的差分對，盡可能減小串擾。再重新做串擾仿真，直至所有的串行數據通道的串擾都在要求范圍內。經過以上的數據傳輸通道的設計流程，可以極大地提高高速串行數據傳輸通道的成功率，大大降低了研制成本。
[0037]綜上所述，如圖3所示，本發明在串行數據通道設計過程中多次進行損耗估算，大大提高了 16G FC高速數據傳輸通道設計的成功率。
[0038]本發明根據16G FC協議的理解，在目前16G FC處于前沿研宄領域的情況下，提出了一種有效的高質量的串行數據通道的設計方法。大大提高了 16G FC高速數據傳輸通道設計的成功率，降低了研制成本。對更高速的數據傳輸也有一定的參考價值。本發明提出的設計方法新穎有效，滿足了數字信息系統中對高速數據傳輸的需求。
【主權項】
1.一種支持FC協議16G通訊速率的串行數據通道的制作方法，包含以下步驟: 步驟I)、在PCB板上利用FPGA器件構建16G速率的串行數據收發器； 步驟2)、將光電轉換模塊焊接在PCB板上； 步驟3)、在PCB板上進行差分傳輸線的布線，并對最長的差分傳輸線進行前仿真并估算電傳輸通道的損耗，根據估算的電傳輸通道的損耗結果調整差分傳輸線的走線方式；步驟4)、對PCB板上整個傳輸通道的插接損耗進行估算，并根據估算的傳輸通道的插接損耗結果調整差分傳輸線的走線方式以及PCB板的板材； 步驟5)、PCB板設計完成后，對PCB板上的所有串行數據通道進行頻域仿真，檢查每一個電傳輸通道的損耗，如果某I路或多路串行數據通道的損耗過大，需要單獨調整該串行數據通道的差分傳輸線的走線方式； 步驟6)、對PCB板上的所有串行數據通道做串擾仿真，根據串擾仿真結果，找出干擾最大的串行數據通道，修改差分傳輸線的走線方式，再重新做串擾仿真，直至所有的串行數據通道的串擾都在要求范圍內。
2.根據權利要求1所述的制作方法，其特征在于所述FPGA器件構建16G速率的串行數據通道包含以下步驟: 步驟1.1)、構建支持1GBASE-R協議的PCS層和14.025G的PMA層； 步驟1.2)、在PCS層中設計發送預加重模塊、連續時間線性均衡模塊、自適應判定反饋均衡模塊。
3.根據權利要求1所述的制作方法，其特征在于所述步驟3)在PCB板上進行差分傳輸線的布線的方法為: 步驟2.1)仿真估算FPGA的BGA單端扇出和差分扇出的插損從而選擇是BGA單端扇出還是差分扇出方式，如果單端扇出和差分扇出的插損效果相同，選擇單端扇出； 步驟2.2)差分傳輸線使用弧形走線，計算差分傳輸線的特征阻抗，優化過孔的同時增加地孔，形成GSSG布局； 步驟2.3)對無法走表底層的差分傳輸線使用背鉆技術去除過孔的stub ; 步驟2.4)、使用合適的耦合電容，計算耦合電容下方的參考平面的挖空寬度，增大合適的特征阻抗。
【專利摘要】本發明公開了一種支持FC協議16G通訊速率的串行數據通道的制作方法，包含以下步驟：1)、利用FPGA器件構建16G速率的串行數據收發器；2)、將光電轉換模塊焊接在PCB板上；3)、在PCB板上進行差分傳輸線的布線，并對最長的差分傳輸線進行損耗估算；4)、對PCB板上整個傳輸通道的插接損耗進行估算；5)、PCB板設計完成后，對PCB板上的所有串行數據通道進行頻域仿真；6)、對PCB板上的所有串行數據通道做串擾仿真。本發明保證了16G FC數據傳輸通道的損耗和串擾等能夠滿足傳輸要求，極大程度上提高了16G FC傳輸的設計成功率。
【IPC分類】G06F13-42, H04L25-08, G06F17-50
【公開號】CN104636307
【申請號】CN201510007635
【發明人】張占芳
【申請人】中國航空無線電電子研究所
【公開日】2015年5月20日
【申請日】2015年1月8日