適于快速信號傳輸?shù)男盘杺鬏斞b置，電路塊和集成電路的制作方法

專利名稱：適于快速信號傳輸?shù)男盘杺鬏斞b置，電路塊和集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在例如CPU和存儲器器件或存儲器IC元件之間(例如在包含CMOS元件或CMOS元件的功能塊的數(shù)字電路之間)傳輸信號的技術(shù)，更具體地說，涉及通過一條總線快速傳輸信號的技術(shù)，在該總線中，一條主傳輸線連接有多個元件。
在每個包含有半導(dǎo)體集成電路的數(shù)字電路之間快速傳輸信號的技術(shù)領(lǐng)域，已經(jīng)提出了用于傳遞具有1V左右信號幅度的低幅接口技術(shù)。
作為這種低幅接口的代表，一種GTL(Gunning TransceiverLogic)射擊收發(fā)機邏輯接口或CTT(Center Tapped Termination)中央抽頭端子接口已經(jīng)提出。這些低幅接口在Nikkei Electron-ics，November27，1993中的269—290頁有詳細介紹。


圖1顯示了這種低幅接口的現(xiàn)有技術(shù)的結(jié)構(gòu)，其中，一個主傳輸線具有多個分支線。
數(shù)字100代表一條傳輸線，它端接端電源60和61及端電阻50和51。傳輸線100連接于一個驅(qū)動電路塊1和接收電路塊2，3和4。
傳輸線100具有50Ω的阻抗。每個分支線11—14具有50Ω的阻抗。每個端電阻50和51具有50Ω的阻抗。每個端電源60和61的電壓為0.5V。發(fā)送或驅(qū)動電路21具有10Ω的導(dǎo)通電阻。
當驅(qū)動電路21在邏輯“高”輸出時，電路21工作將傳輸線11接到一個1V電源(未示出)。當驅(qū)動電路21在邏輯“低”輸出時，電路21將傳輸線11接到地，即0V電源(未示出)。數(shù)字32到34代表接收電路，每個接收電路分別包括在相應(yīng)的各接收電路塊內(nèi)。這些接收電路將接收到的信號與參考電壓Vref比較以確定接收到的信號是處在低電平還是高電平。在該電路中，Vref設(shè)為0.5V。
下面說明當驅(qū)動電路21從低電平輸出轉(zhuǎn)換為高電平時信號是如何在該總線上傳輸?shù)綀D1中的各點的。首先，推導(dǎo)出當驅(qū)動電路21在低電平輸出時傳輸總線100的電勢，此時，在傳輸線上的點A的電壓對應(yīng)于由端電阻50和51及發(fā)送電路21的導(dǎo)通電阻對0.5V的端電源的分壓而得到的電壓。即，該電壓為0.5V*10Ω/(10Ω＋50Ω/2)＝0.14(V)當發(fā)送電路21的輸出從低電平輸出轉(zhuǎn)換為高電平輸出而使得信號被發(fā)送到圖1中點A時傳輸線的電勢可以按以下得出。一旦在發(fā)送電路21的輸出轉(zhuǎn)換以后，電源電壓由發(fā)送電路21的導(dǎo)通電阻和傳輸線11的50Ω阻抗所分壓。于是，點A的電勢增量為1V*50Ω/(50Ω＋10Ω)＝0.83(V)初始電壓0.14V和電壓增量相加為0.97V，這就是在點A的電勢。
當幅度為0.83V的波形到達分支點B時產(chǎn)生的電勢可按以下得出。從傳輸線11看傳輸線100，由于傳輸線100被分為兩部分，左和右，傳輸線100的實際阻抗只有其阻抗的一半，即，25Ω。由于傳輸線11的阻抗是50Ω，由于阻抗的失配使信號在點B反射。
反射系數(shù)可按下式得出(50Ω－25Ω)/(50Ω＋25Ω)＝0.33這意味著傳導(dǎo)到點A的0.83V的信號幅度的1/3，即幅度為0.28V的信號被反射并返回到發(fā)送電路側(cè)。剩下的0.55V的幅度的信號被傳送到傳輸線100作為初次傳輸?shù)牟?。因此，對?yīng)于0.55V和初始電勢的相加的被傳輸?shù)男盘柕碾妱轂?.69V。
當返回到發(fā)送電路的幅度為0.28V的信號到達發(fā)送電路時，該信號又被鏡象反射到B點。信號的2/3部分通過傳輸線100，而余下的1/3返回到傳輸線11。這樣，信號在傳輸線11上傳來傳去。每當信號波形到達點B時，每個波形的2/3部分被傳輸?shù)絺鬏斁€100。通過這種操作，在點A的原來的0.83V的幅度被逐次傳送到傳輸線100。
通過點B并傳送到傳輸線100的0.69V的信號到達點C。在此點，該信號面臨的每條傳輸線都具有50Ω的阻抗。因此，對于通過信號的50Ω傳輸線而言，25歐姆的正向總阻抗是失配的，這造成了信號的反射。
反射系數(shù)如下(50Ω－25Ω)/(50Ω＋25Ω)＝0.33通過點C的波形的電勢對應(yīng)于在B點的0.55V的信號幅度乘以一個透射率2/3(＝1－1/3)后再加上初始電勢而得到的電勢，即，0.55V*2/3＋0.14V＝0.50(V)在點E或G發(fā)生相似的反射。點E的電勢為0.38V，點G的電勢為0.30V。
這些結(jié)果示于圖2A到2C。圖2A顯示了進出點C的信號，即來到點C的點B的信號，和離開點C的點D和點E的信號。為了清楚起見，在點A的信號也被示出。類似地，圖2B顯示了進出點E的信號。圖2C顯示了進出點G的信號。在圖2A到2C中，數(shù)字201代表在圖1中點A的信號波形。數(shù)字202代表在點B的波形。數(shù)字203代表在點C的波形。數(shù)字204代表在點D的波形。數(shù)字205代表在點E的波形。數(shù)字206代表在點F的波形。數(shù)字207代表在點G的波形。數(shù)字208代表在點H的波形。當信號下降時，情況相同。在信號下降時的波形示于圖3A—3C中。在圖3中，數(shù)字201到208分別代表在圖1中所示的點A到點H的信號波形。
從上面所述可以看到，利用傳統(tǒng)的信號傳輸電路不可能使來自驅(qū)動電路的在點A的指示高電平的初始信號在所有的接收電路塊超出參考電壓Vref(在上述條件下為0.5V)以確定信號為高電平。換句話說，由于在點B，C，E和G有較大的反射，初始信號在點A的原高電平電壓被衰減到一個很低的電壓電平，在接收電路超不過參考電壓Vref。因此，即使發(fā)送電路21指示高電平，接收電路32，33和34也不能識別.最終經(jīng)過來回反射后，在點B，C和D的電壓電平將增加到非常接近在點A的電平，但只有在此時，接收電路才能識別出這是高電平。
在點C，E或G進入到每個分支線的信號如進入傳輸線11那樣地在分支線內(nèi)被反射。當反射的波形返回到分支點時，信號的2/3部分到達傳輸線100。這將引起在傳輸線100上的波形失真。
如上所述，在上述的現(xiàn)有技術(shù)中，反射在每個分支點發(fā)生。因反射造成的電勢降低互相迭加。信號電勢的上升在驅(qū)動電路的較遠的地方將要延遲。這將造成延時的增加，因此妨礙了信號的快速傳輸，非常不利。
此外，進入到接收電路塊的信號在接收電路部分被反射，然后，進入傳輸線100。這也造成信號波形的不利的失真，從而，降低了信號傳輸?shù)目煽啃浴?br> 為了加速信號傳輸和使在傳輸線100上的信號幅度更小，上述的現(xiàn)有技術(shù)將供電電壓設(shè)置為1V。在前述討論的電路中，為了在通常使用的3.3V的電源的情況下取得1V的幅度，驅(qū)動電路的導(dǎo)通電阻被設(shè)置成為100Ω的特定值以實現(xiàn)小幅度。
上述的特定值使得廣泛使用的具有10Ω的導(dǎo)通電阻的晶體管無法使用。換句話說，需要使用特制的晶體管。
此外，此較高的發(fā)送電路21的導(dǎo)通電阻使驅(qū)動電路的功耗增加，從而，使整個功耗增加。
作為另一個與本發(fā)明相關(guān)的現(xiàn)有技術(shù)，美國專利NO.4,92,449可以作為參考。該專利披露了在具有多個包含一個驅(qū)動電路和一個接收電路的電路塊的電路線結(jié)構(gòu)中的電路塊和塊間信號傳輸線之間提供一個電阻，該塊間信號傳輸線用于在電路塊之間傳遞信號。設(shè)置電阻的目的在于減少在源轉(zhuǎn)換操作產(chǎn)生的信號沖擊時出現(xiàn)的通過電流，即，減少在內(nèi)部塊信號傳輸總線上的信號幅度。該電阻被設(shè)置為20Ω到40Ω之間。該電阻可造成在電路塊內(nèi)部的傳輸線和塊間傳輸線之間的分支點的信號的反射。該信號反射對信號的快速傳輸造成不利。也就是說，該技術(shù)沒有根據(jù)塊間信號傳輸線和塊內(nèi)部的信號傳輸線之間的阻抗關(guān)系確定電阻。
另外，在塊間信號傳輸線和電路塊內(nèi)部的信號傳輸線之間提供電阻的另一個現(xiàn)有技術(shù)是日本專利JP—B54—5929。在該專利中電阻只是被提供在接收電路側(cè)的電路塊和塊間信號傳輸線之間，在具有發(fā)送電路的電路塊和塊間信號傳輸總線之間沒有提供電阻。與美國專利NO.4,922,449一樣，當來自發(fā)送電路的信號被傳輸?shù)綁K間信號傳輸總線時，信號發(fā)生反射。如前所述，這種信號反射可造成快速信號傳輸難以實現(xiàn)。
本發(fā)明的目的就是要提供一種信號傳輸裝置一種電路塊和一種集成電路，將這些配置起來可克服前述缺點，抑制在具有分支線的傳輸線上的信號的電勢的下降，防止在每個分支線中重復(fù)反射，保持在線上的信號幅度較小，以便快速傳輸信號。
為了在最佳模式取得本發(fā)明的目的，本發(fā)明所提出的一種信號傳輸裝置，包括一個第一電路塊，包括一個用于驅(qū)動信號的驅(qū)動電路和一個將信號從驅(qū)動電路傳輸?shù)诫娐穳K外部的塊內(nèi)傳輸線，一個第二電路塊，包括一個用于接收信號的接收電路和一個將要輸入的信號傳輸?shù)浇邮针娐返膲K內(nèi)傳輸線，一個塊間傳輸線，用于在塊之間傳輸信號，其中，塊間傳輸線端接一個或兩個阻值等于或接近于塊間傳輸線的特征電阻值的電阻的元件。此外，每個電阻80到83的阻值等于或接近于塊內(nèi)傳輸線的阻抗減去塊間傳輸線的阻抗的一半而得到的值。
在一個具有多個都有驅(qū)動電路和接收電路的電路塊的電路裝置中，塊間傳輸線也端接一個或兩個阻值等于或接近塊間傳輸線的特征阻抗的電阻元件。每個塊間傳輸線都具有一個阻值等于或接近于通過將塊內(nèi)傳輸線的阻抗減去塊間傳輸線的特征阻抗的一半而得到的值的電阻。
在具有驅(qū)動電路或接收電路集成的集成電路中所使用的具有長引線框的封裝件，如方型扁平封裝件(QFP)或針式格柵陣列(PGA)情形當中，終端接到塊間傳輸線上，加有一個電阻使塊間傳輸線和塊內(nèi)傳輸線之間阻抗匹配，而引線框的阻抗和塊內(nèi)傳輸線的阻抗是匹配的。
根據(jù)本發(fā)明，通過插入一個阻值接近于將分支線的阻抗的減去主傳輸線阻抗的一半得到的值的電阻，就能利用分配插入的電阻和端電阻的阻值防止在分支線內(nèi)部的重復(fù)反射和傳輸線的幅度衰減。從而可以高速傳輸信號。
在塊間傳輸線上有大量分支點存在時，由于電阻的存在，塊間傳輸線不直接受到分支線容量(即，傳輸線負載容量和驅(qū)動和接收電路的容量的總和)的影響。這有效地抑制了傳輸線阻抗的降低。此外，由于現(xiàn)場插入造成的波形失真也可被抑制。
圖1為傳統(tǒng)單向傳輸線的示意圖；圖2A到2C為顯示在利用傳統(tǒng)傳輸線時出現(xiàn)的信號波形(前沿波形)；圖3A到3C顯示了利用傳統(tǒng)傳輸線時出現(xiàn)的信號波形(后沿波形)；圖4為顯示本發(fā)明的實施例1的方框圖；圖5為顯示驅(qū)動電路的實例的電路圖；圖6為顯示差分接收電路的實例的電路圖；圖7A到7C為顯示本發(fā)明的實施例1中的信號波形(前沿波形)圖8A到8C為顯示本發(fā)明的實施例1中的信號波形(后沿波形)圖；圖9顯示當利用傳統(tǒng)傳輸線時執(zhí)行現(xiàn)場插入時產(chǎn)生的波形失真圖；圖10顯示了利用本發(fā)明的實施例1的電路時因現(xiàn)場插入造成的波形失真；圖11為顯示本發(fā)明的實施例2的方框圖；圖12A到12B為顯示利用傳統(tǒng)的傳輸線，當發(fā)送電路轉(zhuǎn)換時產(chǎn)生的波形圖；圖13A到13B為顯示實施例2的驅(qū)動電路進行轉(zhuǎn)換操作的轉(zhuǎn)換的波形圖；圖14為顯示本發(fā)明的實施例3的方框圖；圖15為顯示實施例3的改進圖；圖16A到16C顯示了根據(jù)本發(fā)明的實施例3的電路中發(fā)生的信號波形(前沿波形)；圖17A到17C顯示了本發(fā)明的實施例3的電路中產(chǎn)生的信號波形(后沿波形)；圖18A到18C顯示了本發(fā)明的實施例1的電路中，在傳輸線上的阻抗變化產(chǎn)生的信號波形(前沿波形)；圖19A到19C顯示了本發(fā)明的實施例1的電路中，在傳輸線上的阻抗變化產(chǎn)生的信號波形(后沿波形)；
圖20為顯示本發(fā)明的實施例3的結(jié)構(gòu)電路圖，其中，有一個電容取代電阻；圖21為顯示本發(fā)明的實施例3的結(jié)構(gòu)電路圖的另一個例子，其中，有一個電容取代電阻；圖22A到22C為顯示利用圖20的結(jié)構(gòu)電路時產(chǎn)生的信號波形(前沿波形)；圖23A到23C為顯示利用圖20的結(jié)構(gòu)電路時產(chǎn)生的信號波形(后沿波形)；圖24顯示了圖4所示電路結(jié)構(gòu)中產(chǎn)生的信號波形。
圖25顯示了圖4中的電路結(jié)構(gòu)中電阻80到83具有較小值時產(chǎn)生的信號波形；圖26顯示了圖4中的電路結(jié)構(gòu)中電阻80到83具有較大值時產(chǎn)生的信號波形；圖27顯示了本發(fā)明的實施例4的方框圖；圖28為QFP封裝件的截面圖；圖29為PGA封裝件的截面圖；圖30顯示了裝有QFP封裝件的裝置的例子。
下面參照附圖詳細地描述本發(fā)明的實施例。
圖4顯示了一個基本的方框圖，這是應(yīng)用本發(fā)明的單向傳輸線的第一實施例。
在圖4中，數(shù)字1代表具有驅(qū)動電路21的驅(qū)動電路塊(單元)數(shù)字2到4代表具有接收電路32到34的接收電路塊。所述電路塊包括電阻80到83及傳輸線11到14。傳輸線100連接于電路塊1—4，傳輸總線100的兩端是電阻50和51，每個電阻的阻值等于或接近于傳輸線100的特征阻抗值。
在圖4中，傳輸線100的阻抗為50Ω。分支線11—14每個的阻抗為100Ω。端電阻50和51的阻值為50Ω。端電源60和61可以提供1.5V的電壓。驅(qū)動電路21導(dǎo)通電阻為10Ω。
當驅(qū)動電路21保持高電平輸出時，驅(qū)動電路21將傳輸線接于一個3V電源(如圖5中的62)。當驅(qū)動電路21保持低電平輸出時，傳輸線接于地電位(如圖5中的63)。在圖4中，數(shù)字32—34代表接收電路。
電阻80—83都被限定為具有75Ω的阻值。限定該阻值的方法在下面描述。
在這個實施例中，可以注意到，傳輸線100在兩端端接電阻。然而，如果需要也可以在一端只接一個電阻。此外，該實施例提供了三個接收電路塊，每個接收電路塊都具有一個接收電路。但是，本發(fā)明也可以應(yīng)用于只包括至少一個具有接收電路的接收電路塊的信號傳輸裝置。
圖5示出了圖4結(jié)構(gòu)中使用的發(fā)送或驅(qū)動電路21的例子。該驅(qū)動電路21是一個推挽驅(qū)動電路，包括一個上推晶體管70和一個下拉晶體管71。
上推晶體管70示于圖5，為一個N溝道MOS場效應(yīng)晶體管(NMOS)。但晶體管70也并不限于NMOS。例如，P溝道場效應(yīng)晶體管(PMOS)也可用來作為晶體管70。
具有推挽驅(qū)動電路的低幅驅(qū)動電路的詳細討論參見前面引用的作為現(xiàn)有技術(shù)的“Nikkei電子”的文章。在該文章中，驅(qū)動電路利用了一個導(dǎo)通電阻為100Ω左右的晶體管。相反，本發(fā)明利用了一個目前可以廣泛得到的導(dǎo)通電阻為10Ω的晶體管。本發(fā)明可以利用常規(guī)的驅(qū)動電路，因為，在本實施例中加入的電阻80到83和10Ω的晶體管的導(dǎo)通電阻之和接近于現(xiàn)有技術(shù)裝置的導(dǎo)通電阻100Ω，使得傳輸總線100上的幅度與現(xiàn)有技術(shù)中的幅度大體相等。
例如，假定傳輸線100的阻抗和端電阻為50Ω，分支線阻抗為100Ω，端電源提供的電壓為1.5V，并且電源向驅(qū)動電路提供3V的電壓。根據(jù)這些假定，在上述的利用導(dǎo)通電阻為100Ω的晶體管的文章中使用的傳輸線上，信號幅度變?yōu)?.6V，該幅度基本上等于圖4中所示的傳輸線100的0.68V的幅度。
通過將驅(qū)動電路21的導(dǎo)通電阻從100Ω降到10Ω，降低驅(qū)動電路中的功耗是可能的。例如，在上述條件下，使用100Ω導(dǎo)通電阻的現(xiàn)有技術(shù)裝置的功耗為14.4mW，而本發(fā)明可以使功耗降低到1.9mW。此外，本實施例可以使用具有導(dǎo)通電阻10Ω或更多，例如50Ω的驅(qū)動電路。這種驅(qū)動電路可以得到上述同樣的效果。
圖4中的接收電路的例子被示于圖6中。該接收電路為一個差分接收電路，通過將輸入信號與參考電壓Vref進行比較來確定輸入信號是邏輯高還是邏輯低。這里使用的參考電壓可以由一個集成電路內(nèi)部產(chǎn)生。但是，如果在集成電路內(nèi)部產(chǎn)生噪聲或從外界進入的噪聲引起電源發(fā)生波動，參考電壓也會相應(yīng)地波動。因此，最好從外界提供參考電壓。而且，接收電路最好為一個NMOS型差分接收電路，用于通過NMOS的效應(yīng)接收輸入信號。如果該型接收電路用來作為參考電壓，則使用端電源的電壓。在這種情況下，參考電壓等于電源電壓的一半。因此，接收在參考電壓附近的1V或更少的小幅度波形是可能的。
例如，在下述條件下，在接收電路的幅度為0.68V。具體地說，如果每個端電阻50，51的阻值為50Ω，每個匹配電阻80，81，82和83的阻值為75Ω，驅(qū)動電路的導(dǎo)通電阻為10Ω，驅(qū)動電路的供電電壓為3V，端電源電壓為1.5V，當驅(qū)動電路為低電平輸出時，在每個接收電路的電壓為1.16V(＝1.5V－(1.5V－0)*(50Ω/2)/(50Ω/2＋75Ω＋10)＝1.5－0.34)，當驅(qū)動電路處于高電平輸出時，在每個接收電路的電壓為1.84V(＝1.5V＋(3－1.5)*(50/2)/(50/2＋75＋10)＝1.5＋0.34)。因此，在每個接收電路的幅度為0.68V(＝1.84－1.16)。
在圖4中，只是對每個電路塊的一個接收電路32—34以舉例的方式進行了描述。但是，本發(fā)明并不限制接收電路的個數(shù)。
在上述的信號傳輸電路中，電阻80到83的每個阻值都作成與塊內(nèi)傳輸線11的阻抗減去線100的阻抗的一半得到的值相等。線100的阻抗被折成一半，因為來自驅(qū)動電路塊的信號在與總線100的接觸點B分成兩路。即，下述等式成立Rm＝Zs－Z0/2其中，Zs代表傳輸線11的阻抗，Z0代表線100的阻抗，Rm代表電阻80的阻值。
從該式可以看出，從傳輸線11來看，電阻80和線100的總阻抗被作成等于傳輸線11本身的阻抗。這樣，就可以防止在分支線內(nèi)部的重復(fù)反射。
電阻81到83可用同樣的方法限定。這樣，另外的塊與前述的塊1有同樣的效果。
下面，描述由表達式1得到的電阻的效果，當驅(qū)動電路電路21從低電平轉(zhuǎn)換到高電平輸出時，傳送到圖4中每點的波形將參照圖4的電路圖進行描述。
首先，要求出當驅(qū)動電路21饋入一個低電平輸出時，傳輸線100的電勢。傳輸總線的電壓等于將端電源電壓1.5V被端電阻50和51，電阻80和驅(qū)動電路21的導(dǎo)通電阻分壓而得到的電壓。結(jié)果，當驅(qū)動電路21提供低電平輸出時，在傳輸線上的點B的電壓為1.5V*(75Ω＋10Ω)/(30Ω＋75Ω＋25Ω)＝1.16(V)
在圖4的電路中，由驅(qū)動電路21中被驅(qū)動的信號在點B沒有反射。因此，整個信號被傳送到線100。當驅(qū)動電路輸出從低電平轉(zhuǎn)換到高電平時傳送到點B的信號的電勢等于將端電源電壓1.5V和驅(qū)動電路21的供電電壓3V被端電阻50和51，電阻80，驅(qū)動電路21的導(dǎo)通電阻分壓所得到的電壓。因此，當驅(qū)動電路21提供高電平輸出時在點B的信號電勢可按下式得出1.5V＋(3V－1.5V)*25Ω/(10Ω＋75Ω＋25Ω)＝1.84V即，傳送到點B的信號幅度為1.84V－1.16V＝0.68V當傳送到傳輸線100的幅度為0.68V的信號到達點C時，面臨的是50Ω的傳輸線和75Ω的電阻加上100Ω的傳輸總線，因為該兩條傳輸線的38，9Ω的總阻抗與信號通過的50Ω的傳輸線的阻抗不同，這種阻抗失配引起信號的反射。透射系數(shù)為1—反射系數(shù)＝1－(50－39.8)/(50＋38.9)＝0.875.經(jīng)過點C的信號的電勢等于點B處的信號幅度0.68V乘以透射系數(shù)0.875再加上初始電勢。即，該信號的電勢為0.68V*0.875＋1.16V＝1.76V在點E或點G發(fā)生類似的反射。在點E或G的電勢分別為1.68V和1.61V。
這些結(jié)果示于圖7A到圖7C。圖7A顯示了進出點C的信號波形，即，在點B去往點C的信號波形和離開點C的在點D和E的信號的波形。圖7B顯示了進出點E的信號的波形。圖7C顯示了進出點G的信號的波形。在圖7A—7C中，數(shù)字702代表在圖4中點B5的信號波形。數(shù)字703代表在點C的信號波形。數(shù)字704代表在點D的信號波形。數(shù)字705代表在點E的信號波形。數(shù)字706代表在點F的信號波形。數(shù)字707代表在點G的信號波形。數(shù)字708代表在點H的信號波形。當信號下降時，將發(fā)生同樣的現(xiàn)象。此時的信號波形示于圖8A到8C。在圖8A到8C中，數(shù)字702—708代表如圖4中從點B到點H的信號的波形。
在利用本實施例中明確描述的信號傳輸電路的情形中，應(yīng)當懂得，在每個分支點，對來自驅(qū)動電路21的指示高電平的任何初始信號來說，超過參考電壓(在上述條件中為1.5V)是可能的。因此，每個接收電路將可以識別發(fā)出的高電平信號。
通過從表達式(1)得到的值及從任何接近表達式(1)的值中得出電阻80—83的阻值即可足以得出本發(fā)明的效果。
下面通過參照圖24—26進一步進行描述。圖24顯示了當發(fā)送電路21連續(xù)在圖4的電路結(jié)構(gòu)中輸出脈沖波形時在圖4中的點A，C，D，G和H處時間和電壓關(guān)系的波形，其中，塊間傳輸線(主傳輸線)100的阻抗為50Ω，塊內(nèi)傳輸線11—14的阻抗為100Ω，每個端電阻50和51的阻抗為50Ω，端電源電壓為1.65V，每個電阻80—83的阻值由表達式(1)得出，為75Ω。
在圖24中，數(shù)字701代表在點A的信號波形。數(shù)字703代表在點C的信號波形。數(shù)字704代表在點D的信號波形。數(shù)字707代表在點G的信號波形。數(shù)字708代表在點H的信號波形。由于曲線707和曲線708相互迭加在一起，所以肉眼分辨出兩曲線是很困難的。
另一方面，圖25顯示了另一種情形。圖25顯示了當電阻80—83均改為50Ω以得到較大幅度時的波形。如圖25所示，數(shù)字701，703，707和708顯示了圖4中A，C，D，G和H處的波形。阻值50Ω僅僅是由表達式(1)得出的75Ω的阻值的60％。從圖25中可以看到，可以使用該阻值，而不會產(chǎn)生任何問題。
如果塊內(nèi)線的阻抗為75Ω，電阻80—83的阻值可被固定為75Ω用于保持信號幅度與圖24的值相同。在該例中，電阻80—83的每個阻值比通過表達式(1)得到的50Ω的阻值大50％。關(guān)于這一點，應(yīng)當注意，如果電阻80—83的每個阻值相對于由表達式(1)得到的值有50％的變化，仍能得到本發(fā)明的效果。
此外，為了加強本發(fā)明的效果，最好將電阻80—83的阻值設(shè)定為高于主傳輸線100的阻抗。另外，當傳輸線有許多分支線時，來自驅(qū)動電路21的信號既使在利用本實施例的情況下也不能超過參考電壓。對付這種缺點的方法見實施例3所述。
每個在點C，E和G進入到傳輸線12—14的信號在相應(yīng)的接收電路上被鏡象反射，然后，返回到分支點。由于電路保持阻抗適當匹配，整個信號在同一時刻被傳送到傳輸線100，而不在分支點產(chǎn)生反射。
從該圖中可以明顯得出，在本發(fā)明中所插入的電阻可以顯著地減小因反射造成的電勢降落。此外，這些電阻使距離驅(qū)動電路較遠的接收電路中的信號電勢的降落可以忽略。
通過在電路塊內(nèi)部的傳輸線和塊間傳輸線之間的連接處附近插入一個具有預(yù)定值的電阻，即可以保持傳輸總線上的信號幅度較小并以高速傳輸信號。通過改變傳輸線100和每個塊內(nèi)傳輸線的阻抗可以設(shè)定幅度的大小。例如，如果發(fā)送電路21具有導(dǎo)通電阻值10Ω，假定塊內(nèi)傳輸線的阻抗為100Ω而傳輸線100的阻抗為25Ω，傳輸總線的信號幅度為1.5V*12.5Ω/(12.5Ω＋87.5Ω＋10Ω)*2＝0.34(V)其中，電阻80—83具有阻值為87.5Ω。此時的波形示于圖18A—18C和圖19A—19C。在這些圖中，數(shù)字702—708代表圖4中點B到點H處的信號波形。從圖中可以看出，已經(jīng)取得了小幅度的波形和較小的降落。
此外，電阻80—83具有抑制傳輸線100因電路塊中負載容量大而造成的阻抗的降低的效果。即，通過在傳輸線100和每個電路塊1—5之間插入一個電阻，使得塊間傳輸線即不直接受到電路塊中的容量(即，傳輸線負載電容量和驅(qū)動及接收電路的容量的總和)。因此，抑制傳輸線的阻抗的降低是可以實現(xiàn)的。
此外，本發(fā)明的信號傳輸系統(tǒng)的另一個優(yōu)越的效果在于當一個新的電路板加到傳輸總線工作或安裝的電路板被去掉時，即，進行現(xiàn)場插入時的情況。例如，具有高電平的電路板被插入到傳送低電平信號的傳輸線時。在這種情況下，由于板內(nèi)的電容的電勢與傳輸線的電勢不同，電流從板流向傳輸線。該電流被傳輸?shù)絺鬏斁€。該電流被進一步以失真的波形傳送到分支線內(nèi)的接收電路。如果該失真波形的電位比參考電壓高，接收電路認為傳送的是高電平信號，從而工作失常。
為了描述該失真波形的作用，圖9顯示了當在傳統(tǒng)傳輸線中進行現(xiàn)場插入時發(fā)生的波形，圖10顯示了在本發(fā)明的傳輸電路現(xiàn)場插入時產(chǎn)生的波形。從圖9和圖10中可以看出，因現(xiàn)場插入產(chǎn)生的波形失真在本發(fā)明中以被減小。實施例2下面描述實施例2，其中，本發(fā)明應(yīng)用于雙向傳輸線。
圖11為顯示實施例2的基本框圖。電路塊1—4提供了驅(qū)動電路21—24，接收電路31—34，電阻80一83，傳輸線11—14。傳輸線100接于電路塊1—4并端接端電阻50和51，每個端電阻的阻值等于傳輸線100的特征阻抗值。
圖11示出了兩端接有電阻的傳輸線。如果需要也可以在另一端接有一個電阻。此外，圖11中示出了四個塊。在實際當中，本發(fā)明可以應(yīng)用于任何接于兩個或多個塊的傳輸線。
示于圖11中的電路塊中的驅(qū)動電路21—24和接收電路31—34的布置與圖5和圖6中的相同。電阻80—83的阻值可按圖4所示的實施例由表達式(1)限定的方式得出。此外，假定電路塊1發(fā)出一個信號，在點A—H的信號波形與實施例1中的那些相同。
在實施例2中所示的在一個電路塊中具有驅(qū)動電路和接收電路的結(jié)構(gòu)中，通過使電阻等于或接近于由前述表達式(1)得到的阻值，即可以減少驅(qū)動電路轉(zhuǎn)換時的等待時間。在圖11所示的電路結(jié)構(gòu)中，當驅(qū)動電路轉(zhuǎn)換時信號波形發(fā)生的變化在下面進行描述。
首先，驅(qū)動電路按下述程序轉(zhuǎn)換。
(1)驅(qū)動電路21輸出一個高電平信號。
(2)比(1)晚10ns之后，驅(qū)動電路21轉(zhuǎn)換到高阻抗狀態(tài)。此時，驅(qū)動電路24輸出高電平信號。
在驅(qū)動電路21轉(zhuǎn)換之后，端電勢使傳輸線上靠近驅(qū)動電路21的信號電勢降落，直到驅(qū)動電路24的高電平信號到達傳輸線的該部分。因此，下降的波形通過傳輸線被傳輸?shù)矫總€分支線。
在沒有電阻的傳統(tǒng)的傳輸線的情況下在每點發(fā)生的下降的波形示于圖12A和12B，而本發(fā)明的傳輸線中估計的每點發(fā)生的下降的波形示于圖13A和13B。這些圖中的這些波形為包含在與具有驅(qū)動電路21的電路塊1相鄰的電路塊2中的接收電路32的輸入電路塊處的波形。
從圖12A和12B中可以明確看出，在傳統(tǒng)傳輸線中，在分支線中的重復(fù)反射的迭加的效應(yīng)和因轉(zhuǎn)換驅(qū)動電路造成的信號降落引起當接收電路讀輸入信號時的延遲，即，要比驅(qū)動電路轉(zhuǎn)換晚2Td。Td表示信號從傳輸線的一端傳輸?shù)搅硪欢说臅r間。這里，Td為6ns。
根據(jù)本發(fā)明的傳輸線在驅(qū)動電路被轉(zhuǎn)換之后接收電路讀輸入信號之前，只需要Td的延遲。即，本發(fā)明提供了將驅(qū)動電路轉(zhuǎn)換后，讀輸入信號所需的等待時間從2Td減少到Td的能力。
前述的實施例描述了高電平到高電平的轉(zhuǎn)換。但該操作對任何轉(zhuǎn)換如低電平到低電平，低電平到高電平，高電平到低電平都是適用的。此外，這種效果在任何組合中都是有效的，而與所要轉(zhuǎn)換的驅(qū)動電路無關(guān)。實施例3下面的描述針對于第三實施例，該實施例對有許多分支線而每個分支線的頂端有較大容量時非常有效。圖14為解釋根據(jù)本實施例的單向傳輸總線的基本框圖。圖15為解釋根據(jù)本實施例的雙向傳輸總線的基本框圖。在圖14中，電路塊1包括驅(qū)動電路21，電路塊2—4包括接收電路32—34。此外，該電路塊分別具有電阻80—83和傳輸線11—14。在圖15中，電路塊1—4具有發(fā)送電路21—24，接收電路31—34，電阻80—83，和傳輸線11—14。在圖14和15中，傳輸線100接于電路塊1—4，并端接電阻50和51，每個電阻的阻值等于傳輸線100的特征阻抗。
在圖14和15中，傳輸線的兩端都端接電阻，如果需要，傳輸線也可只在一端端接一個電阻。此外，在圖14和15中，塊的個數(shù)為4，在實際當中，本發(fā)明在只有兩個塊或更多的塊也是可以的。
在圖中，數(shù)字90—93代表開關(guān)，數(shù)字110—113代表電阻。
在該實施例中，將參照圖14和15描述這些開關(guān)的操作和效果。該第三實施例的其他部分與實施例1和2相同，在此不在贅述。
如果分支線的頂端處的容量較大，或接有大量的分支線，在傳輸線的分支點的信號電勢的降落會大得難以接受。甚至實施例1和2也不能抑制這種降落。
例如，考慮實施例1所示的條件，即，在圖4中的電路，傳輸線100的阻抗為50Ω，每個分支線11—14的阻抗為100Ω，每個端電阻50和51的電阻為50Ω，每個端電源的電壓為1.5V，每個電阻80—83的電阻為75Ω，發(fā)送電路21的導(dǎo)通電阻為10Ω，當電路21提供高電平時，驅(qū)動電路21將傳輸總線接于3V的電源，當該電路提供低電平時，驅(qū)動電路21將傳輸總線接地或0V電源。此時，如果接有7個或更多的分支線時，來自驅(qū)動電路21的高電平的初始信號在6個分支線之后將不會超過參考電壓Vref。
為了克服所述的缺點，第三實施例提供了一種消除因降低的信號電勢引起的延遲時間。這是通過使得在分支點流過比為補償該點處信號電勢的降低所需的電流更多的電流來實現(xiàn)的。
先參見圖14，當驅(qū)動電路21工作時，電路1中的開關(guān)90閉合使傳輸線100和塊內(nèi)信號傳輸線11之間的電阻減小。這可以增加總線100上的信號幅度。上述描述對圖15中的驅(qū)動電路21—24和它們的開關(guān)90—93同樣適用。
例如，在每個端電阻50和51具有50Ω的阻值，每個匹配電阻80—83的阻值為75Ω，每個發(fā)送電路21—25的導(dǎo)通電阻為10Ω，每個開關(guān)電阻110—113的阻值為10Ω，通過閉合開關(guān)90，傳輸線100和分支線之間的阻值從75Ω降低到8.8Ω，傳輸總線上的幅度從0.68V增加到1.3V。這樣就消除了因在分支點由于信號電勢的降低引起的延遲。
如果在下一個周期反相的情況下以高速傳輸信號，開關(guān)在驅(qū)動電路輸出信號開始時間晚0.3個周期后斷開。這樣，信號幅度可回到預(yù)定值，即，能夠快速傳送的小幅度。當然，延遲的設(shè)置如果合適可不同于0.3個周期。
圖16A—16C和17A—17C為解釋本發(fā)明效果的示意圖。這些圖中的波形為如圖14和15中的電路使驅(qū)動電路21工作時產(chǎn)生的。圖16A—16C顯示了上升的波形，圖17A—17C顯示了下降的波形。為了舉例的目的，電阻110—113的阻值被設(shè)定為20Ω以達到這些波形。
圖16A和17A顯示了進出圖14中點C的信號波形，即，去往點C的在點B的波形和離開點C的在點B和E處的波形。類似地，圖16B和17B顯示了進出E的信號波形。圖16C和17C顯示了進出點G的信號波形。數(shù)字1402代表圖14中所示的點B處的信號波形。數(shù)字1403代表點C處的信號波形。數(shù)字1404代表點D處的信號波形。數(shù)字1405代表點E處的信號波形。數(shù)字1406代表點G處的信號波形。數(shù)字1408代表點H處的信號波形。
使用開關(guān)使在傳輸線100上增加信號幅度和消除因在分支點處的信號電勢的降落引起的延時成為可能。如上所述，即使傳輸線具有較大的負載量和大量的分支線，通過開關(guān)的控制也可實現(xiàn)以高速傳輸小幅度的信號。盡管開關(guān)控制情況沒有示出，可以利用傳統(tǒng)的開關(guān)技術(shù)，通過設(shè)置在具有驅(qū)動電路的電路塊中的控制單元對開關(guān)進行控制。
利用電容器替代電阻110—113也可取得類似的效果。利用電容器的實施例示于圖20和21。圖20顯示了圖14所示的相同的布置，其中，電容器120取代了電阻110。圖21顯示了與圖15所示的相同的布置，其中，電容器120—123取代了電阻110—113。通常，電容量最好取幾十PF。
如果在電容器驅(qū)動一側(cè)的電勢因來自發(fā)送電路的信號而改變，在傳輸線100上電容器的電勢，根據(jù)電荷守恒定律，也將會上升。因此，可以得到比只通過電阻80—83改變的幅度更大的幅度。
關(guān)于這些開關(guān)，最好閉合在單元內(nèi)部的用于操作驅(qū)動電路的開關(guān)而斷開其它的開關(guān)。另外，傳輸線100上的信號幅度因電容器線的效應(yīng)而增加而后因端電阻50和51的作用在幾納秒之內(nèi)回到初始幅度。因此，在驅(qū)動電路工作時，這些開關(guān)可以保持閉合。
圖22A—22C和23A—23C顯示了在圖20中的電路圖中驅(qū)動電路21工作時在每個點的上升的波形和下降的波形。在圖22A—22C和23A—23C中，圖22A和23A顯示了進出圖20中點C的信號波形，即，在點B的去往點C的信號波形，和在點D和E的離開點C的信號波形。類似地，圖22B和23B顯示了進出點E的信號波形。圖22C和23C顯示了進出點G的信號波形。在這些圖中，數(shù)字2002代表在圖20的點B處的信號波形。數(shù)字2003代表在點C處的信號波形。數(shù)字2004代表在點D處的信號波形。數(shù)字2005代表在點E處的信號波形。數(shù)字2006代表在點F處的信號波形。數(shù)字2007代表在點G處的信號波形。數(shù)字2008代表在點H處的信號波形。
如上所述，通過電容器的作用，傳輸線100上的信號幅度得以增加，從而消除了因在分支點處的信號降低引起的延時。實施例4圖27顯示的實施例中，驅(qū)動電路和接收電路被集成化，以便電路塊間傳輸線通過一個傳輸總線如集成電路的引線與電路塊內(nèi)傳輸線連接。
在圖27中，數(shù)字5代表一個內(nèi)部電路塊(一個內(nèi)部單元，例如一個集成電路)，被安裝在電路塊1(例如，安裝有集成電路的板)。數(shù)字6到8代表具有接收電路32—34的內(nèi)部電路塊，該內(nèi)部電路塊被安裝在電路塊2—4的內(nèi)部。電路塊1到4具有電阻80—83和傳輸線11—14和41—44。傳輸線11—14被設(shè)計成具有與傳輸線41—44的特征阻抗相同或幾乎相同的特征阻抗。此外，傳輸線100連接有電路塊1—4，并且兩端端接電阻50和51，其阻值等于或接近傳輸線100的特征阻抗。
在此實施例中，傳輸線也可只在一端端接一個電阻。接收電路塊的必須的個數(shù)為一個或多個。
圖28顯示了QFP(Quad Flat Package)封裝件截面。圖29顯示了PGA(PinGrid Array)封裝件截面。在圖28中，當提供驅(qū)動信號時，芯片130作為驅(qū)動電路工作，依次通過連接線140，141和引線結(jié)構(gòu)120，121輸出信號，當接收到該信號時，芯片130依次通過引線結(jié)構(gòu)120，121和連接線140，141接收信號。在圖29中，當提供驅(qū)動信號時，芯片131工作，依次通過連接線142，143封裝件內(nèi)線路圖形170，171和I/O針腳160，161輸出信號。當接收信號時，芯片依次通過I/O針腳160，161，封裝件內(nèi)線路圖形170，171，和連接線142，143接收信號。在圖28和29中，引線結(jié)構(gòu)120和121，封裝件內(nèi)線路圖形170，171，和I/O針腳160，161必需使特征阻抗如本發(fā)明所述那樣匹配。
通常，所述板的特征阻抗取值為60—100Ω。因此，在大多數(shù)情況下，引線結(jié)構(gòu)120，121和封裝件內(nèi)線路圖形170，171都設(shè)計成具有特征阻抗值為60—100Ω。
下面描述上述部件如何對應(yīng)于圖27所示的部分，其中，發(fā)送電路21和接收電路32—34對應(yīng)于芯片130和132。傳輸線41—44對應(yīng)于引線結(jié)構(gòu)120和121，封裝件內(nèi)線路圖形170，171和I/O針腳160，161。內(nèi)部電路塊5—8對應(yīng)于QFP封裝件和PGA封裝件本身。除了圖28和29所示的封裝形式，也可使用其它的封裝形式，只要集成大體類似的元件即可。
圖30顯示了一個模塊，其中，安裝有圖28的QFP封裝件。圖30的模塊上的一塊母板150上通過連接器200—203安裝有4塊板190—193。與圖27中的部分相對比，傳輸線11—14對應(yīng)于傳輸線230—233，匹配電阻80—83對應(yīng)于匹配電阻210—213。電路塊間傳輸線100對應(yīng)于數(shù)據(jù)總線240。端電阻50，51對應(yīng)于端電阻220，221。此外，在圖30中，傳輸線230—233設(shè)在板的外層。但是，這些線也可以裝在內(nèi)層。在圖30所示的結(jié)構(gòu)中，安裝板的個數(shù)沒有限制。此外，類似的電路可只組合在一塊板上而不必使用母板。
根據(jù)本實施例，為了使阻抗互相匹配，具有較大封裝電容和電感如邏輯LSI的元件是更為有效的。
在該實施例中，每個內(nèi)部電路塊只有一個驅(qū)動電路或接收電路。如實施例2，一個內(nèi)部電路塊可以同時具有驅(qū)動電路和接收電路。
本發(fā)明提供了設(shè)計和生產(chǎn)集成電路如IC或LSI或模塊如存儲器的新的方法。在以前的設(shè)計和生產(chǎn)這種裝置的方法中，所要安裝的板的傳輸線的阻抗是完全不考慮的。根據(jù)本發(fā)明，在設(shè)計和生產(chǎn)這種裝置的過程中，下述的設(shè)計和制造程序被采用(1)確定所要安裝的板的傳輸線的阻抗。
(2)確定在板上傳輸線的阻抗，該板上，連接有諸如要設(shè)計的集成電路引線結(jié)構(gòu)的傳輸線。(確定每個引線結(jié)構(gòu)的阻抗。如果板上的傳輸線不變，進行下一個)(3)根據(jù)設(shè)計的傳輸線的阻抗制造傳輸總線，然后，利用線焊接技術(shù)將其連接到集成電路芯片。
(4)在所述板上的正確位置安設(shè)傳輸線。
根據(jù)該制造方法，即可以實現(xiàn)制造適合于信號快速傳輸?shù)募呻娐泛突蛐盘杺鬏旊娐贰?br> 應(yīng)當理解，上述的各種結(jié)構(gòu)布置只是本發(fā)明的原則的應(yīng)用的簡單的示意。利用本發(fā)明的原則，本領(lǐng)域的技術(shù)人員可以作出許多其它的結(jié)構(gòu)布置，而不脫離本發(fā)明的精神和范圍。
權(quán)利要求
1.一種信號傳輸裝置，包括一個主傳輸線，端接有阻值接近傳輸線本身的特征阻抗的元件；一個第一電路塊，與所述的主傳輸線相連，所述的第一電路塊包括一個用于驅(qū)動信號的驅(qū)動電路，及一個第一塊內(nèi)傳輸線，用于將從所述的驅(qū)動電路輸出的信號傳送到所述的主傳輸線，所述的第一塊內(nèi)傳輸線提供有一個阻值等于或接近通過將所述的第一塊內(nèi)傳輸線的阻抗減去所述主傳輸線的阻抗的一半得到的值的元件；以及至少一個連接于所述主傳輸線的第二電路塊，所述的至少一個第二電路塊包括一個用于接收信號的接收電路和用于將從所述的主傳輸線輸入的信號傳送到所述的接收電路的一個第二塊內(nèi)傳輸線，所述的第二塊內(nèi)傳輸線提供了一個阻值等于或接近通過將所述的第二塊內(nèi)傳輸線的阻抗減去所述的主傳輸線的阻抗的一半而得到的值的元件。
2.根據(jù)權(quán)利要求1所述的信號傳輸裝置，還包括一個母板，在該板上形成有所述的主傳輸線；一個第一子板，接于所述的母板，所述的第一子板具有所述的第一塊內(nèi)傳輸線和所述的驅(qū)動電路安裝其上；以及一個第二子板，接于所述的母板，在所述的第二子板上裝有所述的第二塊內(nèi)傳輸線和所述的接收電路。
3.根據(jù)權(quán)利要求2所述的信號傳輸裝置，還包括一些用于分別連接所述的母板和所述的子板的連接器。
4.根據(jù)權(quán)利要求1所述的信號傳輸裝置，其中，所述的第一電路塊的塊內(nèi)傳輸線還包括一個電路，用于改變塊間傳輸線中的幅度，作為從所述驅(qū)動電路輸出的信號的主傳輸線。
5.根據(jù)權(quán)利要求4所述的信號傳輸裝置，其中所述的用于改變信號的幅度的電路包括另外一個電阻元件，和一個開關(guān)元件，所述開關(guān)元件在一有信號驅(qū)動時馬上使所述的另外的電阻，與所述的設(shè)于所述的塊內(nèi)傳輸線內(nèi)的電阻構(gòu)成一個并聯(lián)電路，而在所述的信號驅(qū)動了一段時間之后，使所述的另一個電阻元件斷開。
6.根據(jù)權(quán)利要求4所述的信號傳輸裝置，其中所述的用于改變所述的信號幅度的電路包括一個與所述的第一塊內(nèi)傳輸線內(nèi)的元件并聯(lián)的電容元件和一個開關(guān)元件，所述的開關(guān)元件在一有信號驅(qū)動時，使所述的電容元件工作，而在信號被驅(qū)動了一段時間之后，使所述的電容元件不工作。
7.根據(jù)權(quán)利要求1所述的信號傳輸裝置，其中在所述的接收電路中使用的參考電壓是從所述的接收電路外部提供的。
8.根據(jù)權(quán)利要求1所述的信號傳輸裝置，其中塊內(nèi)傳輸線的阻抗與所述的主傳輸線的阻抗的比值是根據(jù)送到所述的驅(qū)動電路和所述的接收電路的供電電壓和所述的主傳輸線的信號幅度確定的。
9.根據(jù)權(quán)利要求1所述的信號傳輸裝置，其中，所述的接收電路中使用的參考電壓是由所述接收電路的內(nèi)部產(chǎn)生的。
10.根據(jù)權(quán)利要求1所述的信號傳輸裝置，其中所述的接收電路電路為NMOS型差分接收電路，所述的驅(qū)動電路通過一個具有開關(guān)功能的元件接于電源和地，所述的具有開關(guān)功能的元件的最小電阻等于或小于50Ω。
11.一種信號傳輸裝置，包括一個主傳輸線，端接有阻值等于或接近于所述的主傳輸線的阻抗值的元件；第一和第二電路塊，接于所述的主傳輸線，每個所述的塊具有一個驅(qū)動電路用于驅(qū)動信號，和一個塊內(nèi)傳輸線用于將從所述的主傳輸線輸入的信號傳送到所述的接收電路，所述的塊內(nèi)傳輸線具有一個阻值等于或接近于通過將所述的塊內(nèi)傳輸線的阻抗減去所述的主傳輸線的阻抗的一半得到的值的元件。
12.根據(jù)權(quán)利要求11所述的信號傳輸裝置，還包括一個母板，在其上面形成有所述的主傳輸線；以及第一和第二子板，接于所述的母板，每個所述的子板形成有作為印刷線路的所述的塊內(nèi)傳輸線，而所述的驅(qū)動電路和所述的接收電路安裝在該子板上。
13.根據(jù)權(quán)利要求12所述的信號傳輸裝置，還包括用于將所述的母板與所述的子板連接的連接器。
14.根據(jù)權(quán)利要求11所述的信號傳輸裝置，還包括在所述的電路塊的塊內(nèi)傳輸線中的電路，用于當所述驅(qū)動電路輸出信號時，改變在所述的塊間傳輸線上的信號幅度。
15.根據(jù)權(quán)利要求14所述的信號傳輸裝置，其中用于改變所述的信號幅度的電路包括與所述的塊內(nèi)傳輸線中的元件并聯(lián)的一個電阻元件，以及一個開關(guān)裝置，用于使所述的電阻元件接通或斷開，所述的開關(guān)元件當信號被傳遞時閉合，當信號被接收到后一段時間才斷開。
16.根據(jù)權(quán)利要求14所述的信號傳輸裝置，其中，用于改變所述的信號幅度的電路包括一個與所述的塊內(nèi)傳輸線中的元件并聯(lián)的電容元件，以及一個使所述的電容元件接通或斷開的開關(guān)元件，所述的開關(guān)元件當信號被驅(qū)動時閉合，當信號被接收到一段時間才斷開。
17.一種信號傳輸裝置，包括一個主傳輸線，端接有阻值等于或接近于所述的主傳輸線的阻抗值的元件；第一電路塊，接于所述的第一塊間傳輸線，所述的第一電路塊具有一個第一塊內(nèi)傳輸線，提供一個阻值等于或接近于通過將所述的塊內(nèi)傳輸線的阻抗減去所述的主傳輸線的阻抗的一半得到的值的元件，以及一個信號驅(qū)動電路塊，包括一個用于傳遞信號的電路和所述的用于傳輸所述的信號的塊內(nèi)傳輸線，所述的傳輸線具有與所述的塊內(nèi)傳輸線相同的阻抗；一個第二電路塊，接于所述的主傳輸線，所述的第二電路塊具有一個第二塊內(nèi)傳輸線，提供一個阻值等于或接近于通過將所述的塊內(nèi)傳輸線的阻抗減去所述的主傳輸線的阻抗的一半得到的值的元件，以及一個信號驅(qū)動電路塊，包括一個用于接收信號的接收電路和用于傳輸來自所述的第二塊內(nèi)傳輸線的信號的第二塊內(nèi)傳輸線，所述的塊內(nèi)傳輸線具有與所述的第二塊內(nèi)傳輸線相同的阻抗。
18.根據(jù)權(quán)利要求17所述的信號傳輸裝置，還包括一個母板，在其上面裝有所述的主傳輸線；以及第一子板，接于所述的母板，在該板上，所述的第一塊內(nèi)傳輸線被形成在印刷電路板(PCB)上；在所述的PCB上安裝的集成電路封裝件，所述的封裝件上安裝有所述的驅(qū)動電路和所述的塊內(nèi)傳輸線，用于將信號從所述的驅(qū)動電路傳輸?shù)剿龅淖鳛榉庋b件內(nèi)線路的所述印刷線路；一個第二子板，接于所述的母板并具有所述的形成在PCB上的第二塊內(nèi)傳輸線；安裝在所述第二子板上的集成電路封裝件，所述的封裝件具有所述的接收電路和所述的形成在PCB上的塊內(nèi)傳輸線。
19.根據(jù)權(quán)利要求18所述的信號傳輸裝置，還包括用于將所述的母板與所述的子板分別連接的連接器。
20.一種信號傳輸裝置，包括一個主傳輸線，端接有阻值等于或接近于所述的主傳輸線的阻抗值的一個或兩個元件；第一和第二電路塊，接于所述的主傳輸線，每個所述的第一和第二電路塊具有一個塊內(nèi)傳輸線，提供一個阻值等于或接近于通過將所述的塊內(nèi)傳輸線的阻抗減去所述的主傳輸線的阻抗的一半得到的值的元件，以及一個信號驅(qū)動和接收電路，具有一個用于傳播信號的驅(qū)動電路，一個用于接收信號的接收電路和一個用于將從所述的驅(qū)動電路輸出的信號傳輸?shù)剿龅慕邮针娐返膲K內(nèi)傳輸線，所述的單元內(nèi)傳輸線具有與所述的塊內(nèi)傳輸線相同的阻抗。
21.根據(jù)權(quán)利要求20所述的信號傳輸裝置，還包括一個母板，在其上面形成有所述的主傳輸線；第一和第二子板，接于所述的主傳輸線并具有作為印刷線路的所述的塊內(nèi)傳輸線；在印刷電路板(PCB)上安裝的一個集成電路封裝件，所述封裝件具有所述的驅(qū)動電路和所述的接收電路和作為封裝件內(nèi)線路的所述的塊內(nèi)傳輸線。
22.根據(jù)權(quán)利要求21所述的信號傳輸裝置，還包括用于將所述的母板與所述的子板分別連接的連接器。
23.一種信號傳輸裝置，包括一個主傳輸線，端接有阻值等于或接近于所述的主傳輸線的阻抗值的元件；一個電路塊，接于所述的主傳輸線，具有傳播信號的驅(qū)動電路；以及一個塊內(nèi)傳輸線，用于將從所述的驅(qū)動電路輸出的信號傳輸?shù)剿龅闹鱾鬏斁€并提供一個阻值等于或接近于通過將所述的塊內(nèi)傳輸線的阻抗減去所述的主傳輸線的阻抗的一半得到的值的元件。
24.一個連接到主傳輸線的電路塊，所述的主傳輸線端接有阻值等于或接近于所述的主傳輸線的阻抗值的一個或兩個元件，包括驅(qū)動信號的驅(qū)動電路；一個塊內(nèi)傳輸線，用于在所述的驅(qū)動電路和所述的主傳輸線之間傳輸信號并提供一個阻值等于或接近于通過將所述的塊內(nèi)傳輸線的阻抗減去所述的主傳輸線的阻抗的一半得到的值的元件。
25.根據(jù)權(quán)利要求24所述電路塊，還包括一個接收信號的接收電路，其中所述的塊內(nèi)傳輸線用于在所述的接收電路和所述的主傳輸線之間傳輸信號。
26.一個連接到主傳輸線的印刷電路板，所述的主傳輸線端接有阻值等于或接近于所述的主傳輸線的阻抗值的一個或兩個元件，包括一個具有驅(qū)動信號的驅(qū)動電路的集成電路；一個用于在所述的集成電路和所述的主傳輸線之間傳輸信號的基板線路，并提供一個阻值等于或接近于通過將所述的印刷線路的阻抗減去所述的主傳輸線的阻抗的一半得到的值的元件；一個安裝有所述的集成電路和所述的基板線路的板。
27.根據(jù)權(quán)利要求26所述的印刷線路板，其中，所述的集成電路還包括一個接收信號的接收電路。
28.一種信號傳輸裝置，包括一個具有主傳輸線的母板，所述的主傳輸線端接阻值等于或接近于所述的主傳輸線的阻抗值的一個或兩個元件；兩個或多個連接于所述的母板的子板，并在上面分別安裝有基板線路，每個所述的印刷線路提供了一個阻值等于或接近于通過將所述的基板線路的阻抗減去所述的主傳輸線的阻抗的一半得到的值的元件；安裝在所述的子板上的集成電路，接于所述的印刷線路并包括一組驅(qū)動和接收信號的電路。
29.根據(jù)權(quán)利要求28所述的信號傳輸裝置，還包括將所述的母板與所述的子板連接的連接器。
30.一種接于一個具有印刷線路的子板的集成電路封裝件，包括一個驅(qū)動信號的驅(qū)動電路；以及一個用于將從所述驅(qū)動電路輸出的信號傳輸?shù)剿龅膲K內(nèi)傳輸線的封裝件內(nèi)線路，所述的封裝件內(nèi)線路具有與所述的印刷線路基本相同的阻抗。
31.根據(jù)權(quán)利要求30所述的集成電路封裝件，其中，所述的封裝件內(nèi)線路的阻抗范圍為60—100Ω。
32.用于制造半導(dǎo)體封裝件的方法，包括下述步驟得到具有阻抗等于或接近于基板上安裝的傳輸線的阻抗的引線結(jié)構(gòu)或封裝件內(nèi)線路；以及以適合得到的阻抗值的方式確定所述的引線結(jié)構(gòu)和封裝件內(nèi)線路。
全文摘要
一種信號傳輸電路，包括一個或多個具有驅(qū)動電路和用于傳輸由該驅(qū)動電路產(chǎn)生的信號的塊內(nèi)傳輸線的電路塊，一個或多個具有接收電路和用于傳輸該信號到所述接收電路的塊內(nèi)傳輸線，以及一個用于在驅(qū)動電路和接收電路塊之間傳播信號的主塊間傳輸線。塊間傳輸線在其一端或兩端端接一個或兩個阻值基本與塊間傳輸線的阻抗相同的電阻所，每個塊內(nèi)傳輸線具有一個電阻性元件，其阻值等于或接近于通過將所述的塊內(nèi)傳輸線的阻抗減去所述的塊間傳輸線的阻抗的一半得到的值。
文檔編號G06F13/40GK1122078SQ9411492
公開日1996年5月8日 申請日期1994年7月29日 優(yōu)先權(quán)日1993年12月28日
發(fā)明者武隈俊次, 栗原良一, 山際明 申請人:株式會社日立制作所