一種量子邏輯門、二次函數(shù)量子態(tài)制備方法以及相關(guān)裝置與流程

本發(fā)明涉及量子計算，特別是一種量子邏輯門、二次函數(shù)量子態(tài)制備方法以及相關(guān)裝置。

背景技術(shù)：

1、量子計算是一種遵循量子力學(xué)規(guī)律調(diào)控量子信息單元進行計算的新型計算模式。與經(jīng)典計算不同，量子計算遵循量子力學(xué)規(guī)律，它是能突破經(jīng)典算力瓶頸的新型計算模式。當某個裝置處理和計算的是量子信息，運行的是量子算法時，它就是量子計算機。量子計算機因其具有相對普通計算機更高效的處理數(shù)學(xué)問題的能力，例如，能將破解rsa密鑰的時間從數(shù)百年加速到數(shù)小時，故成為一種正在研究中的關(guān)鍵技術(shù)。

2、由于二次函數(shù)是第一個非平凡的多項式函數(shù)，其高效制備可以在后續(xù)的多項式制備中發(fā)揮重要的作用與意義，二次函數(shù)能夠有效近似一大類量子態(tài)，從而完成部分其他函數(shù)的高效生成方案，如何在量子計算中對二次函數(shù)量子態(tài)進行高效制備，成為亟待解決的技術(shù)問題。

技術(shù)實現(xiàn)思路

1、本發(fā)明的目的是提供一種量子邏輯門、二次函數(shù)量子態(tài)制備方法以及相關(guān)裝置，以解決現(xiàn)有技術(shù)中的技術(shù)問題，它能夠?qū)崿F(xiàn)在量子計算中對二次函數(shù)量子態(tài)進行高效制備。

2、第一方面，本發(fā)明提供了一種量子邏輯門，包括作用在預(yù)設(shè)的量子比特上的cx門以及受控ry門，所述受控ry門的作用時序位于兩個所述cx門的作用時序之間，所述受控ry門的目標比特為所述cx門的控制比特，所述受控ry門的控制比特為所述cx門的目標比特。

3、如上所述的一種量子邏輯門，其中，優(yōu)選的是，預(yù)設(shè)的量子比特包括第一量子比特、第二量子比特和第三量子比特，所述cx門包括第一cx門、第二cx門、第三cx門和第四cx門，所述受控ry門包括第一受控ry門和第二受控ry門，所述第一受控ry門的作用時序位于所述第一cx門和所述第二cx門的作用時序之間，所述第二受控ry門的作用時序位于所述第三cx門和所述第四cx門的作用時序之間，所述第三cx門的作用時序位于所述第二cx門的作用時序之后，其中：

4、所述第一cx門和所述第二cx門的目標比特均為所述第一量子比特，所述第一cx門和所述第二cx門的控制比特均為所述第二量子比特；

5、所述第三cx門和所述第四cx門的目標比特均為所述第一量子比特，所述第三cx門和所述第四cx門的控制比特均為所述第三量子比特；

6、所述第一受控ry門的目標比特為所述第二量子比特，所述第一受控ry門的控制比特為所述第一量子比特；

7、所述第二受控ry門的目標比特為所述第三量子比特，所述第二受控ry門的控制比特為所述第一量子比特和所述第二量子比特。

8、如上所述的一種量子邏輯門，其中，優(yōu)選的是，所述第一受控ry門的參數(shù)值表示為所述第二受控ry門的參數(shù)值表示為

9、如上所述的一種量子邏輯門，其中，優(yōu)選的是，預(yù)設(shè)的量子比特包括第一量子比特和第二量子比特，所述cx門包括第一cx門和第二cx門，所述受控ry門包括第一受控ry門，所述第一受控ry門的作用時序位于所述第一cx門和所述第二cx門的作用時序之間，其中：

10、所述第一cx門和所述第二cx門的目標比特均為所述第一量子比特，所述第一cx門和所述第二cx門的控制比特均為所述第二量子比特；

11、所述第一受控ry門的目標比特為所述第二量子比特，所述第一受控ry門的控制比特為所述第一量子比特。

12、如上所述的一種量子邏輯門，其中，優(yōu)選的是，所述第一受控ry門的參數(shù)值表示為

13、第二方面，本發(fā)明提供了一種二次函數(shù)量子態(tài)制備方法，所述方法包括：

14、確定用于制備二次函數(shù)量子態(tài)的量子比特；

15、構(gòu)建目標量子線路，所述目標量子線路上具有作用于量子比特上的第一量子邏輯門和第二量子邏輯門，其中：

16、所述第一量子邏輯門為前述的量子邏輯門，每個作用時序包括一個所述第一量子邏輯門，每個所述第一量子邏輯門作用于三個所述量子比特，從最高位的所述量子比特往最低位的所述量子比特排序，最開始的作用時序中，所述第一量子邏輯門作用于前三個序號的所述量子比特上，沿作用時序，后一作用時序的所述第一量子邏輯門較前一作用時序的所述第一量子邏輯門作用的量子比特序號減一，直至所述第一量子邏輯門作用于最低位的量子比特；

17、所述第二量子邏輯門為前述的量子邏輯門，所述第二量子邏輯門的作用時序位于多個所述第一量子邏輯門的作用時序之后，所述第一量子邏輯門作用于最低位的量子比特以及相鄰的量子比特上；

18、運行所述目標量子線路以制備所述二次函數(shù)量子態(tài)。

19、如上所述的一種二次函數(shù)量子態(tài)制備方法，其中，優(yōu)選的是，所述目標量子線路還包括作用在所有量子比特上的h門，其中，所述h門位于所述第一量子邏輯門和所述第二量子邏輯門在所述量子比特上的多層作用時序后。

20、第三方面，本發(fā)明提供了一種二次函數(shù)量子態(tài)制備裝置，所述裝置包括：

21、獲取模塊，用于確定用于制備二次函數(shù)量子態(tài)的量子比特；

22、目標量子線路構(gòu)建模塊，用于構(gòu)建目標量子線路，所述目標量子線路上具有作用于量子比特上的第一量子邏輯門和第二量子邏輯門，每個作用時序包括一個所述第一量子邏輯門，每個所述第一量子邏輯門作用于三個所述量子比特，從最高位的所述量子比特往最低位的所述量子比特排序，最開始的作用時序中，所述第一量子邏輯門作用于前三個序號的所述量子比特上，沿作用時序，后一作用時序的所述第一量子邏輯門較前一作用時序的所述第一量子邏輯門作用的量子比特序號減一，直至所述第一量子邏輯門作用于最低位的量子比特；所述第二量子邏輯門的作用時序位于多個所述第一量子邏輯門的作用時序之后，所述第一量子邏輯門作用于最低位的量子比特以及相鄰的量子比特上；

23、運行模塊，用于運行所述目標量子線路以制備所述二次函數(shù)量子態(tài)。

24、第四方面，本發(fā)明提供了一種存儲介質(zhì)，所述存儲介質(zhì)中存儲有計算機程序，其中，所述計算機程序被設(shè)置為運行時實現(xiàn)前述的方法。

25、第五方面，本發(fā)明提供了一種電子裝置，包括存儲器和處理器，所述存儲器中存儲有計算機程序，所述處理器被設(shè)置為運行所述計算機程序以實現(xiàn)前述的方法。

26、與現(xiàn)有技術(shù)相比，本發(fā)明所提供的二次函數(shù)量子態(tài)制備方法，線路的深度只需要o(n)層或o(logn)層，可以有效壓縮量子計算機的運行時間。

技術(shù)特征：

1.一種量子邏輯門，其特征在于：包括作用在預(yù)設(shè)的量子比特上的cx門以及受控ry門，所述受控ry門的作用時序位于兩個所述cx門的作用時序之間，所述受控ry門的目標比特為所述cx門的控制比特，所述受控ry門的控制比特為所述cx門的目標比特。

2.根據(jù)權(quán)利要求1所述的量子邏輯門，其特征在于，預(yù)設(shè)的量子比特包括第一量子比特、第二量子比特和第三量子比特，所述cx門包括第一cx門、第二cx門、第三cx門和第四cx門，所述受控ry門包括第一受控ry門和第二受控ry門，所述第一受控ry門的作用時序位于所述第一cx門和所述第二cx門的作用時序之間，所述第二受控ry門的作用時序位于所述第三cx門和所述第四cx門的作用時序之間，所述第三cx門的作用時序位于所述第二cx門的作用時序之后，其中：

3.根據(jù)權(quán)利要求2所述的量子邏輯門，其特征在于，所述第一受控ry門的參數(shù)值表示為所述第二受控ry門的參數(shù)值表示為

4.根據(jù)權(quán)利要求1所述的量子邏輯門，其特征在于，預(yù)設(shè)的量子比特包括第一量子比特和第二量子比特，所述cx門包括第一cx門和第二cx門，所述受控ry門包括第一受控ry門，所述第一受控ry門的作用時序位于所述第一cx門和所述第二cx門的作用時序之間，其中：

5.根據(jù)權(quán)利要求4所述的量子邏輯門，其特征在于，所述第一受控ry門的參數(shù)值表示為

6.一種二次函數(shù)量子態(tài)制備方法，其特征在于，所述方法包括：

7.根據(jù)權(quán)利要求5所述的二次函數(shù)量子態(tài)制備方法，其特征在于：所述目標量子線路還包括作用在所有量子比特上的h門，其中，所述h門位于所述第一量子邏輯門和所述第二量子邏輯門在所述量子比特上的多層作用時序后。

8.一種二次函數(shù)量子態(tài)制備裝置，其特征在于，所述裝置包括：

9.一種存儲介質(zhì)，其特征在于，所述存儲介質(zhì)中存儲有計算機程序，其中，所述計算機程序被設(shè)置為運行時實現(xiàn)權(quán)利要求1至7任一項所述的方法。

10.一種電子裝置，包括存儲器和處理器，其特征在于，所述存儲器中存儲有計算機程序，所述處理器被設(shè)置為運行所述計算機程序以實現(xiàn)權(quán)利要求1至7任一項所述的方法。

技術(shù)總結(jié)
本發(fā)明公開了一種量子邏輯門、二次函數(shù)量子態(tài)制備方法以及相關(guān)裝置，二次函數(shù)量子態(tài)制備方法，方法包括：確定用于制備二次函數(shù)量子態(tài)的量子比特；構(gòu)建目標量子線路，目標量子線路上具有作用于量子比特上的第一量子邏輯門和第二量子邏輯門，每個作用時序包括一個第一量子邏輯門，每個第一量子邏輯門作用于三個量子比特，第一量子邏輯門作用于最低位的量子比特以及相鄰的量子比特上；運行目標量子線路以制備二次函數(shù)量子態(tài)。與現(xiàn)有技術(shù)相比，本發(fā)明所提供的二次函數(shù)量子態(tài)制備方法，線路的深度只需要O<subgt;(n)</subgt;層或O<subgt;(logn)</subgt;層，可以有效壓縮量子計算機的運行時間。

技術(shù)研發(fā)人員：請求不公布姓名,竇猛漢
受保護的技術(shù)使用者：本源量子計算科技（合肥）股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/30