本發明涉及的是處理器技術領域，具體涉及一種提高處理器存取圖片速度的結構。
背景技術：
目前，處理器在對圖片進行處理時，要將圖片放入sram中，然后在輸出進行處理，一般sram和圖片的位數是不一致的，此時要讀寫圖片就要兩次操作命令，從而降低了處理器的速率，而且只有當寫入圖片結束才能讀取圖片進行處理，處理結束才可以進行下一張圖片的存放，這樣就會讓一方處理器處在等待狀態，不能及時存入圖片。為了解決上述問題，設計一種新型的提高處理器存取圖片速度的結構還是很有必要的。
技術實現要素：
針對現有技術上存在的不足，本發明目的是在于提供一種提高處理器存取圖片速度的結構，不占用處理器時間，提高處理器的操作速度和效率。
為了實現上述目的，本發明是通過如下的技術方案來實現：一種提高處理器存取圖片速度的結構，包括sram1、sram2、sram3和sram4、處理器a、處理器b，級聯sram1和sram2作為緩沖區2，級聯sram3和sram4作為緩沖區1，在第一個緩沖周期，處理器a將圖片存到緩沖區1中；在第二個緩沖周期，處理器a將需要存放的圖片存放到緩沖區2中，同時處理器b可以讀取緩沖區1中緩存的圖片進行處理；在第三個緩沖周期處理器a將圖片再次存放到緩沖區1中，處理器b可以讀取緩沖區2中的圖片進行處理，如此循環。
本發明的有益效果：采用級聯方式，不影響處理器讀寫圖片的速度，提高處理器的操作速度與效率。
附圖說明
下面結合附圖和具體實施方式來詳細說明本發明；
圖1為本發明的結構示意圖。
具體實施方式
為使本發明實現的技術手段、創作特征、達成目的與功效易于明白了解，下面結合具體實施方式，進一步闡述本發明。
參照圖1，本具體實施方式采用以下技術方案：一種提高處理器存取圖片速度的結構，包括sram1、sram2、sram3和sram4、處理器a、處理器b，級聯sram1和sram2作為緩沖區2，級聯sram3和sram4作為緩沖區1，本具體實施方式將級聯sram1和sram2作為一個緩沖區，使得處理器存儲一張圖片只要一次操作；使用sram3和sram4與sram1和sram2配合進行乒乓操作，不需要等待一方的操作結束。
本具體實施方式的原理為：在第一個緩沖周期，處理器a將圖片存到緩沖區1中；在第二個緩沖周期，處理器a將需要存放的圖片存放到緩沖區2中，同時處理器b可以讀取緩沖區1中緩存的圖片進行處理；在第三個緩沖周期處理器a將圖片再次存放到緩沖區1中，處理器b可以讀取緩沖區2中的圖片進行處理，如此循環。
本具體實施方式采用兩個sram來匹配圖片的格式，讓處理器一次操作命令來存入一張圖片，不影響處理器讀寫圖片的速度；另外再使用一組sram實現乒乓操作，不需要等待存放結束或處理結束，達到數據處理的無縫連接，不占用處理器時間，進而提高效率。
以上顯示和描述了本發明的基本原理和主要特征和本發明的優點。本行業的技術人員應該了解，本發明不受上述實施例的限制，上述實施例和說明書中描述的只是說明本發明的原理，在不脫離本發明精神和范圍的前提下，本發明還會有各種變化和改進，這些變化和改進都落入要求保護的本發明范圍內。本發明要求保護范圍由所附的權利要求書及其等效物界定。