具有掉電保護功能的fpga配置電路的制作方法
【專利摘要】本實用新型涉及FPGA應用開發領域，公開了一種具有掉電保護功能的FPGA配置電路。所述提供的具有掉電保護功能的FPGA配置電路，利用旁路單元和電解電容穩定配置芯片電源輸入端的工作電壓，在掉電時電解電容還可以起到備用電源的作用，使配置電路仍能夠維持工作一段時間，從而可以降低數據讀寫出現風險的風險，確保FPGA開發板運行安全。
【專利說明】具有掉電保護功能的FPGA配置電路
【技術領域】
[0001]本實用新型涉及現場可編程門陣列(Field-Programmable Gate Array,以下簡稱FPGA)應用開發領域，具體地，涉及一種具有掉電保護功能的FPGA配置電路。
【背景技術】
[0002]FPGA芯片是一種基于硬件描述語言的半定制集成電路，既解決了定制電路的不足，又克服了原有可編程器件門電路數目有限的缺陷。在FPGA系統開發過程中，在完成基于硬件描述語言的電路邏輯程序設計后，通過與FPGA芯片配合的外圍電路可將電路邏輯程序燒錄至FPGA芯片上進行測試，最終完成功能模塊的驗證。因此FPGA應用廣泛，是現代集成電路設計驗證的主流技術。
[0003]但是目前大規模的FPGA芯片都是基于RAM (Random-Access Memory,隨機存取存儲器)技術，在掉電后FPGA芯片上的程序將丟失，因此在FPGA開發板中存在一個包含配置芯片的配置電路，所述配置芯片基于FLASH (Flash Memory，閃速存儲器)技術，能夠在調電后保存數據，因此在將程序燒錄到FPGA芯片上時，FPGA芯片同時將程序寫入到配置芯片中進行存儲，如此在系統上電后，FPGA芯片可以從配置芯片中讀取程序，無需重復燒錄程序，簡便操作。但是在對配置芯片進行讀寫的過程中，如果配置芯片的工作電壓出現不穩甚至掉電的情況時，將會導致數據讀寫出現錯誤，嚴重時會引起連鎖反應，導致FPGA開發板出現運行崩潰，在工業控制領產生各種安全事故。
[0004]針對上述目前FPGA配置電路在讀寫時的安全隱患，需要提供一種具有掉電保護功能的FPGA配置電路，穩定配置芯片的工作電壓，即使出現掉電情況，也能夠維持工作一段時間，降低數據讀寫出現錯誤的風險。
實用新型內容
[0005]針對上述目前FPGA配置電路在讀寫時的安全隱患，本實用新型提供了一種具有掉電保護功能的FPGA配置電路，能夠穩定配置芯片的工作電壓，即使出現掉電情況，也能夠維持工作一段時間，從而降低了數據讀寫出現錯誤的風險。
[0006]本實用新型采用的技術方案，提供了一種具有掉電保護功能的FPGA配置電路，其特征在于，包括:配置芯片，旁路單元，電解電容E1，二極管D1，電阻Rl和電阻R2 ;旁路單元的第一端連接直流電壓源VCC，旁路單元的第二端連接二極管Dl的陽極，二極管Dl的陰極連接電阻Rl的第一端和電解電容El的陽極，電解電容El的陰極接地，電阻Rl的第二端連接配置芯片的電源輸入端和電阻R2的第一端，電阻R2的第二端接地，配置芯片的接地端接地；配置芯片的DATA端用于輸出數據，配置芯片的DCLK端用于輸入時鐘信號，配置芯片的nCS端用于輸入控制信號，配置芯片的ASDI端用于輸入數據。
[0007]具體的，所述配置電路還包括:電阻R3 ;電阻R3的第一端連接電阻R2的第一端，電阻R3的第二端連接配置芯片的nCS端。
[0008]具體的，所述旁路單元包括:電容Cl，電容C2，電容C3和電感LI ；
[0009]旁路單元的第一端連接電容Cl的第一端和電感LI的第一端，電容Cl的第二端接地，電感LI的第二端連接旁路單元的第二端和電容C2的第一端，電容C2的第二端接地，電容C2的兩端并聯電容C3。
[0010]綜上，采用本實用新型所述提供的具有掉電保護功能的FPGA配置電路，利用旁路單元和電解電容穩定配置芯片電源輸入端的工作電壓，在掉電時電解電容還可以起到備用電源的作用，使配置電路仍能夠維持工作一段時間，從而可以降低數據讀寫出現風險的風險，確保FPGA開發板運行安全。
【專利附圖】
【附圖說明】
[0011]為了更清楚地說明本實用新型實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。
[0012]圖1是本實用新型實施例提供的具有掉電保護功能的FPGA配置電路圖。
【具體實施方式】
[0013]以下將參照附圖，通過實施例方式詳細地描述本實用新型提供的一種具有掉電保護功能的FPGA配置電路。在此需要說明的是，對于這些實施例方式的說明用于幫助理解本實用新型，但并不構成對本實用新型的限定。
[0014]本文中描述的各種技術可以用于但不限于FPGA應用開發領域，還可以用于其它諸如單片機應用開發等類似領域。
[0015]本文中術語“和/或”，僅僅是一種描述關聯對象的關聯關系，表示可以存在三種關系，例如，A和/或B，可以表示:單獨存在A，單獨存在B，同時存在A和B三種情況，本文中術語“或/和”是描述另一種關聯對象關系，表示可以存在兩種關系，例如，A或/和B，可以表示:單獨存在A，單獨存在A和B兩種情況，另外，本文中字符“/”，一般表示前后關聯對象是一種“或”關系。
[0016]實施例一，圖1示出了本實施例提供的具有掉電保護功能的FPGA配置電路圖。所述具有掉電保護功能的FPGA配置電路，其特征在于，包括:配置芯片，旁路單元，電解電容E1，二極管D1，電阻Rl和電阻R2 ;旁路單元的第一端連接直流電壓源VCC，旁路單元的第二端連接二極管Dl的陽極，二極管Dl的陰極連接電阻Rl的第一端和電解電容El的陽極，電解電容El的陰極接地，電阻Rl的第二端連接配置芯片的電源輸入端和電阻R2的第一端，電阻R2的第二端接地，配置芯片的接地端接地；配置芯片的DATA端用于輸出數據，配置芯片的DCLK端用于輸入時鐘信號，配置芯片的nCS端用于輸入控制信號，配置芯片的ASDI端用于輸入數據。所述FPGA配置電路結構中，電阻Rl和電阻R2分壓為配置芯片提供合適的工作電壓，二極管DI用于保證電解電容EI存儲的電量不會反饋入直流電壓源VCC中，旁路單元用于濾除雜散的高頻信號；而電解電容El —方面可以作為濾波電容濾除高頻信號，穩定配置芯片電源輸入端的電壓，另一方面還可以作為備用電源設備，在正常情況是儲電，在掉電時放電，為配置芯片繼續提供一段時間的工作電壓，從而可以降低數據讀寫出現風險的風險，確保FPGA開發板運行安全。
[0017]具體的，所述配置電路還包括:電阻R3 ;電阻R3的第一端連接電阻R2的第一端，電阻R3的第二端連接配置芯片的nCS端。電阻R3作為上拉電阻，用于穩定配置芯片的nCS端，以避免nCS端在掉電時出現不確定的輸入電平。
[0018]具體的，所述旁路單元包括:電容Cl，電容C2，電容C3和電感LI ;旁路單元的第一端連接電容Cl的第一端和電感LI的第一端，電容Cl的第二端接地，電感LI的第二端連接旁路單元的第二端和電容C2的第一端，電容C2的第二端接地，電容C2的兩端并聯電容C3。
[0019]作為優化的，本實施例中，所述配置芯片為EPCS4S18，EPCS4S18的三個電源輸入端均連接在電阻Rl的第二端。當所述EPCS4S18芯片的nCS端為低電平時，FPGA芯片向EPCS4S18芯片寫入數據，當nCS端為高電平時，FPGA芯片從EPCS4S18芯片中讀取數據。所述直流電壓源VCC的供電電壓為5V。所述EPCS4S18的工作電壓為3.3V，二極管Dl的壓降為0.7V，因此所述電阻Rl的阻值為1K歐姆，電阻R2的阻值為33K歐姆。所述電阻R3的阻值為1K歐姆。所述旁路單元中，電容Cl的容值為I微法，電容C2的容值為10微法，電容C3的容值為0.1微法，電感LI的電感值為330微亨。
[0020]本實施例提供的具有掉電保護功能的FPGA配置電路，利用旁路單元和電解電容穩定配置芯片電源輸入端的工作電壓，在掉電時電解電容還可以起到備用電源的作用，使配置電路仍能夠維持工作一段時間，從而可以降低數據讀寫出現風險的風險，確保FPGA開發板運行安全。
[0021]如上所述，可較好的實現本實用新型。對于本領域的技術人員而言，根據本實用新型的教導，設計出不同形式的具有掉電保護功能的FPGA配置電路并不需要創造性的勞動。在不脫離本實用新型的原理和精神的情況下對這些實施例進行變化、修改、替換、整合和變型仍落入本實用新型的保護范圍內。
【權利要求】
1.一種具有掉電保護功能的FPGA配置電路，其特征在于，包括:配置芯片，旁路單元，電解電容El，二極管Dl，電阻Rl和電阻R2 ； 旁路單元的第一端連接直流電壓源VCC，旁路單元的第二端連接二極管Dl的陽極，二極管Dl的陰極連接電阻Rl的第一端和電解電容El的陽極，電解電容El的陰極接地，電阻Rl的第二端連接配置芯片的電源輸入端和電阻R2的第一端，電阻R2的第二端接地，配置芯片的接地端接地； 配置芯片的DATA端用于輸出數據，配置芯片的DCLK端用于輸入時鐘信號，配置芯片的nCS端用于輸入控制信號，配置芯片的ASDI端用于輸入數據。
2.如權利要求1所述的具有掉電保護功能的FPGA配置電路，其特征在于，所述配置電路還包括:電阻R3 ; 電阻R3的第一端連接電阻R2的第一端，電阻R3的第二端連接配置芯片的nCS端。
3.如權利要求1所述的具有掉電保護功能的FPGA配置電路，其特征在于，所述旁路單元包括:電容Cl，電容C2，電容C3和電感LI ； 旁路單元的第一端連接電容Cl的第一端和電感LI的第一端，電容Cl的第二端接地，電感LI的第二端連接旁路單元的第二端和電容C2的第一端，電容C2的第二端接地，電容C2的兩端并聯電容C3。
4.如權利要求1所述的具有掉電保護功能的FPGA配置電路，其特征在于: 所述配置芯片為EPCS4S18，EPCS4S18的三個電源輸入端均連接在電阻Rl的第二端。
5.如權利要求4所述的具有掉電保護功能的FPGA配置電路，其特征在于: 所述直流電壓源VCC的供電電壓為5V。
【文檔編號】G06F12/16GK204256730SQ201420708651
【公開日】2015年4月8日 申請日期:2014年11月24日 優先權日:2014年11月24日
【發明者】肖燕, 劉迪俊 申請人:成都盛軍電子設備有限公司