一種異構(gòu)系統(tǒng)的多模式動(dòng)態(tài)加載方法
【專利摘要】本發(fā)明屬于硬件的數(shù)據(jù)加載【技術(shù)領(lǐng)域】，特別涉及一種異構(gòu)系統(tǒng)的多模式動(dòng)態(tài)加載方法。其具體步驟為：當(dāng)DSP需要加載程序時(shí)，上位機(jī)向DSP發(fā)送DSP程序數(shù)據(jù)；DSP向上位機(jī)發(fā)送第一結(jié)束標(biāo)志；上位機(jī)收到第一結(jié)束標(biāo)志后，向DSP發(fā)送第一Flash存儲(chǔ)器寫入命令；DSP根據(jù)接收的第一Flash存儲(chǔ)器寫入命令，將DDR3內(nèi)存中的DSP程序數(shù)據(jù)寫入第一Flash存儲(chǔ)器中；使DSP重新上電，完成DSP程序數(shù)據(jù)的加載。當(dāng)FPGA需要加載程序時(shí)，上位機(jī)向DSP發(fā)送FPGA程序數(shù)據(jù)；DSP向上位機(jī)發(fā)送第三結(jié)束標(biāo)志；上位機(jī)收到第三結(jié)束標(biāo)志后，向DSP發(fā)送第二Flash存儲(chǔ)器寫入命令；DSP根據(jù)接收的第二Flash存儲(chǔ)器寫入命令，將DDR3內(nèi)存中的DSP程序數(shù)據(jù)寫入第二Flash存儲(chǔ)器中；使FPGA重新加載，完成FPGA程序數(shù)據(jù)的加載。
【專利說明】一種異構(gòu)系統(tǒng)的多模式動(dòng)態(tài)加載方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于硬件的數(shù)據(jù)加載【技術(shù)領(lǐng)域】，特別涉及一種異構(gòu)系統(tǒng)的多模式動(dòng)態(tài)加載方法。
【背景技術(shù)】
[0002]在大型的處理器系統(tǒng)正常工作的條件下，由于裝箱或板卡工作環(huán)境的限制，機(jī)箱內(nèi)的板卡通常無(wú)法在通過接口進(jìn)行程序的優(yōu)化和升級(jí)工作。信號(hào)處理中的動(dòng)態(tài)加載技術(shù)就是針對(duì)這一問題提出的一種解決方案。但現(xiàn)有的動(dòng)態(tài)加載技術(shù)中均需要一片額外的控制芯片，增加了制作成本。同時(shí)，現(xiàn)有技術(shù)大都針對(duì)板卡上的一個(gè)處理器芯片來實(shí)現(xiàn)加載功能。
【發(fā)明內(nèi)容】
[0003]本發(fā)明的目的在于針對(duì)上述已有技術(shù)的不足，提出一種異構(gòu)系統(tǒng)的多模式動(dòng)態(tài)加載方法，以滿足在沒有特定的控制芯片的大型系統(tǒng)中，在板卡裝箱以后，板卡的后期系統(tǒng)升級(jí)以及遠(yuǎn)程系統(tǒng)升級(jí)的要求。
[0004]為實(shí)現(xiàn)上述技術(shù)目的，本發(fā)明采用如下技術(shù)方案予以實(shí)現(xiàn)。
[0005]—種異構(gòu)系統(tǒng)的多模式動(dòng)態(tài)加載方法，其特征在于，所述異構(gòu)系統(tǒng)包括八、第一 ？匕81！存儲(chǔ)器、第二存儲(chǔ)器，所述03？和？？以形成雙向通信連接，所述03？分別通過3？1總線分別電連接第一存儲(chǔ)器和第二存儲(chǔ)器，所述？？以通過3？1總線電連接第二？匕也存儲(chǔ)器，所述03？加載有0083內(nèi)存；所述異構(gòu)系統(tǒng)連接有上位機(jī)，所述上位機(jī)與03？形成雙向通信連接；
[0006]所述異構(gòu)系統(tǒng)的動(dòng)態(tài)加載方法包括:
[0007]當(dāng)03？需要加載程序時(shí)，上位機(jī)向03？發(fā)送03？程序數(shù)據(jù)，03？將接收的03？程序數(shù)據(jù)存入00尺3內(nèi)存中；當(dāng)03？將接收的03？程序數(shù)據(jù)存入00尺3內(nèi)存之后，08？向？？以發(fā)送第二 ？匕81！存儲(chǔ)器空載命令，同時(shí)向上位機(jī)發(fā)送第一結(jié)束標(biāo)志；？？以收到第二存儲(chǔ)器空載命令后，切斷03？與第二存儲(chǔ)器之間的數(shù)據(jù)傳輸通路，上位機(jī)收到第一結(jié)束標(biāo)志后，向03？發(fā)送第一 ？1狀1！存儲(chǔ)器寫入命令；03？根據(jù)接收的第一 ？匕81！存儲(chǔ)器寫入命令，將0083內(nèi)存中的03？程序數(shù)據(jù)寫入第一？匕也存儲(chǔ)器中；當(dāng)03？將03？程序數(shù)據(jù)寫入第一 ？匕81！存儲(chǔ)器之后，使03？重新上電，完成03？程序數(shù)據(jù)的加載；
[0008]當(dāng)？？以需要加載程序時(shí)，上位機(jī)向03？發(fā)送？？以程序數(shù)據(jù)，03？將接收的？？以程序數(shù)據(jù)存入00尺3內(nèi)存中；當(dāng)03？接收的？?以程序數(shù)據(jù)存入00尺3內(nèi)存之后，03？向？?以發(fā)送第二 ？匕81！存儲(chǔ)器加載命令，同時(shí)向上位機(jī)發(fā)送第三結(jié)束標(biāo)志；？？以收到第二存儲(chǔ)器加載命令后，接通03？與第二？匕也存儲(chǔ)器之間的數(shù)據(jù)傳輸通路，上位機(jī)收到第三結(jié)束標(biāo)志后，向03？發(fā)送第二存儲(chǔ)器寫入命令；03？根據(jù)接收的第二 ？匕81！存儲(chǔ)器寫入命令，將0083內(nèi)存中的？?以程序數(shù)據(jù)寫入第二？匕也存儲(chǔ)器中；當(dāng)03？將？?以程序數(shù)據(jù)寫入第二？匕也存儲(chǔ)器之后，08？向上位機(jī)發(fā)送第四結(jié)束標(biāo)志；上位機(jī)收到第四結(jié)束標(biāo)志之后，向03？發(fā)送？？以復(fù)位命令，03？將接收到的？？以復(fù)位命令轉(zhuǎn)發(fā)至？？以；？？6^收到？？以復(fù)位命令之后，復(fù)位？？以的每個(gè)3？1信號(hào)，之后，拉低信號(hào)500仙，使？？以完成？？以程序數(shù)據(jù)的加載。
[0009]本發(fā)明的特點(diǎn)和進(jìn)一步改進(jìn)在于:
[0010]當(dāng)03？需要加載程序時(shí)，08？將03？程序數(shù)據(jù)寫入第一口匕也存儲(chǔ)器之后，08？向上位機(jī)發(fā)送第二結(jié)束標(biāo)志；上位機(jī)收到第二結(jié)束標(biāo)志之后，向03？發(fā)送03？復(fù)位命令，08？將接收的03？復(fù)位命令轉(zhuǎn)發(fā)到根據(jù)收到的03？復(fù)位命令，控制03？重新上電，使08？完成03？程序數(shù)據(jù)的加載。
[0011]所述上位機(jī)通過以太網(wǎng)電連接03？，使上位機(jī)形成雙向通信連接；當(dāng)03？需要加載程序時(shí)，08？通過上位機(jī)進(jìn)行數(shù)據(jù)交互；當(dāng)？?以需要加載程序時(shí)，08？通過上位機(jī)進(jìn)行數(shù)據(jù)交互。
[0012]本發(fā)明的有益效果為:
[0013]1)本發(fā)明中，以03？和？?以為核心芯片，無(wú)需額外的控制芯片。避免了傳統(tǒng)方法需要額外的控制芯片，移植性不強(qiáng)的特點(diǎn)。相比于傳統(tǒng)方法移植性強(qiáng)，適用于各類以？？以及03？為主要處理芯片的異構(gòu)系統(tǒng)。
[0014]2)本發(fā)明的加載選用以太網(wǎng)接口作為上位機(jī)和03？的數(shù)據(jù)傳輸通道，作用距離相比以往傳統(tǒng)方法大大提高。實(shí)現(xiàn)了遠(yuǎn)程動(dòng)態(tài)加載。同時(shí)以以太網(wǎng)作為數(shù)據(jù)傳輸通道，為后期實(shí)現(xiàn)遠(yuǎn)程無(wú)線動(dòng)態(tài)加載提供了更好的研究平臺(tái)。
【專利附圖】
【附圖說明】
[0015]圖1為本發(fā)明的異構(gòu)系統(tǒng)的總體結(jié)構(gòu)示意圖；
[0016]圖2為本發(fā)明的一種異構(gòu)系統(tǒng)的多模式動(dòng)態(tài)加載方法的第一流程示意圖；
[0017]圖3為本發(fā)明的一種異構(gòu)系統(tǒng)的多模式動(dòng)態(tài)加載方法的第二流程示意圖。
【具體實(shí)施方式】
[0018]下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步說明:
[0019]參照?qǐng)D1，為本發(fā)明的異構(gòu)系統(tǒng)的總體結(jié)構(gòu)示意圖。該異構(gòu)系統(tǒng)電連接有上位機(jī)，所述上位機(jī)與03？形成雙向通信連接；具體地，上位機(jī)通過網(wǎng)線、耵-45網(wǎng)口、以及高速串行接口與03？連接。本發(fā)明實(shí)施例中，該異構(gòu)系統(tǒng)包括03？、？？以、第一？匕也存儲(chǔ)器、第二 ？匕81！存儲(chǔ)器，03？與第一幾…!!存儲(chǔ)器通過3？1總線連接，其中第一幾…!!存儲(chǔ)器的片選信號(hào)通過030線連接到03？的3？1接口的第一片選信號(hào)；03？的3？1接口的時(shí)鐘信號(hào)通過0^線連接到驅(qū)動(dòng)芯片％74八的信號(hào)輸入端。驅(qū)動(dòng)芯片％74八輸出兩路驅(qū)動(dòng)能力增強(qiáng)的輸出信號(hào)，其中一路輸出信號(hào)經(jīng)0^0線接到第一存儲(chǔ)器的時(shí)鐘信號(hào)輸入端，另一路輸出信號(hào)經(jīng)0^1線連接到第二存儲(chǔ)器的時(shí)鐘信號(hào)輸入端。03？的3？1接口的第二片選信號(hào)經(jīng)線連接到？？以的第一 10引腳；第二幾…!!存儲(chǔ)器的片選信號(hào)通過081線連接到？？以的第二 10引腳；03？的3？1接口的數(shù)據(jù)輸入輸出端通過復(fù)用方式分別連接到第一存儲(chǔ)器和第二存儲(chǔ)器的數(shù)據(jù)輸出輸入端；第二幾…!!存儲(chǔ)器的數(shù)據(jù)輸入輸出端還分別電連接？?以的第三10引腳和第四10引腳上。同時(shí)，03？還外掛4片00尺3內(nèi)存，這四片001？3內(nèi)存的總?cè)萘繛?⑶。
[0020]本發(fā)明實(shí)施例中，08？的型號(hào)為113320(:6678,但不限于該型號(hào)；？？以的型號(hào)為^067^2401,但不限于該型號(hào)；每個(gè)幾…!!存儲(chǔ)器的型號(hào)為吧50128八1123240？，但不限于該型號(hào)。
[0021]參照?qǐng)D2，為本發(fā)明的一種異構(gòu)系統(tǒng)的多模式動(dòng)態(tài)加載方法的第一流程示意圖。參照?qǐng)D3，為本發(fā)明的一種異構(gòu)系統(tǒng)的多模式動(dòng)態(tài)加載方法的第二流程示意圖。該異構(gòu)系統(tǒng)的動(dòng)態(tài)加載方法包括:
[0022]當(dāng)03？需要加載程序時(shí)，依次對(duì)03？的每個(gè)核進(jìn)行程序加載；對(duì)03？的每個(gè)核進(jìn)行程序加載的過程為:上位機(jī)向03？的對(duì)應(yīng)核發(fā)送第一？匕也存儲(chǔ)器需要寫入的通知，通知08？對(duì)應(yīng)核將有要寫入第一存儲(chǔ)器的數(shù)據(jù)進(jìn)行傳輸；上位機(jī)在向03？對(duì)應(yīng)核發(fā)送通知的同時(shí)，將03？對(duì)應(yīng)核需要加載的程序數(shù)據(jù)(記為03？對(duì)應(yīng)核的程序數(shù)據(jù))通過編譯軟件編譯生成13001: 103(161'燒寫文件(.0111:文件)，由轉(zhuǎn)換工具將該13001: 103(161'燒寫文件轉(zhuǎn)換為.(1社文件，上位機(jī)通過以太網(wǎng)接口將.(1社文件發(fā)送到03？的對(duì)應(yīng)核，03？的對(duì)應(yīng)核將該.(1社文件放在0083內(nèi)存的指定地址((^80000000但不唯一)。當(dāng)03？的對(duì)應(yīng)核將接收的.(1社文件存入001？3內(nèi)存之后，03？的對(duì)應(yīng)核向？？以發(fā)送第二打狀卜存儲(chǔ)器空載命令，同時(shí)向上位機(jī)發(fā)送第一結(jié)束標(biāo)志。收到第二存儲(chǔ)器空載命令后，忽略031(181)信號(hào)，將031信號(hào)在賦值為1 (高電平無(wú)效)，其余3？1引腳賦值為高阻，使03？與第二
存儲(chǔ)器之間的數(shù)據(jù)傳輸通路斷開，上位機(jī)收到第一結(jié)束標(biāo)志后，確定03？對(duì)應(yīng)核的程序數(shù)據(jù)傳輸完畢，此時(shí)上位機(jī)向03？的對(duì)應(yīng)核發(fā)送第一？匕也存儲(chǔ)器寫入命令。08？的對(duì)應(yīng)核根據(jù)接收的第一存儲(chǔ)器寫入命令，使能(:30將0083內(nèi)存中的03？對(duì)應(yīng)核的程序數(shù)據(jù)寫入第一？13811存儲(chǔ)器中；03？的對(duì)應(yīng)核向上位機(jī)發(fā)送第二結(jié)束標(biāo)志，告知第一？13811存儲(chǔ)器寫入數(shù)據(jù)完畢。上位機(jī)收到03？的每個(gè)核發(fā)送的第二結(jié)束標(biāo)志之后，向03？發(fā)送03？復(fù)位命令，03？將接收的03？復(fù)位命令通過⑶10接口轉(zhuǎn)發(fā)到控制03？的上電順序及時(shí)鐘)，？？以根據(jù)收到的03？復(fù)位命令，控制03？重新上電(控制為03？供電的電源芯片)，使03？完成03？程序數(shù)據(jù)的加載。
[0023]當(dāng)？？以需要加載程序時(shí)，上位機(jī)向03？發(fā)送第二存儲(chǔ)器需要寫入的通知，通知03？對(duì)應(yīng)核將有要寫入第一二匕也存儲(chǔ)器的數(shù)據(jù)進(jìn)行傳輸；上位機(jī)在向03？發(fā)送第二
存儲(chǔ)器需要寫入的通知的同時(shí)，將？？以需要加載的程序數(shù)據(jù)(記為？？以程序數(shù)據(jù))通過編譯器生成燒寫文件(.131^文件)，上位機(jī)通過以太網(wǎng)接口將該燒寫文件發(fā)送到03？，08？將該燒寫文件文件放在0083內(nèi)存的指定地址((^80000000但不唯一)。當(dāng)03？接收的燒寫文件存入001？3內(nèi)存之后，03？向？?以發(fā)送第二？匕也存儲(chǔ)器加載命令，同時(shí)向上位機(jī)發(fā)送第三結(jié)束標(biāo)志；？？以收到第二存儲(chǔ)器加載命令后，將(:31(181)賦值給031信號(hào)，其余3？1引腳賦值為高阻，上位機(jī)收到第三結(jié)束標(biāo)志后，向03？發(fā)送第二？匕也存儲(chǔ)器寫入命令。03？根據(jù)接收的第二？匕也存儲(chǔ)器寫入命令，使能(:31將0083內(nèi)存中的？?以程序數(shù)據(jù)寫入第二存儲(chǔ)器中；當(dāng)03？將？？以程序數(shù)據(jù)寫入第二存儲(chǔ)器之后，08？向上位機(jī)發(fā)送第四結(jié)束標(biāo)志，告知第二？匕也存儲(chǔ)器寫入完畢，上位機(jī)收到第四結(jié)束標(biāo)志之后，向03？發(fā)送？？以復(fù)位命令，03？將接收到的？？以復(fù)位命令轉(zhuǎn)發(fā)至？？以；？？6^收到？？以復(fù)位命令之后，復(fù)位？？以的每個(gè)3？1信號(hào)，之后，拉低信號(hào)500仙，使？？以完成？？以程序數(shù)據(jù)的加載。
[0024]綜上所述，本發(fā)明以03？和？？以為核心芯片。各個(gè)加載功能模塊以軟件模塊形式集成到兩個(gè)芯片中，無(wú)需額外的控制芯片。同時(shí)，本發(fā)明完成了對(duì)板卡上兩種處理器芯片的加載工作。適用于各類以及03？為主要處理芯片的異構(gòu)系統(tǒng)。
[0025]顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1.一種異構(gòu)系統(tǒng)的多模式動(dòng)態(tài)加載方法，其特征在于，所述異構(gòu)系統(tǒng)包括DSP、FPGA、第一 Flash存儲(chǔ)器、第二 Flash存儲(chǔ)器，所述DSP和FPGA形成雙向通信連接，所述DSP分別通過SPI總線分別電連接第一 Flash存儲(chǔ)器和第二 Flash存儲(chǔ)器，所述FPGA通過SPI總線電連接第二 Flash存儲(chǔ)器，所述DSP加載有DDR3內(nèi)存；所述異構(gòu)系統(tǒng)電連接有上位機(jī)，所述上位機(jī)與DSP形成雙向通信連接； 所述異構(gòu)系統(tǒng)的動(dòng)態(tài)加載方法包括: 當(dāng)DSP需要加載程序時(shí)，上位機(jī)向DSP發(fā)送DSP程序數(shù)據(jù)，DSP將接收的DSP程序數(shù)據(jù)存入DDR3內(nèi)存中；當(dāng)DSP將接收的DSP程序數(shù)據(jù)存入DDR3內(nèi)存之后，DSP向FPGA發(fā)送第二 Flash存儲(chǔ)器空載命令，同時(shí)向上位機(jī)發(fā)送第一結(jié)束標(biāo)志；FPGA收到第二 Flash存儲(chǔ)器空載命令后，切斷DSP與第二 Flash存儲(chǔ)器之間的數(shù)據(jù)傳輸通路，上位機(jī)收到第一結(jié)束標(biāo)志后，向DSP發(fā)送第一 Flash存儲(chǔ)器寫入命令；DSP根據(jù)接收的第一 Flash存儲(chǔ)器寫入命令，將DDR3內(nèi)存中的DSP程序數(shù)據(jù)寫入第一 Flash存儲(chǔ)器中；當(dāng)DSP將DSP程序數(shù)據(jù)寫入第一Flash存儲(chǔ)器之后，使DSP重新上電，完成DSP程序數(shù)據(jù)的加載； 當(dāng)FPGA需要加載程序時(shí)，上位機(jī)向DSP發(fā)送FPGA程序數(shù)據(jù)，DSP將接收的FPGA程序數(shù)據(jù)存入DDR3內(nèi)存中；當(dāng)DSP接收的FPGA程序數(shù)據(jù)存入DDR3內(nèi)存之后，DSP向FPGA發(fā)送第二 Flash存儲(chǔ)器加載命令，同時(shí)向上位機(jī)發(fā)送第三結(jié)束標(biāo)志；FPGA收到第二 Flash存儲(chǔ)器加載命令后，接通DSP與第二Flash存儲(chǔ)器之間的數(shù)據(jù)傳輸通路，上位機(jī)收到第三結(jié)束標(biāo)志后，向DSP發(fā)送第二 Flash存儲(chǔ)器寫入命令；DSP根據(jù)接收的第二 Flash存儲(chǔ)器寫入命令，將DDR3內(nèi)存中的FPGA程序數(shù)據(jù)寫入第二 Flash存儲(chǔ)器中；當(dāng)DSP將FPGA程序數(shù)據(jù)寫入第二 Flash存儲(chǔ)器之后，DSP向上位機(jī)發(fā)送第四結(jié)束標(biāo)志；上位機(jī)收到第四結(jié)束標(biāo)志之后，向DSP發(fā)送FPGA復(fù)位命令，DSP將接收到的FPGA復(fù)位命令轉(zhuǎn)發(fā)至FPGA ；FPGA收到FPGA復(fù)位命令之后，復(fù)位FPGA的每個(gè)SPI信號(hào)，之后，拉低PROG_B信號(hào)500ns，使FPGA完成FPGA程序數(shù)據(jù)的加載。
2.如權(quán)利要求1所述的一種異構(gòu)系統(tǒng)的動(dòng)態(tài)加載方法，其特征在于，當(dāng)DSP需要加載程序時(shí)，DSP將DSP程序數(shù)據(jù)寫入第一 Flash存儲(chǔ)器之后，DSP向上位機(jī)發(fā)送第二結(jié)束標(biāo)志；上位機(jī)收到第二結(jié)束標(biāo)志之后，向DSP發(fā)送DSP復(fù)位命令，DSP將接收的DSP復(fù)位命令轉(zhuǎn)發(fā)到FPGA，F(xiàn)PGA根據(jù)收到的DSP復(fù)位命令，控制DSP重新上電，使DSP完成DSP程序數(shù)據(jù)的加載。
3.如權(quán)利要求1所述的一種異構(gòu)系統(tǒng)的動(dòng)態(tài)加載方法，其特征在于，所述上位機(jī)通過以太網(wǎng)電連接DSP，使上位機(jī)形成雙向通信連接；當(dāng)DSP需要加載程序時(shí)，DSP通過上位機(jī)進(jìn)行數(shù)據(jù)交互；當(dāng)FPGA需要加載程序時(shí)，DSP通過上位機(jī)進(jìn)行數(shù)據(jù)交互。
【文檔編號(hào)】G06F12/02GK104461660SQ201410842573
【公開日】2015年3月25日 申請(qǐng)日期:2014年12月30日 優(yōu)先權(quán)日:2014年12月30日
【發(fā)明者】全英匯, 宋亞坪, 李亞超, 王金龍, 肖川江, 施佳剛 申請(qǐng)人:西安電子科技大學(xué)