芯片邏輯地址到物理地址的轉換方法和裝置制造方法
【專利摘要】一種芯片邏輯地址到物理地址的轉換方法和裝置，其中，方法包括：在芯片上選取失效區域；破壞失效區域；檢測失效區域，獲取失效區域中失效位存儲單元的邏輯地址；根據預設的邏輯地址到物理地址的轉換關系，得到失效位存儲單元的邏輯地址對應的理論物理地址；對芯片作物理失效分析，將失效位存儲單元的理論物理地址與失效區域的實際位置進行比較，得到理論物理地址到實際位置的偏移值；根據偏移值，得到芯片的邏輯地址到物理地址的轉換關系。通過所述方法和裝置，可以解決現有技術中邏輯地址到實際物理地址效率低下以及存在轉換出錯的問題。
【專利說明】芯片邏輯地址到物理地址的轉換方法和裝置
【技術領域】
[0001] 本發明涉及半導體【技術領域】，尤其涉及一種芯片邏輯地址到物理地址的轉換方法 和裝置。
【背景技術】
[0002] 在芯片安全隱患檢測、芯片反向工程或者失效分析中，需要將集成電路芯片中存 儲器單元或者模塊的邏輯地址與實際物理地址做轉換確認，包括陣列、模塊、扇區、輸入輸 出單元、字線、位線、虛設字線、虛設位線等的確認，繼而才能完成后續的芯片安全性檢測、 電路功能確認或者失效分析的工作。
[0003] 目前，通常是技術人員通過研究電路設計方案或者版圖，從而由邏輯地址推算出 實際物理地址。
[0004] 然而上述方法存在的問題有：（1)出于知識產權保護的原因，在很多情況下，很難 獲取到完整的電路設計方案；（2)版圖設計的多變性，即使是同一個版圖設計者，通常由于 客戶的設計要求，面積限制等原因，其設計也不盡相同。因此根據上述方法來實現邏輯地址 到實際物理地址的轉換存在效率低下，定義困難的問題，且由于存在偏差，還容易導致轉換 出錯，影響后續處理。
【發明內容】
[0005] 本發明實施例解決的問題是如何解決現有技術中邏輯地址到實際物理地址效率 低下以及存在轉換出錯的問題。
[0006] 為解決上述問題，本發明實施例提供一種芯片邏輯地址到物理地址的轉換方法， 所述方法包括：在所述芯片上選取失效區域；破壞所述失效區域；檢測所述失效區域，獲取 所述失效區域中失效位存儲單元的邏輯地址；根據預設的邏輯地址到物理地址的轉換關 系，得到所述失效位存儲單元的邏輯地址對應的理論物理地址；對所述芯片作物理失效分 析，將所述失效位存儲單元的理論物理地址與所述失效區域的實際位置進行比較，得到理 論物理地址到實際位置的偏移值；根據所述偏移值，得到所述芯片的邏輯地址到物理地址 的轉換關系。
[0007] 可選的，所述在所述芯片上選取失效區域包括：在所述芯片上選取至少兩個失效 區域。
[0008] 可選的，所述失效位置區域包括設置于芯片頂角位置的失效區域以及設置于芯片 中心位置的失效區域。
[0009] 可選的，所述失效區域包括至少三個失效位存儲單元；至少兩個所述失效位存儲 單元在字線方向上相鄰，且在字線方向上相鄰的兩個失效位存儲單元中的一個與至少另一 個失效位存儲單元在位線方向上相鄰。
[0010] 可選的，所述破壞所述失效區域包括：通過匯聚激光束轟擊所述失效區域。
[0011] 可選的，所述破壞所述失效區域包括：通過匯聚離子束轟擊所述失效區域。
[0012] 可選的，所述破壞所述失效區域之后還包括：通過檢測所述失效區域的圖像和電 參數信號強度，判斷所述失效區域是否已被切割到襯底位置。
[0013] 本發明實施例還公開了一種芯片邏輯地址到物理地址的轉換裝置，所述裝置包 括：選取單元，用于在所述芯片上選取失效區域；切割控制單元，用于破壞所述失效區域； 獲取單元，用于檢測所述失效區域，獲取所述失效區域中失效位存儲單元的邏輯地址；第一 計算單元，用于根據預設的邏輯地址到物理地址的轉換關系，得到所述失效位存儲單元的 邏輯地址對應的理論物理地址；比較單元，用于對所述芯片作物理失效分析，將所述失效位 存儲單元的理論物理地址與所述失效區域的實際位置進行比較，得到理論物理地址到實際 位置的偏移值；第二計算單元，根據所述偏移值，得到所述芯片的邏輯地址到物理地址的轉 換關系。
[0014] 可選的，所述選取單元用于在所述芯片上選取至少兩個失效區域。
[0015] 可選的，所述失效區域包括至少三個失效位存儲單元；至少兩個所述失效位存儲 單元在字線方向上相鄰，且在字線方向上相鄰的兩個失效位存儲單元中的一個與至少另一 個失效位存儲單元在位線方向上相鄰。
[0016] 與現有技術相比，本發明實施例的技術方案具有以下優點：
[0017] 通過在芯片上破壞預先選取的失效區域，并根據獲取的所述失效區域的邏輯地 址，對比推導出的理論物理地址與實際的被破壞位置是否一致，從而得出兩者之間的偏移 量。根據所述芯片上的多個區域的偏移量信息，可以得到芯片中邏輯地址到物理地址的轉 換規律，從而實現芯片邏輯地址到物理地址的快速轉換。
[0018] 進一步，通過設置至少兩個失效區域，可以得到更多失效信息，從而更為準確快速 地得到芯片中邏輯地址到物理地址的轉換規律。
[0019] 此外，通過在每個失效區域內設置在字線方向上相鄰的失效位存儲單元中的一 個，以及在位線方向上相鄰的失效位存儲單元，可以得到邏輯地址在這兩個方向上的分布 規律，從而快速得到邏輯地址到物理地址的轉換。
【專利附圖】
【附圖說明】
[0020] 圖1是本發明實施例的一種芯片邏輯地址到物理地址的轉換方法的流程圖；
[0021] 圖2是本發明實施例中失效區域在芯片上分布的位置示意圖；
[0022] 圖3是本發明實施例的一種芯片邏輯地址到物理地址的轉換裝置的結構示意圖。
【具體實施方式】
[0023] 在現有技術中，通常是由技術人員通過研究電路設計方案或者版圖，從而由邏輯 地址推算出實際物理地址。但是出于知識產權保護的原因，在很多情況下，很難獲取到完整 的電路設計方案，并且由于版圖設計的多變性，即使是同一個版圖設計者，按照客戶的設計 要求，面積限制等原因，其設計也不盡相同。因此根據上述方法來實現邏輯地址到實際物理 地址的轉換存在效率低下，定義困難的問題。
[0024] 在實際應用中，基于客戶所提供的邏輯地址到物理地址的轉換方法尋找芯片中失 效點的實際位置不僅效率低下，而且由于芯片中存在很多虛設字線，虛設位線，冗余位線以 及其它設計等，因此還會導致檢測的成功率較低。在很多情況下并不能發現芯片中失效點 的真實位置，使芯片邏輯地址到真實物理地址的轉換出錯，難以有效地發現失效點或者影 響后續處理。此外，有時芯片中失效點的失效效果并不明顯，這也增大了失效檢測的難度。
[0025] 本發明實施例通過在芯片上破壞預先選取的失效區域，并根據獲取的所述失效區 域的邏輯地址，對比推導出的理論物理地址與實際的被破壞位置是否一致，從而得出兩者 之間的偏移量。根據所述芯片上的多個區域的偏移量信息，可以得到芯片中邏輯地址到物 理地址的轉換規律，從而實現芯片邏輯地址到物理地址的快速轉換。
[0026] 為使本發明的上述目的、特征和優點能夠更為明顯易懂，下面結合附圖對本發明 的具體實施例做詳細的說明。
[0027] 本發明實施例提供了一種芯片邏輯地址到物理地址的轉換方法，參照圖1，以下通 過具體步驟進行詳細說明。
[0028] 步驟S101，在所述芯片上選取失效區域。
[0029] 本發明實施例所要實現的是芯片中存儲器單元部分邏輯地址到物理地址的轉化， 因此芯片中失效區域的選取區域為芯片中的存儲器單元部分。
[0030] 在具體實施中，可以在所述芯片上至少選取兩個位置作為所述失效區域，以得到 這兩個區域之間的地址分布規律。例如如圖2所示，如果分別選取所述芯片的左上角位置1 和中心位置2作為失效區域，就可以獲得芯片中這兩個位置之間的存儲器單元的地址分布 規律。如果分別選取所述芯片的左上角位置1、中心位置2以及右下角位置3作為失效區 域，則相應可以獲得這三個位置間存儲器單元的地址分布規律。
[0031] 可以理解的是，選取的失效區域越多，相應能夠獲得的芯片中存儲單元的地址信 息也就越多，從而能夠更快更準確地得到芯片邏輯地址到物理地址的轉換規律。
[0032] 在具體實施中，可以將芯片載入聚焦離子束（Focused Ion beam, FIB)的真空腔 室，并將芯片的存儲器單元置于聚焦位置。利用FIB檢測軟件畫出待切割區域圖案作為一 個失效區域。
[0033] 為了保證最小的測試樣本量以得到邏輯地址到物理地址的轉換規律，一個失效區 域，即所述圖案中至少要包括存儲器單元的三個失效位存儲單元。可以理解的是，失效區域 的面積越大，所包含的位存儲單元越多，則得到的相關地址信息也會越多，得到邏輯地址到 物理地址轉換規律的效率也會越高。
[0034] 為了能更全面地得到芯片中存儲器單元地址的變化信息，可以對失效區域中的失 效位存儲單元的排列順序進行設定。在所述失效區域中，至少兩個所述失效位存儲單元在 字線方向上相鄰，且在字線方向上相鄰的兩個失效位存儲單元中的一個與至少另一個失效 位存儲單元在位線方向上相鄰。通過使所述失效位存儲單元兩兩在字線方向或位線方向上 相鄰，可以得到位存儲單元的地址在這兩個方向上的分布規律，從而更準確地實現位存儲 單元由邏輯地址到物理地址的轉換。
[0035] 步驟S102,破壞所述失效區域。
[0036] 在具體實施中，可以通過匯聚離子束轟擊所述失效區域，直到將所述失效區域切 割到底層的襯底位置，從而造成所述失效區域完全失效，以在后續測試中快速發現該失效 區域。
[0037] 在通過FIB設備對指定的失效區域進行切割的過程中，可以通過FIB設備配備的 示波器，實時顯示收集到切割失效區域的圖像和同該區域二次電子產量相關的電信號強 度，從而判斷切割是否已經到達底層的硅片襯底位置。具體來說，由于切割過程會經過金屬 層、氧化層和襯底，因此相應的，信號強度會呈現由亮變暗，然后再變亮，通過觀察示波器顯 示的圖案及其信號強度變化，就能夠判斷切割是否到位。按照上述方法完成對所有選取的 失效區域的破壞。
[0038] 在具體實施中，還可以通過匯聚激光束轟擊所述失效區域，直到將所述失效區域 切割到底層的襯底位置，從而造成所述失效區域完全失效，以在后續測試中快速發現該失 效區域。
[0039] 步驟S103,檢測所述失效區域，獲取所述失效區域中失效位存儲單元的邏輯地址。
[0040] 在具體實施中，具體測試過程可以是：將所述芯片載入存儲器測試系統中，由測試 系統對芯片測試相應的電參數，并將得到的測試電參數數據編號與標準值比較。如果過該 參數與標準值相比不能通過，則該參數失效。所述測試系統會自動記錄該失效的芯片的地 址以及其中失效的單元的邏輯地址。通常該測試方法是對整片晶元上的芯片進行測試，因 此在測試完成后，系統會按照晶元的形狀生成一個晶元位圖得出失效位置的位圖和相應失 效點的邏輯地址。
[0041] 步驟S104,根據預設的邏輯地址到物理地址的轉換關系，得到所述失效位存儲單 元的邏輯地址對應的理論物理地址。
[0042] 例如，通過上述的步驟S102得到失效位存儲單元的邏輯地址為： (258-453-〇x04)，表示該失效位存儲單元在字線（WL) 258,位線（BL) 453處。
[0043] 根據預設的邏輯地址到物理地址的轉換關系，可以將得到的邏輯地址一步步轉換 成相應的物理地址。此處以位線BL的轉換關系為例進行說明。首先將BL由十進制數453 轉換成二進制數111000101，得到如表1所示的二進制數與預設轉換數位之間的關系：
[0044]
[0045] 表 1
【權利要求】
1. 一種芯片邏輯地址到物理地址的轉換方法，其特征在于，包括： 在所述芯片上選取失效區域； 破壞所述失效區域； 檢測所述失效區域，獲取所述失效區域中失效位存儲單元的邏輯地址； 根據預設的邏輯地址到物理地址的轉換關系，得到所述失效位存儲單元的邏輯地址對 應的理論物理地址； 對所述芯片作物理失效分析，將所述失效位存儲單元的理論物理地址與所述失效區域 的實際位置進行比較，得到理論物理地址到實際位置的偏移值； 根據所述偏移值，得到所述芯片的邏輯地址到物理地址的轉換關系。
2. 如權利要求1所述的芯片邏輯地址到物理地址的轉換方法，其特征在于，所述在所 述芯片上選取失效區域包括：在所述芯片上選取至少兩個失效區域。
3. 如權利要求1所述的芯片邏輯地址到物理地址的轉換方法，其特征在于，所述失效 位置區域包括設置于芯片頂角位置的失效區域以及設置于芯片中心位置的失效區域。
4. 如權利要求1所述的芯片邏輯地址到物理地址的轉換方法，其特征在于，所述失效 區域包括至少三個失效位存儲單元； 至少兩個所述失效位存儲單元在字線方向上相鄰，且在字線方向上相鄰的兩個失效位 存儲單元中的一個與至少另一個失效位存儲單元在位線方向上相鄰。
5. 如權利要求1所述的芯片邏輯地址到物理地址的轉換方法，其特征在于，所述破壞 所述失效區域包括：通過匯聚激光束轟擊所述失效區域。
6. 如權利要求1所述的芯片邏輯地址到物理地址的轉換方法，其特征在于，所述破壞 所述失效區域包括：通過匯聚離子束轟擊所述失效區域。
7. 如權利要求1所述的芯片邏輯地址到物理地址的轉換方法，其特征在于，所述破壞 所述失效區域之后還包括： 通過檢測所述失效區域的圖像和電參數信號強度，判斷所述失效區域是否已被切割到 襯底位置。
8. -種芯片邏輯地址到物理地址的轉換裝置，其特征在于，包括： 選取單元，用于在所述芯片上選取失效區域； 切割控制單元，用于破壞所述失效區域； 獲取單元，用于檢測所述失效區域，獲取所述失效區域中失效位存儲單元的邏輯地 址； 第一計算單元，用于根據預設的邏輯地址到物理地址的轉換關系，得到所述失效位存 儲單元的邏輯地址對應的理論物理地址； 比較單元，用于對所述芯片作物理失效分析，將所述失效位存儲單元的理論物理地址 與所述失效區域的實際位置進行比較，得到理論物理地址到實際位置的偏移值； 第二計算單元，根據所述偏移值，得到所述芯片的邏輯地址到物理地址的轉換關系。
9. 如權利要求8所述的芯片邏輯地址到物理地址的轉換裝置，其特征在于，所述選取 單元用于在所述芯片上選取至少兩個失效區域。
10. 如權利要求8所述的芯片邏輯地址到物理地址的轉換裝置，其特征在于，所述失效 區域包括至少三個失效位存儲單元；至少兩個所述失效位存儲單元在字線方向上相鄰，且 在字線方向上相鄰的兩個失效位存儲單元中的一個與至少另一個失效位存儲單元在位線 方向上相鄰。
【文檔編號】G06F12/10GK104156325SQ201410425355
【公開日】2014年11月19日 申請日期:2014年8月26日 優先權日:2014年8月26日
【發明者】黃紅偉, 劉抒, 金小英, 夏蘭, 廖炳隆 申請人:上海華虹宏力半導體制造有限公司