一種基于fpga的掉電保護系統及方法
【專利摘要】本發明涉及一種基于FPGA的掉電保護系統及方法，包括掉電檢測模塊、電源模塊、CPU最小系統、FPGA處理模塊，復位控制模塊。電源模塊的分別對其他四個部分進行供電；掉電檢測模塊用于檢測是否掉電，并輸出監控信號；FPGA處理模塊與掉電檢測模塊相連，用于檢測掉電檢測模塊輸出的監控信號；CPU最小系統與FPGA處理模塊相連，接收來自FPGA處理模塊的掉電告警信號，并輸出復位控制信號；復位控制模塊與CPU最小系統相連，用于對其進行復位。本發明克服了使用備用電池體積大，成本高，壽命短，可靠性差等缺點，利用系統本身自有資源，提供了一種在系統突然掉電情況下，及時備份和保護系統數據及程序的方法。具有體積小，成本低，實現容易，可靠性高等優點。
【專利說明】—種基于FPGA的掉電保護系統及方法
【技術領域】
[0001]本發明涉及通信電子【技術領域】，尤其是涉及一種基于FPGA的掉電保護系統及方法。
【背景技術】
[0002]隨著通信及電子技術的發展，對設備的可靠性能提出了越來越高的要求，在各種突發情況下設備能夠保護系統，之后正常啟動及運行成為衡量可靠性必不可少的標準之一。在設備突然掉電的過程中，由于系統的各個部分處于不可控的電平狀態，程序文件及數據就可能被破壞，影響系統正常運行。因此，在可靠性要求高的設備中，必須提供掉電保護電路。
[0003]目前，有幾種掉電保護的方法:一種可以為設備提供備用電源，保證在主電源出現故障或者掉電的情況下，備用電源可以工作為設備進行供電；也有通過備用電池配合充放電電路或電源管理芯片，在系統電源掉電后，利用備用電池為設備供電，保證設備在一段時間內部分功能工作正常。
[0004]上面的幾種方法均能夠保證設備在掉電后正常運行或部分正常運行，但也實際應用中也存在一些問題:
1.使用備份電源，需要衡量設備功耗，成本，體積等諸多方面要求，尤其在目前成本要求越來越高的情況下，備份電源只有在特殊要求下才會使用。
[0005]2.使用電池，配合充放電電路或電源管理芯片，為節省成本和平衡設備掉電后的功能需求，使用電池成為很多情況下不錯的選擇。但電池電池在PCB布局時會占用較大面積，即使對設備體積要求不是很高的情況，也存在壽命短，可靠性較差，成本高等缺點，況且充放電電路大多比較復雜,增加電源管理芯片又成本較高。
【發明內容】
[0006]本發明的目的是為了克服傳統方法存在的缺陷，利用設備現有資源，在不增加成本的情況下，提供了一種簡單快速的方法，能夠在掉電瞬間，檢測出掉電信號，并控制復位控制模塊，對設備的CPU最小系統進行復位，以保護系統程序文件及數據，保證之后的系統正常啟動和運行。
[0007]本發明提供一種基于FPGA的掉電保護系統,包括掉電檢測模塊、電源模塊、CPU最小系統、FPGA處理模塊、復位控制模塊；
電源模塊的輸入端與掉電檢測模塊的輸入端相連；電源模塊的輸出端分別與掉電檢測模塊、FPGA處理模塊、CPU最小系統及復位控制模塊相連，對其進行供電；
掉電檢測模塊與電源模塊相連接，用于檢測是否掉電，并輸出監控信號；
FPGA處理模塊的輸入端與掉電檢測模塊的輸出端相連，用于檢測掉電檢測模塊輸出的監控信號；
(PU最小系統的輸入端與FPGA處理模塊的輸出端相連，接收來自FPGA處理模塊的掉電告警信號，并輸出復位控制信號；
復位控制模塊與CPU最小系統相連，用于對其進行復位。
[0008]進一步，所述掉電檢測模塊包括連接在一起的穩壓管Dl和光耦H1。
[0009]進一步，所述掉電檢測模塊的電源輸入經過分壓電阻Rl和R2與穩壓管Dl —端相連。
[0010]進一步，所述穩壓管Dl另一端與光耦Hl之間，是由R3和R4組成的電流通路。
[0011]進一步，所述光耦Hl的輸出端連接有上拉電阻R5，并輸出掉電檢測信號。
[0012]進一步，所述FPGA處理模塊包括接收1/0，發送1/0，Ir接口模塊，接收I/O分別與發送1/0，Ir接口模塊連接；
接收I/O用于接收掉電檢測模塊輸出的掉電信號；發送I/O用于將掉電信號轉發給CPU最小系統；此外，FPGA還需要通過Ir接口，將掉電信號上報給主設備，產生告警信號。
[0013]進一步，所述CPU最小系統主要包括連接在一起的CPU處理模塊，FLASH程序存儲模塊。
[0014]進一步，所述CPU處理模塊用于接收來自FPGA處理模塊的掉電信號，并和FLASH程序存儲模塊一起接收來自復位控制模塊的復位信號；
進一步，所述的復位控制模塊包括系統監控芯片，用于接收來自CPU處理模塊的控制信號，同時產生復位信號，將CPU最小系統復位。
[0015]進一步，所述電源模塊包括依次連接的DC-DC轉換芯片、儲能電感L1、儲能電容Cl。
[0016]此外，本發明還提供一種掉電保護方法，所述方法包括以下步驟:
步驟1、掉電檢測模塊輸出電壓的波動，若電壓波動到達閾值，則引起檢測模塊電壓輸出變化；
步驟2、FPGA處理模塊通過I/0接口檢測電平，并進行判斷，若為高電平，說明是掉電狀態；判斷為低電平，為正常狀態；
步驟3、CPU最小系統檢測到FPGA處理模塊輸出的高電平，發送復位控制信號至復位控制模塊；
步驟4、復位控制模塊在接收到控制信號后，立即啟動，向CPU最小系統發出復位信號。
[0017]具體過程為:電源模塊的輸入正常情況下，輸出端經過儲能電感LI及儲能電容Cl為FPGA處理模塊，CPU最小系統，掉電檢測電路及復位控制模塊供電，保證其正常工作。掉電檢測電路檢測的掉電信號正常。當系統出現掉電情況，電源模塊輸入電壓下降到一定閾值，經過掉電檢測電路后，輸出異常信號給FPGA處理模塊，FPGA處理模塊檢測到異常信號，轉發給CPU最小系統的CPU處理模塊，CPU處理模塊發出控制信號，控制復位控制模塊，復位控制模塊立即發出復位信號給CPU最小系統，將其中的CPU處理模塊和FLASH程序存儲模塊等模塊復位，以此來保護系統程序和數據，保證系統能夠在電源輸入恢復正常后，正常啟動和運行。
[0018]本發明的優點在于:
克服了使用備用電池體積大，成本高，壽命短，可靠性差等缺點，利用系統本身自有資源，在不增加額外電路成本的情況下，提供了一種在系統突然掉電情況下，快速及時備份和保護系統數據及程序的方法。具有體積小，成本低，實現容易，可靠性高等優點。【專利附圖】
【附圖說明】
[0019]圖1為本發明實施例的電路原理框圖。
[0020]圖2為本發明實施例的電源模塊，掉電檢測電路框圖。
[0021]圖3為本發明實施例的FPGA處理模塊，CPU最小系統，復位控制模塊框圖。
[0022]圖4為本發明實施例的掉電保護方法流程圖。
[0023]【具體實施方式】
下面結合附圖及實施例對本發明作進一步說明。
[0024]如圖f圖3所示，本發明涉及一種基于FPGA的掉電保護系統，包括電源模塊，由于給系統各部分供電及提供檢測電壓；掉電檢測模塊，用于檢測是否掉電；FPGA處理模塊，用于接收并轉發掉電檢測信號；(PU最小系統，用于接收掉電檢測信號，并發出復位控制信號；復位控制模塊，用于輸出復位信號。
[0025]電源模塊的輸入端連接設備的輸入電源電壓，即被檢測電壓，輸出端連接有儲能電感LI和儲能電容Cl，經過儲能電感及電容后，輸出電壓連接后級鏈路，對其進行供電。
[0026]由于設備的電源往往遠高于FPGA，CPU等I/O工作及接口電壓，需要將檢測電壓進行分壓和處理。正常工作輸入電壓先經過電阻Rl和R2組成的一級分壓，再經過穩壓管Dl后，變成3.2V左右的直流電壓,輸入給具有隔離和開關功能的光電稱合器。光電稱合器有兩部分組成，分別為發光二極管和具有開關功能的三極管。三極管的集電極連接上拉電阻到3.3V (Power).R2與R3組成的電路在發光二極管處于斷路狀態時，提供電流通路。發光二極管的正極接穩壓管Dl輸出，負極接分壓電阻R3的一端。發光二極管還與R4相連，R3的另一端接地。電源電壓正常時，發光二極管發光處于導通狀態時，光電三極管處于導通狀態，集電極為低電平，即掉電檢測信號為低電平；電源電壓下降，降到某一閾值，發光二極管不發光處于斷路狀態時，光電三極管處于截止狀態，集電極為高電平，即掉電檢測信號為高電平。
[0027]FPGA處理模塊通過I/O接口，接收掉的檢測電壓，判斷是否掉電，一方面將狀態信息，通過Ir接口，上報給上一級設備，同時，通過I/O接口，將狀態信息傳遞給CPU最小系統的CPU處理模塊。CPU處理模塊接收到掉電狀態，如為掉電狀態，就發出復位控制信號，給復位控制電路。復位控制電路在接收到CPU處理模塊發出的控制信號后，立即將CPU最小系統進行復位。設備的系統文件等均存儲在Flash模塊中，在掉電前將其包括Flash在內的CPU最小系統復位，有效的保護了系統文件。
[0028]如圖4所示，本發明實施例還涉及一種電路掉電保護方法，包括以下步驟:
S401，設備供電電壓，是市電(-48V直流或者220V交流電)經過直流穩壓電源，轉換成
直流電源，一般情況下都是穩定輸出的。但是在某些情況下，市電可能不穩或者異常斷電，造成穩壓源輸出有波動設備的供電電壓波動可能會達到閾值；
S402，掉電檢測模塊輸出，電壓的波動到達閾值，引起檢測模塊電壓輸出變化，轉步驟S403 ；
S403，FPGA處理模塊通過I/O接口掉電檢測電平，判斷如為高電平，說明是掉電狀態，轉步驟S404 ;判斷為低電平，為正常狀態，轉步驟S401 ；
S404，CPU檢測到FPGA處理模塊輸出的高電平，轉步驟S405 ； S405，發送復位控制信號，轉步驟S406 ；
S406，復位控制電路，在接收到控制信號后，立即啟動，發出復位信號，轉步驟S407 ； S407，復位CPU最小系統。
[0029]由上述實例可以看出，本發明提供了一種掉電保護保護方法及電路，克服了使用備用電池體積大，成本高，壽命短，可靠性差等缺點，在不增加額外電路成本的情況下，提供了一種在系統突然掉電情況下，快速及時備份和保護系統數據及程序的方法。
[0030]本發明的上述實例僅僅為說明本發明的方法實現，任何熟悉該技術的人在本發明所揭露的技術范圍內，都可輕易想到其變化和替換，因此本發明保護范圍都應涵蓋在由權利要求書所限定的保護范圍之內。
【權利要求】
1.一種基于FPGA的掉電保護系統,其特征在于:包括掉電檢測模塊、電源模塊、CPU最小系統、FPGA處理模塊、復位控制模塊； 電源模塊的輸入端與掉電檢測模塊的輸入端相連；電源模塊的輸出端分別與掉電檢測模塊、FPGA處理模塊、CPU最小系統及復位控制模塊相連，對其進行供電； 掉電檢測模塊，與電源模塊相連接，用于檢測是否掉電，并輸出監控信號； FPGA處理模塊的輸入端與掉電檢測模塊的輸出端相連，用于檢測掉電檢測模塊輸出的監控信號； (PU最小系統的輸入端與FPGA處理模塊的輸出端相連，接收來自FPGA處理模塊的掉電告警信號，并輸出復位控制信號； 復位控制模塊與CPU最小系統相連，用于對其進行復位。
2.如權利要求1所述的一種基于FPGA的掉電保護系統,其特征在于:所述掉電檢測模塊包括連接在一起的穩壓管Dl和光耦Hl。
3.如權利要求2所述的一種基于FPGA的掉電保護系統,其特征在于:所述掉電檢測模塊的電源輸入經過分壓電阻Rl和R2與穩壓管Dl —端相連。
4.如權利要求3所述的一種基于FPGA的掉電保護裝置，其特征在于:所述穩壓管Dl另一端與光耦Hl之間是由R3和R4組成的電流通路。
5.如權利要求4所述的一種基于FPGA的掉電保護系統,其特征在于:所述光稱Hl的輸出端連接有上拉電阻R5，并輸出掉電檢測信號。
6.如權利要求1所述的一種基于FPGA的掉電保護系統,其特征在于:所述FPGA處理模塊包括接收1/0，發送1/0，Ir接口模塊，接收I/o分別與發送I/O、Ir接口模塊連接。
7.如權利要求1所述的一種基于FPGA的掉電保護系統，其特征在于:所述CPU最小系統包括連接在一起的CPU處理模塊和FLASH程序存儲模塊。
8.如權利要求7所述的一種基于FPGA的掉電保護系統,其特征在于:所述CPU處理模塊用于接收來自FPGA處理模塊的掉電信號，并和FLASH程序存儲模塊一起接收來自復位控制模塊的復位信號；所述的復位控制模塊包括系統監控芯片，用于接收來自CPU處理模塊的控制信號，同時產生復位信號，將CPU最小系統復位。
9.如權利要求1所述的一種基于FPGA的掉電保護系統,其特征在于:所述電源模塊包括依次連接的DC-DC轉換芯片、儲能電感L1、儲能電容Cl。
10.一種利用權利要求1~9所述的掉電保護系統進行掉電保護的方法，其特征在于:包括以下步驟， 步驟1、掉電檢測模塊輸出電壓的波動，若電壓波動到達閾值，則引起檢測模塊電壓輸出變化； 步驟2、FPGA處理模塊通過I/0接口檢測電平，并進行判斷，若為高電平，說明是掉電狀態；判斷為低電平，為正常狀態； 步驟3、CPU最小系統檢測到FPGA處理模塊輸出的高電平，發送復位控制信號至復位控制模塊； 步驟4、復位控制模塊在接收到控制信號后，立即啟動，向CPU最小系統發出復位信號。
【文檔編號】G06F11/14GK103984610SQ201410257482
【公開日】2014年8月13日 申請日期:2014年6月11日 優先權日:2014年6月11日
【發明者】王曉靜, 游為華, 張明利, 周世軍, 楊浩 申請人:武漢郵電科學研究院