專利名稱：可編程刀片服務器結構的制作方法
技術領域：
本實用新型屬于刀片服務器領域，具體是一種可編程刀片服務器結構。
背景技術：
目前的刀片服務器的基本都是基于固定邏輯芯片設計的，設計制造完成后，其硬件邏輯功能保持不變，其背板僅有數據交換或信號通道功能。另外目前已有的刀片服務器內的協議交換是不能隨意改變的，擴展性和靈活性有限。而且傳統刀片服務器的網絡接口、SAN光纖通訊、Inf iniband通訊以及FC接口，都需要在服務器刀片上有相應的接口卡，外部需要相應協議的交換機，系統復雜，成本高，可靠性不高。
實用新型內容為了解決上述技術問題，本實用新型提供了一種可編程刀片服務器結構。一種可編程刀片服務器結構，包括背板和若干個插在背板PCIE插槽上的處理器刀片，其特征在于每個PCIE插槽的收發通道連接FPGA的高速收發器，其中主端點通道連接到FPGA的cvp配置功能指定的通道，FPGA內通過若干個PCIE端點IP核按對應的PCIE插槽分別與對應的設備端點連接，設備端點與可編程邏輯模塊連接，可編程邏輯模塊與PCIEIO接口連接。
所述的一種可編程刀片服務器結構，其特征在于所述處理器刀片中的主處理器刀片設置有用于遠程更新的前面板網絡接口。所述的一種可編程刀片服務器結構，其特征在于所述PCIE IO接口通過高速收發通道與以太網SFP光接口連接，所述設備端點連接FPGA內的以太網MAC，以太網MAC連接PCS, PCS 連接 PMA。所述的一種可編程刀片服務器結構，其特征在于所述設備端點連接FPGA內的以太網MAC，以太網MAC與以太網協議交換邏輯連接，以太網協議交換邏輯通過FPGA邏輯實現協議交換。所述的一種可編程刀片服務器結構，其特征在于所述設備端點連接FPGA內的SATA MAC, SATA MAC連接PCS，PCS連接PMA，所述PCIE IO接口通過高速收發通道與SATA接口連接。所述的一種可編程刀片服務器結構，其特征在于所述處理器刀片之間通過設備端點的BAR寄存器的讀寫訪問實現FIFO高速互聯通信。所述的一種可編程刀片服務器結構，其特征在于每個處理器刀片分配一個DMA地址，其中主處理器刀片的端點設備可以控制地址映射讀寫控制模塊，通過中斷控制模塊發起對其他處理器的中斷。本發明的可編程刀片服務器結構，在背板中使用Altera公司Stratix V(或Arria V或Cyclone V)FPGA作為背板核心芯片，使用了三級靈活性創新處理,第一個靈活性處理是:特定的組合了 1、FPGA動態重配置cvp功能，2、FPGA PCIE配置通道設計為主通道結構，3、FPGA PCIE端點設備的可編程性、4、帶網絡連接和配置FPGA功能的主刀片，連接支持各種不同外設，未來需要的外設可通過主處理器刀片網絡實時動態更新到本發明結構中，使本結構支持遠程網絡軟件定義的硬件邏輯更新，使這種結構適應硬件可定制服務器中應用。結構第二個靈活性處理是在背板PCIE插槽后聯入FPGA，將PCIE設備邏輯在FPGA 中實現，利用FPGA設備邏輯的可編程性，只要提供邏輯編程后的FPGA協議處理模塊就可以實現應用需要的任何數字交換協議，不限定某一特定的協議，結構的第三個靈活性處理是將輸出接口部分通過相同的PCIE插槽連接IO刀片，使輸出接口適應各種不同需求，因此本結構具有目前刀片服務器結構無法比擬的PCIe設備擴展性和處理協議靈活性。同時該結構還能利用FPGA器件的邏輯互通提供服務器刀片之間的高速數據交換功能、高性能群集計算功能。本結構中擴展連接設備在FPGA內實現，服務器內刀片之間的協議交換同樣在 FPGA內實現，省去了接口卡和交換機投入，降低了系統成本和復雜性。芯片內邏輯連接代替了外部線纜的物理接插連接減少，提高了系統可靠性。本結構的連接方式使不同服務器刀片的PCIE外設處于相同FPGA內，使得服務器刀片之間的管道數據通信不再需要復雜的協議，能有效提高數據通訊的效率。該結構讓不同Pcie域空間的設備處于同一 FPGA邏輯芯片內，能提供刀片主機之間的高速通信。結構支持FPGA內實現Pcie-Pcie不透明橋邏輯功能，支持刀片服務器間內存相互訪問。
[0012]圖1是本實用新型的可編程刀片服務器的物理結構圖；[0013]圖2是本實用新型的可編程刀片服務器的FPGA邏輯結構圖；[0014]圖3是本實用新型的可 編程刀片服務器的主處理器刀片結構；[0015]圖4是本實用新型的可編程刀片服務器的FPGA內擴展千兆/萬兆SFP光接口以太網邏輯結構示意圖；[0016]圖5是本實用新型的可編程刀片服務器的千兆/萬兆SFP光接口 IO刀片示意圖；[0017]圖6是本實用新型的可編程刀片服務器的以太網協議交換示意圖；[0018]圖7是本實用新型的可編程刀片服務器的FPGA內擴展SATA存儲邏輯示意圖；[0019]圖8是本實用新型的可編程刀片服務器的SATA存儲IO刀片示意圖；[0020]圖9是本實用新型的可編程刀片服務器的FPGA內處理器刀片設備間FIFO通訊示意圖；[0021]圖10是本實用新型的可編程刀片服務器的高性能群集計算功能示意圖；[0022]圖中，I一背板；2—FPGA ;3—主通道；4一PCIE接口 ；5—主處理器刀片；6—處理器刀片；7—設備刀片；8 — IO刀片；9一存儲刀片；10—處理器刀片A ;11—處理器刀片B ； 12—主端點；13 — EP ; 14—地址映射和讀寫控制邏輯；15—可編程邏輯模塊；16 — PCIE IO 接口 ；17—內存條；18—CPU ； 19—BIOS ；[0023]20—RJ45 ;21—根復合體；22—網絡；23—硬盤；24—處理器刀片C ；25以太網 MAC ；26—PCS ；27—PMA ；28—SFP 接口 ；29—SATA MAC ；30—SATA 接口 硬盤；31—SATA 接口 ；32—EP A ；33—EP B ;34 — EP C ;35 — FIFO A->B ;36 — FIFO B->A ;37—從處理器刀片 A ;38—從處理器刀片B ;39 — DMA地址；40—中斷控制模塊；41 一以太網邏輯交換協議。
具體實施方式
以下結合附圖對本實用新型進行詳細說明。圖1圖2所示分別是本實用新型的可編程刀片服務器的物理結構圖和FPGA邏輯結構圖，處理器刀片分別插到背板PCIE插槽，每個PCIE插槽的收發通道連接到FPGA的高速收發器，其中主端點通道連接到Altera FPGA cvp配置功能指定的通道，FPGA內使用PCIE端點IP CORE按對應的插槽實例化多個端點設備，端點設備連接到可編成邏輯模塊部分，這部分按實際需求進行設備邏輯編程，可實現任何數字交換協議。因為這些端點以上述物理和邏輯結構被組合到FPGA內，所以不同處理器刀片之間具有了高速通信基礎。在后續說明中針對不同應用示例說明。Cvp (Configuration via Protocol)配置方式是 Altera 公司 28nm FPGA 器件提供的通過Pcie端口的FPGA配置方式。EP是PCIE設備端點(End point)Pcie 10接口和處理器刀片連接的插槽完全一致，但插槽上高速收發信號作為設備擴展使用。如圖3所示是本實用新型的可編程刀片服務器的主處理器刀片結構，主處理器刀片具有前面板網絡接口 RJ45，用于遠程更新。實施例1刀片服務器千兆/萬兆以太網擴展如圖4和圖5所示。圖中借用PCIE接口中的高速收發通道連接SFP擴展刀片。PCS是FPGA內高速收發器物理編碼層，PMA是FPGA內高速收發器媒體附加層。
實施例2刀片服務器內協議交換FPGA內可編程邏輯部分可以實現任何數字交換協議，以圖6中的以太網協議交換為例，圖中各刀片服務器端點邏輯和以太網MAC實現了以太網接口卡功能。以太網協議交換邏輯通過FPGA邏輯實現協議交換。實施例3刀片服務器存儲擴展如圖7和圖8所示，圖中EP是PCIE設備端點(End point), PCS是FPGA內高速收發器物理編碼層。PM是FPGA內高速收發器媒體附加層。PCIE接口中4個高速通道分別作為4路SATA接口的收發通道，在FPGA內實現存儲擴展，并連接到一個PCIE接口設備邏輯上。實施例4刀片服務器高速互聯通信如圖9所示，以FPGA內處理器刀片設備間FIFO通訊為例示意服務器之間高速通信，實際應用中我們可以使用更復雜的內存共享模塊和中斷實現大數據直接DMA操作。圖中刀片處理器A通過EP A的BAR寄存器寫訪問FIFO A_>B的輸入數據口。刀片處理器B通過EP B的BAR寄存器讀訪問FIFO A_>B的輸出數據口。同理:刀片處理器B通過EP B的BAR寄存器寫訪問FIFO B->A的輸入數據口。刀片處理器A通過EP A的BAR寄存器讀訪問FIFO B->A的輸出數據口。[0046]通過上述fpga邏輯實現了一個高速數據通道。[0047]實施例5[0048]高性能群集計算功能[0049]如圖10所示，在FPGA內設立一個PCIE插槽的刀片處理器作為主系統，在圖中中間的為主處理器刀片。[0050]實現過程如下:[0051]1.FPGA內在實現EP端點設備時設定BAR(Tl為管理寄存器空間，設備初始化時每個處理器刀片分配一塊大小為DMA_SIZE的DMA內存空間，并將物理地址通過BARO寫入設備寄存器空間中的DMA地址寄存器中。[0052]2.FPGA內在實現EP端點設備時設定BAR2 3為映射的大小為N *DMA_SIZE的共享數據存儲空間，其中N為刀片服務器數量。主處理器通過BAR2、地址映射和讀寫控制邏輯訪問所有刀片服務器的DMA內存空間。[0053]3.主控處理器刀片EP端點設備能控制地址映射內存讀寫模塊，通過中斷控制模塊發起對其他處理器的中斷。[0054]4.工作時從處理器處于等待中斷模式，主處理器刀片將處理數據DMA寫入從處理器內存空間中，然后觸發從處理器中斷，從處理器進入處理，處理完成后通過BARO設置處理狀態寄存器。主處理器讀取控制狀態，并從從處理器DMA內存空間取回處理結果。[0055]因為FPGA內邏輯是可編程的，所以上述實現只是方法之一。[0056]以上所述僅為本實用新型的較佳實施例，并不用以限制本實用新型，凡在本實用新型的精神和原則之內所作的任何修改、等同替換和改進等，均包含在本實用新型的 保護范圍之內。
權利要求1.一種可編程刀片服務器結構，包括背板和若干個插在背板PCIE插槽上的處理器刀片，其特征在于每個PCIE插槽的收發通道連接FPGA的高速收發器，其中主端點通道連接到 FPGA的cvp配置功能指定的通道，FPGA內通過若干個PCIE端點IP核按對應的PCIE插槽分別與對應的設備端點連接，設備端點與可編程邏輯模塊連接，可編程邏輯模塊與PCIE IO 接口連接。
2.如權利要求1所述的一種可編程刀片服務器結構，其特征在于所述處理器刀片中的主處理器刀片設置有用于遠程更新的前面板網絡接口。
3.如權利要求1所述的一種可編程刀片服務器結構，其特征在于所述PCIEIO接口通過高速收發通道與以太網SFP光接口連接，所述設備端點連接FPGA內的以太網MAC，以太網 MAC 連接 PCS，PCS 連接 PMA。
4.如權利要求1所述的一種可編程刀片服務器結構，其特征在于所述設備端點連接 FPGA內的以太網MAC，以太網MAC與以太網協議交換邏輯連接，以太網協議交換邏輯通過 FPGA邏輯實現協議交換。
5.如權利要求1所述的一種可編程刀片服務器結構，其特征在于所述設備端點連接 FPGA內的SATA MAC, SATA MAC連接PCS，PCS連接PMA，所 述PCIE IO接口通過高速收發通道與SATA接口連接。
專利摘要本實用新型提供了一種可編程刀片服務器結構，包括背板和若干個插在背板PCIE插槽上的處理器刀片，其特征在于每個PCIE插槽的收發通道連接FPGA的高速收發器，其中主端點通道連接到cvp配置功能指定的通道，FPGA內通過若干個PCIE端點IP核按對應的PCIE插槽分別與對應的設備端點連接，設備端點與可編程邏輯模塊連接，可編程邏輯模塊與PCIEIO接口連接。本實用新型具有目前刀片服務器結構無法比擬的設備擴展性和靈活性。
文檔編號G06F13/32GK203149556SQ20132006885
公開日2013年8月21日 申請日期2013年2月6日 優先權日2013年2月6日
發明者柳軍勝 申請人:杭州海萊電子科技有限公司