基于8080總線的拼接屏系統及其控制方法
【專利摘要】本發明的基于8080總線的拼接屏系統，其特征在于，包括8080總線及接口、主控單元和顯示模組；8080總線及接口用作為控制命令和數據傳輸；主控單元用于執行控制指令；顯示模組通過8080總線拼接為更大的顯示單元。本發明的有益效果：本發明的基于8080總線的拼接屏系統及其控制方法在系統內外共用一套8080數據總線、寫控制線WR和讀控制線RD，即采用了部分共享總線的連接模式。這種總線連接模式，一方面，節約了大量硬件資源，另一方面，大大提高了系統的工作效率。最終達到用戶端的視頻和圖片在拼接屏上同步顯示的功能。拼接顯示模組用做視頻和圖像的同步顯示。
【專利說明】基于8080總線的拼接屏系統及其控制方法
【技術領域】
[0001]本發明屬于消費類應用電子領域，尤其涉及到拼接屏的同步驅動顯示技術，特別是基于8080總線的拼接屏同步驅動顯示技術。
【背景技術】
[0002]8080總線是Intel提出的8080并口協議，也被稱為Intel總線。其中對8080接口的定義為:片選接口 CS、數據和指令控制接口 D6C、讀數據控制接口 RD、寫數據控制接口WR和并行數據接口 DB (數據位數包括:8位、9位、16位、18位)接口。由于8080接口具有無需同步時鐘和同步信號的特點，控制簡單方便，所以在中小尺寸LCD/0LED等顯示屏上得到了廣泛應用。
[0003]拼接屏是指由兩個以上(含兩個)的各自具有獨立驅動系統的顯示終端拼接成一個顯示終端的顯示屏。通過拼接屏技術使得顯示尺寸/面積在原來尺寸的基礎上得到大大提高，顯示效果更加震撼，在電視墻、電子廣告牌、LCD/0LED拼接技術等領域都得到了大量應用。
[0004]目前，通常的IXD和OLED顯示屏的數據接口主要包括8080接口和RGB接口。在超大尺寸電視墻、電子廣告牌及中大尺寸LCD等領域，拼接屏顯示系統一般采用SOC或者FPGA作為系統解決方案。同時，數據接口一般都是使用RGB數據接口，但該方式需要同步時鐘(PCLK)、同步控制信號(HSYNC、VSYNC、DE)和數據DB (數據位數:8位、16位、24位)。而在小尺寸LCD和OLED領域，由于作為拼接單元的小尺寸LCD和OLED的數據接口一般都是采用8080接口方式，現有的拼接屏技術不能直接套用，導致在小尺寸LCD和OLED領域拼接屏顯示系統應用不多或者方案復雜。
[0005]所以基于此類接口(8080接口)方式的拼接屏顯示系統成為業界新的研究課題。如何在基于8080接口的拼接屏顯示系統上同步顯示靜態圖片、動畫或者視頻，成為拼接屏驅動系統的技術難點。
【發明內容】
[0006]本發明的目的是為了在小尺寸IXD和OLED領域基于8080總線接口使用拼接屏技術解決諸如同步顯示靜態圖片、動畫或者視頻的難題，提出了一種基于8080總線的拼接屏系統以及系統的控制方法。
[0007]本發明的技術方案為:基于8080總線的拼接屏系統，其特征在于，包括8080總線及接口、主控單元和顯示模組；8080總線及接口用作為控制命令和數據傳輸；主控單元用于執行控制指令；顯示模組通過8080總線拼接為更大的顯示單元。
[0008]進一步的，所述主控單元為MCU、SOC或FPGA之一。
[0009]進一步的，所述8080接口包括片選接口 CS、數據和指令控制接口 DC、讀數據控制接口、寫數據控制接口和并行數據接口 DB。
[0010]進一步的，上述寫數據控制接口 WR數據位數包括8位、9位、16位及18位多種。[0011]進一步的，系統顯示模組之間以及顯示模組與主控單元之間共用一套8080總線、寫控制線WR和讀控制線RD，采用部分共享總線的連接模式。
[0012]本發明的基于8080總線的拼接屏系統控制方法，其特征在于，包括以下步驟:
[0013]S1、初始化系統，設置CPU寄存器、軟件系統全局變量參數；
[0014]S2、持續檢測CSin的電平狀態，直至檢測到CSin低電平后，檢測DCin的電平狀態；
[0015]當DCin為低電平時控制同步DCout和同步CSout輸出低電平，然后跳轉至S3 ；
[0016]當DCin為高電平時控制同步DCout輸出高電平并控制同步CSout輸出低電平，然后跳轉至S4 ；
[0017]S3、命令同步輸出:檢測WRin的電平狀態并同步輸出WRout，讀取并緩存當前數據接口發送的命令，控制同步CSout輸出高電平；然后按照8080控制時序，依次向屏2到屏N，發送當前緩存的命令，完成后進入S7 ;屏2和屏N是指組成系統的N塊屏中的第2塊和第N塊；
[0018]S4、數據同步輸出:控制同步DCout輸出高電平，判斷當前的數據發送模式是寄存器參數發送模式還是圖像數據發送模式；如果是寄存器參數發送模式，進入S5 ;否則進入
56；
[0019]S5、寄存器參數發送模式:控制同步CSout輸出低電平，檢測WRin的電平狀態并同步輸出WRout，讀取并緩存當前數據口上發送的寄存器參數值，然后控制同步CSout輸出高電平，按照8080控制時序，依次向屏2到屏N發送當前緩存的寄存器參數值，完成后進入
57；
[0020]S6、圖像數據發送模式:讀取行寫入數據個數，如果需要同步切換CSout，CSout則切換完成后，檢測WRin的電平狀態并同步輸出WRout ;對行寫入數據個數計數并判斷是否滿行，如果沒滿行，則返回S6循環執行；否則對幀數據進入計數并判斷是否滿幀；如果沒滿幀，則返回S6循環執行，否則進入S7 ；
[0021]S7、檢測CS高電平狀態:持續檢測CSin的電平狀態直至檢測到CSin高電平后，進入S2。
[0022]本發明的有益效果:本發明的基于8080總線的拼接屏系統及其控制方法在系統內外共用一套8080數據總線、寫控制線WR和讀控制線RD，即采用了部分共享總線的連接模式。這種總線連接模式，一方面，節約了大量硬件資源，另一方面，大大提高了系統的工作效率。主控MCU部分負責完成對前端8080總線上的命令和數據信號的檢測和跟蹤，并同步驅動后端拼接屏，最終達到用戶端的視頻和圖片在拼接屏上同步顯示的功能。拼接顯示模組用做視頻和圖像的同步顯示。
【專利附圖】
【附圖說明】
[0023]圖1為本發明的系統原理框圖；
[0024]圖2為本發明的方法流程圖；
[0025]圖3為本發明的方法的同步CS和WR信號的流程圖。
【具體實施方式】[0026]下面結合附圖和具體的實施例對本發明作進一步的闡述。
[0027]如圖1所示，本實施例的基于8080總線的拼接屏系統，包括8080總線及接口、主控單元和顯示模組；8080總線及接口用作為控制命令和數據傳輸；主控單元用于執行控制指令；顯示模組通過8080總線拼接為更大的顯示單元。所述主控單元為MCU、SOC或FPGA之一。所述8080接口包括片選接口 CS、數據和指令控制接口 DC、讀數據控制接口、寫數據控制接口和并行數據接口 DB。上述寫數據控制接口 WR數據位數包括8位、9位、16位及18位多種。系統顯示模組之間以及顯示模組與主控單元之間共用一套8080總線、寫控制線WR和讀控制線RD，采用部分共享總線的連接模式。
[0028]如圖2及圖3所示，本發明的基于8080總線的拼接屏系統控制方法，包括步驟:S1、初始化系統，設置CPU寄存器、軟件系統全局變量參數；S2、持續檢測CSin的電平狀態，直至檢測到CSin低電平后，檢測DCin的電平狀態；當DCin為低電平時控制同步DCout和同步CSout輸出低電平，然后跳轉至S3 ;當DCin為高電平時控制同步DCout輸出高電平并控制同步CSout輸出低電平，然后跳轉至S4 ;S3、命令同步輸出:檢測WRin的電平狀態并同步輸出WRout，讀取并緩存當前數據接口發送的命令，控制同步CSout輸出高電平；然后按照8080控制時序，依次向屏2到屏N，發送當前緩存的命令，完成后進入S7 ;屏2和屏N是指組成系統的N塊屏中的第2塊和第N塊；S4、數據同步輸出:控制同步DCout輸出高電平，判斷當前的數據發送模式是寄存器參數發送模式還是圖像數據發送模式；如果是寄存器參數發送模式，進入S5 ;否則進入S6 ;S5、寄存器參數發送模式:控制同步CSout輸出低電平，檢測WRin的電平狀態并同步輸出WRout，讀取并緩存當前數據口上發送的寄存器參數值，然后控制同步CSout輸出高電平，按照8080控制時序，依次向屏2到屏N發送當前緩存的寄存器參數值，完成后進入S7 ;S6、圖像數據發送模式:讀取行寫入數據個數，如果需要同步切換CSout，CSout則切換完成后，檢測WRin的電平狀態并同步輸出WRout ;對行寫入數據個數計數并判斷是否滿行，如果沒滿行，則返回S6循環執行；否則對幀數據進入計數并判斷是否滿幀；如果沒滿幀，則返回S6循環執行，否則進入S7 ;S7、檢測CS高電平狀態:持續檢測CSin的電平狀態直至檢測到CSin高電平后，進入S2。
[0029]本發明是為了在基于8080總線的拼接屏顯示系統上解決靜態圖片和視頻信號同步顯示的問題，提出了一種新型的基于8080總線的拼接屏同步驅動顯示技術的方法，該方法實現了在基于8080總線的拼接屏顯示系統上同步顯示靜態圖片和視頻的功能。
[0030]本系統由8080接口、主控(MCU/S0C/FPGA)和拼接顯示模組三個部分構成。其中，8080接口作為整個系統的用戶接口，作為命令和數據的傳輸通道，8080接口包括:片選接口 CS、數據和指令控制接口 DC、讀數據控制接口 RD、寫數據控制接口 WR和并行數據接口 DB(數據位數包括:8位、9位、16位、18位)接口。需要特別指出的是，本系統內外共用一套8080數據總線、寫控制線WR和讀控制線RD，即采用了部分共享總線的連接模式。這種總線連接模式，一方面，節約了大量硬件資源，另一方面，大大提高了系統的工作效率。主控MCU部分負責完成對前端8080總線上的命令和數據信號的檢測和跟蹤，并同步驅動后端拼接屏，最終達到用戶端的視頻和圖片在拼接屏上同步顯示的功能。拼接顯示模組用做視頻和圖像的同步顯示。
[0031]針對8080總線命令和數據的特點，本軟件系統綜合運用了多種信號同步處理方法，具體如下:采用端口掃描的方式，利用同步狀態機，對端口信號進行動態檢測和跟蹤，提高端口檢測的效率；采用時間輪片思想，均衡系統各部分的時間開銷，提高整個系統的工作效率；在同步數據信號的過程中，對WR信號采取系統局部循環處理的方式，集中CPU處理能力，檢測和跟蹤WR信號，大大提高整個系統的信號同步能力。
[0032]本方法中同步CS和WR信號的軟件流程圖詳細見圖3。
[0033]在數據傳輸過程中，以一個WR脈沖信號為周期對數據個數進行計數；每次計數完成，都需要判斷是否需要切換CS信號，以分流后續數據流向；每次計數完成，都需要判斷數據個數是否達到行數據周期；每次達到行數據周期，都需要判斷是否達到數據幀周期；當達到數據幀周期，立刻退出數據傳輸模式。
[0034]本領域的普通技術人員將會意識到，這里所述的實施例是為了幫助讀者理解本發明的原理，應被理解為本發明的保護范圍并不局限于這樣的特別陳述和實施例。本領域的普通技術人員可以根據本發明公開的這些技術啟示做出各種不脫離本發明實質的其它各種具體變形和組合，這些變形和組合仍然在本發明的保護范圍內。
【權利要求】
1.基于8080總線的拼接屏系統，其特征在于，包括8080總線及接口、主控單元和顯示模組；8080總線及接口用作為控制命令和數據傳輸；主控單元用于執行控制指令；顯示模組通過8080總線拼接為更大的顯示單元。
2.根據權利要求1所述的系統，其特征在于，所述主控單元為MCU、SOC或FPGA之一。
3.根據權利要求2所述的系統，其特征在于，所述8080接口包括片選接口CS、數據和指令控制接口 DC、讀數據控制接口、寫數據控制接口和并行數據接口 DB。
4.根據權利要求3所述的系統，其特征在于，所述寫數據控制接口數據位數包括8位、9位、16位及18位多種。
5.根據權利要求1至4之任一項權利要求所述的系統，其特征在于，系統顯示模組之間以及顯示模組與主控單元之間共用一套8080總線、寫控制線WR和讀控制線RD，采用部分共享總線的連接模式。
6.基于8080總線的拼接屏系統控制方法，其特征在于，包括以下步驟: S1、初始化系統，設置CPU寄存器、軟件系統全局變量參數； S2、持續檢測CSin的電平狀態，直至檢測到CSin低電平后，檢測DCin的電平狀態； 當DCin為低電平時控制同步DCout和同步CSout輸出低電平，然后跳轉至S3 ； 當DCin為高電平時控制同步DCout輸出高電平并控制同步CSout輸出低電平，然后跳轉至S4 ； S3、命令同步輸出:檢測WRin的電平狀態并同步輸出WRout，讀取并緩存當前數據接口發送的命令，控制同步CSout輸出高電平；然后按照8080控制時序，依次向屏2到屏N，發送當前緩存的命令，完成后進入S7 ;屏2和屏N是指組成系統的N塊屏中的第2塊和第N塊； S4、數據同步輸出:控制同步DCout輸出高電平，判斷當前的數據發送模式是寄存器參數發送模式還是圖像數據發送模式；如果是寄存器參數發送模式，進入S5 ;否則進入S6 ； S5、寄存器參數發送模式:控制同步CSout輸出低電平，檢測WRin的電平狀態并同步輸出WRout，讀取并緩存當前數據口上發送的寄存器參數值，然后控制同步CSout輸出高電平，按照8080控制時序，依次向屏2到屏N發送當前緩存的寄存器參數值，完成后進入S7 ； S6、圖像數據發送模式:讀取行寫入數據個數，如果需要同步切換CSout，CSout則切換完成后，檢測WRin的電平狀態并同步輸出WRout ;對行寫入數據個數計數并判斷是否滿行，如果沒滿行，則返回S6循環執行；否則對幀數據進入計數并判斷是否滿幀；如果沒滿幀，則返回S6循環執行，否則進入S7 ； S7、檢測CS高電平狀態:持續檢測CSin的電平狀態直至檢測到CSin高電平后，進入S2。
【文檔編號】G06F3/14GK103577143SQ201310583112
【公開日】2014年2月12日 申請日期:2013年11月19日 優先權日:2013年11月19日
【發明者】蔣偉, 周剛, 郎豐偉 申請人:四川虹視顯示技術有限公司