一種通過gpio控制龍芯3b1500核心電壓的供電電路的制作方法
【專利摘要】本發明公開了一種通過GPIO控制龍芯3B1500核心電壓的供電電路，包括：雙向BUCK電源芯片、第一輸入管、第二輸入管、第一輸出管、第二輸出管、第三輸出管、第四輸出管、第一輸出電感以及第二輸出電感；雙向BUCK電源芯片的VID管腳與CPU的GPIO接口連接。通過GPIO接口與雙向BUCK電源芯片接口的通信，使得CPU處于高負載狀態時，GPIO可以發出降低核心電壓的指令，則核心電壓就會逐步下降，從而達到降低功耗的目的。
【專利說明】—種通過GPIO控制龍芯3B1500核心電壓的供電電路
【技術領域】
[0001]本發明涉及一種通過GPIO控制龍芯3B1500核心電壓的供電電路。
【背景技術】
[0002]龍芯3B是首款國產商用8核處理器，主頻達到1GHz，具有很高的性能功耗比。龍芯3B主要用于高性能計算機、高性能服務器、數字信號處理等領域。龍芯3B1500采用32nm制造工藝，其對供電要求較高。CPU是計算機核心部件，其電源消耗也是計算機最大的部分，CPU核心電壓的供電效率直接影響整機的電源效率。降低核心電壓的功耗將有效節約電能。龍芯3B1500核心供電主要包括VDD和VDD_N0DE兩部分。核心供電需要滿足大電流，高效率的特點。為降低處理器功耗，處理器會根據工作狀態來動態調節處理器核心電壓。所以電源方案要有動態調節電壓信號接口。通過CPU與電源芯片之間通信達到降低功耗，提高供電效率的目的。
【發明內容】
[0003]發明目的:本發明的目的是針對現有技術的不足而提供一種通過GPIO控制龍芯3B1500核心電壓的供電電路，能夠動態地調節龍芯3B1500的VDD_N0DE部分電壓大小，使得龍芯3B1500這款CPU能夠降低功耗。
[0004]技術方案:為了實現發明的目的，本發明公開了一種通過GPIO控制龍芯3B1500核心電壓的供電電路，包括:雙向BUCK電源芯片、第一輸入MOSFET管、第二輸入MOSFET管、第一輸出MOSFET管、第二輸出MOSFET管、第三輸出MOSFET管、第四輸出MOSFET管、第一輸出電感以及第二輸出電感；
[0005]其中，第一輸入MOSFET管的漏極與第一輸入電源相連，第一輸入MOSFET管的柵極與雙向BUCK電源芯片的第一驅動管腳相連，第一輸入MOSFET管的源極與第一輸出MOSFET管和第二輸出MOSFET管的漏極相連；第一輸出MOSFET管和第二輸出MOSFET管的柵極與雙向BUCK電源芯片的第二驅動管腳相連，第一輸出MOSFET管和第二輸出MOSFET管的源極與地相連；第一輸出MOSFET管和第二輸出MOSFET管的漏極與第一輸出電感相連；第二輸入MOSFET管的漏極與第二輸入電源相連，第二輸入MOSFET管的柵極與雙向BUCK電源芯片的第三驅動管腳相連，第二輸入MOSFET管的源極與第三輸出MOSFET管和第四輸出MOSFET管的漏極相連；第三輸出MOSFET管和第四輸出MOSFET管的柵極與雙向BUCK電源芯片的第四驅動管腳相連，第三輸出MOSFET管和第四輸出MOSFET管的源極與地相連；第三輸出MOSFET管和第四輸出MOSFET管的漏極與第二輸出電感相連；第一輸出電感和第二輸出電感相連形成第一輸出電源；雙向BUCK電源芯片的VID管腳與CPU的GPIO管腳相連，雙向BUCK電源芯片的VID管腳數目為5?8個。另外，第一輸入電源通過第一輸入電容與地相連；第二輸入電源通過第二輸入電容與地相連。以上的電感具有低DCR的特性，MOSFET晶體管為低Rds的特性。所述的供電電路的第一輸出電源最大電流大于50A。
[0006]而對于龍芯3B1500的VDD部分電壓，包括電源芯片、第三輸入MOSFET管、第五輸出MOSFET管、第六輸出MOSFET管以及第三輸出電感；其中，第三輸入MOSFET管的漏極與第三輸入電源相連，第三輸入MOSFET管的柵極與電源芯片的上驅動管腳相連，第三輸入MOSFET管的源極與第五輸出MOSFET管和第六輸出MOSFET管的漏極相連；第五輸出MOSFET管和第六輸出MOSFET管的柵極與電源芯片的下驅動管腳相連，第五輸出MOSFET管和第六輸出MOSFET管的源極與地相連；第五輸出MOSFET管和第六輸出MOSFET管的漏極與第三輸出電感的一端相連；第三輸出電感的另一端形成第二輸出電源。
[0007]第一輸入電源、第二輸入電源以及第三輸入電源連接有接地電容；第一輸出電源與第一輸出電感的另一端之間連接有接地電容；第一輸出電源與第二輸出電感的另一端之間連接有接地電容；第二輸出電源與第三輸出電感的另一端之間連接有接地電容。
[0008]有益效果:本發明與現有技術相比，通過GPIO接口與雙向BUCK電源芯片接口的通信，使得CPU處于高負載狀態時，GPIO可以發出降低核心電壓的指令，則核心電壓就會逐步下降，從而達到降低功耗的目的。
【專利附圖】
【附圖說明】
[0009]圖1為本發明的供給龍芯3B1500第一輸出電源的供電電路；
[0010]圖2為本發明的供給龍芯3B1500第二輸出電源的供電電路。
【具體實施方式】
[0011]下面結合附圖對本發明作更進一步的說明。
[0012]如圖1所示，第一輸入MOSFET管2的漏極與第一輸入電源301相連，第一輸入MOSFET管2的柵極與雙向BUCK電源芯片I的第一驅動管腳11相連，第一輸入MOSFET管2的源極與第一輸出MOSFET管4和第二輸出MOSFET管5的漏極相連；第一輸出MOSFET管4和第二輸出MOSFET管5的柵極與雙向BUCK電源芯片I的第二驅動管腳12相連，第一輸出MOSFET管4和第二輸出MOSFET管5的源極與地相連；第一輸出MOSFET管4和第二輸出MOSFET管5的漏極與第一輸出電感8相連；第二輸入MOSFET管3的漏極與第二輸入電源302相連，第二輸入MOSFET管3的柵極與雙向BUCK電源芯片I的第三驅動管腳13相連，第二輸入MOSFET管3的源極與第三輸出MOSFET管6和第四輸出MOSFET管7的漏極相連；第三輸出MOSFET管6和第四輸出MOSFET管7的柵極與雙向BUCK電源芯片I的第四驅動管腳14相連，第三輸出MOSFET管6和第四輸出MOSFET管7的源極與地相連；第三輸出MOSFET管6和第四輸出MOSFET管7的漏極與第二輸出電感9相連；第一輸出電感8和第二輸出電感9相連形成第一輸出電源303 ;雙向BUCK電源芯片I擁有VID管腳15，其個數為7個，分別與CPU的GPIO相連；第一輸出電感8和第二輸出電感9具有低Rds的特性，這樣可以減少電源在電感上的損耗；而第一輸入MOSFET管2、第二輸入MOSFET管3、第一輸出MOSFET管4、第二輸出MOSFET管5、第三輸出MOSFET管6以及第四輸出MOSFET管7的MOSFET晶體管都具有低DCR的特性并且第一輸入MOSFET管2和第二輸入MOSFET管3的開關損耗也不能過高，這樣可以減少電源在MOSFET晶體管上的損耗；第一輸出電源303與第一輸出電感8的另一端之間連接有接地電容；第一輸出電源303與第二輸出電感9的另一端之間連接有接地電容；以上供電電路使得電源在GPIO的控制下智能地調節龍芯3B1500的VDD_NODE部分電壓，降低CPU功耗，而且供電效率的提高使得溫度降低，一方面延長了 CPU的使用壽命，另一方面也更好地降低了功耗。
[0013]如圖2所示，第三輸入MOSFET管22的漏極與第三輸入電源304相連，第三輸入MOSFET管22的柵極與電源芯片21的上驅動管腳211相連，第三輸入MOSFET管22的源極與第五輸出MOSFET管23和第六輸出MOSFET管24的漏極相連；第五輸出MOSFET管23和第六輸出MOSFET管24的柵極與電源芯片21的下驅動管腳212相連，第五輸出MOSFET管23和第六輸出MOSFET管24的源極與地相連；第五輸出MOSFET管23和第六輸出MOSFET管24的漏極與第三輸出電感25的一端相連；第三輸出電感25的另一端形成第二輸出電源305。第三輸入電源304連接有接地電容；第二輸出電源305與第三輸出電感25的另一端之間連接有接地電容。圖2所示部分提供了龍芯3B1500的VDD部分電壓。
【權利要求】
1.一種通過GPIO控制龍芯3B1500核心電壓的供電電路，其特征在于，包括:雙向BUCK電源芯片(I)、第一輸入MOSFET管(2 )、第二輸入MOSFET管(3 )、第一輸出MOSFET管(4 )、第二輸出MOSFET管(5)、第三輸出MOSFET管(6)、第四輸出MOSFET管(7)、第一輸出電感(8)以及第二輸出電感(9);第一輸入MOSFET管(2)的漏極與第一輸入電源(301)相連,第一輸入MOSFET管(2)的柵極與雙向BUCK電源芯片(I)的第一驅動管腳(11)相連，第一輸入MOSFET管(2)的源極與第一輸出MOSFET管(4)和第二輸出MOSFET管(5)的漏極相連； 第一輸出MOSFET管(4)和第二輸出MOSFET管(5)的柵極與雙向BUCK電源芯片(I)的第二驅動管腳(12)相連，第一輸出MOSFET管(4)和第二輸出MOSFET管(5)的源極與地相連；第一輸出MOSFET管(4)和第二輸出MOSFET管(5)的漏極與第一輸出電感(8)的一端相連； 第二輸入MOSFET管(3)的漏極與第二輸入電源(302)相連，第二輸入MOSFET管(3)的柵極與雙向BUCK電源芯片(I)的第三驅動管腳(13)相連，第二輸入MOSFET管(3)的源極與第三輸出MOSFET管(6)和第四輸出MOSFET管(7)的漏極相連； 第三輸出MOSFET管(6)和第四輸出MOSFET管(7)的柵極與雙向BUCK電源芯片(I)的第四驅動管腳(14)相連，第三輸出MOSFET管(6)和第四輸出MOSFET管(7)的源極與地相連；第三輸出MOSFET管(6)和第四輸出MOSFET管(7)的漏極與第二輸出電感(9)的一端相連； 第一輸出電感(8)的另一端和第二輸出電感(9)的另一端相連形成第一輸出電源(303)； 雙向BUCK電源芯片(I)的V ID管腳(15)與CPU的GPIO管腳(101)相連。
2.如權利要求2所述的一種通過GPIO控制龍芯3B1500核心電壓的供電電路，其特征在于，雙向BUCK電源芯片(I)的VID管腳(15)數目為5~8個。
3.如權利要求1所述的一種通過GPIO控制龍芯3B1500核心電壓的供電電路，其特征在于，所述的電感具有低DCR的特性，MOSFET晶體管為低Rds的特性。
4.如權利要求1所述的一種通過GPIO控制龍芯3B1500核心電壓的供電電路，其特征在于，所述的第一輸出電源(303)最大電流大于50A。
5.如權利要求1所述的一種通過GPIO控制龍芯3B1500核心電壓的供電電路，其特征在于，包括電源芯片(21)、第三輸入MOSFET管(22)、第五輸出MOSFET管(23)、第六輸出MOSFET管(24)以及第三輸出電感(25)； 第三輸入MOSFET管(22)的漏極與第三輸入MOSFET電源(304)相連，第三輸入MOSFET管(22 )的柵極與電源芯片(21)的上驅動管腳(211)相連，第三輸入MOSFET管(22 )的源極與第五輸出MOSFET管(23)和第六輸出MOSFET管(24)的漏極相連； 第五輸出MOSFET管(23)和第六輸出MOSFET管(24)的柵極與電源芯片(21)的下驅動管腳(212)相連，第五輸出MOSFET管(23)和第六輸出MOSFET管(24)的源極與地相連；第五輸出MOSFET管(23)和第六輸出MOSFET管(24)的漏極與第三輸出電感(25)的一端相連； 第三輸出電感(25)的另一端形成第二輸出電源(305)。
6.如權利要求5所述的一種通過GPIO控制龍芯3B1500核心電壓的供電電路，其特征在于，第一輸入電源(301)、第二輸入電源(302)以及第三輸入電源(304)連接有接地電容；第一輸出電源(303)與第一輸出電感(8)的另一端之間連接有接地電容；第一輸出電源(303)與第二輸出電感(9)的另一端之間連接有接地電容；第二輸出電源(305)與第三輸出 電感(25)的另一端之間連接有接地電容。
【文檔編號】G06F1/32GK103488273SQ201310413149
【公開日】2014年1月1日 申請日期:2013年9月12日 優先權日:2013年9月12日
【發明者】張福新, 劉瑞斌, 吳少剛, 徐鋒, 丁汨江, 崔太有 申請人:江蘇中科夢蘭電子科技有限公司