Lpc總線檢測系統及方法
【專利摘要】一種LPC總線檢測系統，包括一用于檢測主板上的LPC總線的可編程邏輯器件，所述可編程邏輯器件包括一與所述LPC總線相連的檢測模組及一與所述檢測模組相連的嵌入式的塊RAM，所述檢測模組對所述LPC總線上傳輸的信號進行解碼，并將解碼后的數據保存至所述嵌入式的塊RAM中。本發明還揭露了一種基于上述LPC總線檢測系統的檢測方法。本發明LPC總線檢測系統及方法對LPC總線上傳輸的信號進行解碼后的數據保存至可編程邏輯器件的嵌入式的塊RAM中，可節約可編程邏輯器件的分散式RAM資源。
【專利說明】LPC總線檢測系統及方法
【技術領域】
[0001] 本發明涉及一種LPC (Low Pin Count，低引腳數的接口規范）總線檢測系統及方 法。
【背景技術】
[0002] 傳統的服務器主板上裝有一可編程邏輯器件，所述可編程邏輯器件與主板上的 LPC總線相連，用于檢測LPC總線上傳輸的信號。傳統的LPC總線檢測系統及方法是利用 可編程邏輯器件的分散式的可編程設計的RAM (Random Access Memory，隨機存取內存)資 源，對LPC總線上的信號進行解碼后保存到分散式的可編程設計的RAM中。然而，所述可編 程設計的RAM資源十分有限，有時不能滿足檢測LPC總線的需要。
【發明內容】
[0003] 鑒于以上內容，有必要提供一種能節約可編程設計邏輯資源的LPC總線檢測系統 及方法。
[0004] 一種LPC總線檢測系統，包括一用于檢測主板上的LPC總線的可編程邏輯器件，所 述可編程邏輯器件包括一與所述LPC總線相連的檢測模組及一與所述檢測模組相連的嵌 入式的塊RAM，所述檢測模組對所述LPC總線上傳輸的信號進行解碼，并將解碼后的數據保 存至所述嵌入式的塊RAM中。
[0005] 在一實施方式中，所述檢測模組包括一檢測單元、一解碼單元及一比較單元；所述 檢測單元用于檢測所述LPC總線上傳輸的信號；所述解碼單元將所述檢測單元檢測到的信 號進行解碼，并將解碼后的數據保存至所述嵌入式的塊RAM中；所述比較單元將解碼后的 數據與預設的參數做比較，從而判斷LPC總線上傳輸的信號是否出錯。
[0006] 在一實施方式中，所述LPC總線連接于一南橋芯片及一 I/O芯片之間；所述南橋芯 片通過DMI總線與所述主板上的北橋芯片相連；及所述北橋芯片通過前端總線與所述主板 上的CPU相連，所述北橋芯片通過PCI總線與一顯卡相連。
[0007] 在一實施方式中，所述可編程邏輯器件為一 CPLD。
[0008] 在一實施方式中，所述可編程邏輯器件為一 FPGA。
[0009] 一種LPC總線檢測方法，包括以下步驟：利用一可編程邏輯器件的檢測單元對一 主板上的LPC總線上傳輸的信號進行解碼；及將解碼后的數據保存至所述可編程邏輯器件 的嵌入式的塊RAM。
[0010] 在一實施方式中，所述LPC總線檢測方法還包括在對LPC總線上的信號進行解碼 之前判斷所述LPC總線是否處于讀或寫狀態的步驟。
[0011] 在一實施方式中，如果所述LPC總線處于寫狀態，所述檢測單元從所述LPC總線解 碼出相應的位址和數據，并將該解碼出的數據寫入嵌入式的塊RAM內。
[0012] 在一實施方式中，所述LPC總線檢測方法還包括將解碼后的數據與預設的參數做 比較從而判斷LPC總線上傳輸的信號是否出錯的步驟。
[0013] 在一實施方式中，如果所述LPC總線處于讀狀態，所述LPC總線將嵌入式的塊RAM 內的數據從相應位址讀出來，并驅動到LPC總線上。
[0014] 與現有技術相比，上述LPC總線檢測系統及方法對LPC總線上傳輸的信號進行解 碼后的數據保存至可編程邏輯器件的嵌入式的塊RAM中，可節約可編程邏輯器件的分散式 RAM資源。
【專利附圖】
【附圖說明】
[0015] 圖1是本發明LPC總線檢測系統一較佳實施方式的組成圖。
[0016] 圖2是圖1中可編程邏輯器件的檢測模組的具體組成圖。
[0017] 圖3是本發明LPC總線檢測方法一較佳實施方式的流程圖。
[0018] 主要元件符號說明
【權利要求】
1. 一種LPC總線檢測系統，包括一用于檢測主板上的LPC總線的可編程邏輯器件，其特 征在于：所述可編程邏輯器件包括一與所述LPC總線相連的檢測模組及一與所述檢測模組 相連的嵌入式的塊RAM，所述檢測模組對所述LPC總線上傳輸的信號進行解碼，并將解碼后 的數據保存至所述嵌入式的塊RAM中。
2. 如權利要求1所述的LPC總線檢測系統，其特征在于：所述檢測模組包括一檢測單 元、一解碼單元及一比較單元；所述檢測單元用于檢測所述LPC總線上傳輸的信號；所述解 碼單元將所述檢測單元檢測到的信號進行解碼，并將解碼后的數據保存至所述嵌入式的塊 RAM中；所述比較單元將解碼后的數據與預設的參數做比較，從而判斷LPC總線上傳輸的信 號是否出錯。
3. 如權利要求1所述的LPC總線檢測系統，其特征在于：所述LPC總線連接于一南橋 芯片及一 I/O芯片之間；所述南橋芯片通過DMI總線與所述主板上的北橋芯片相連；及所 述北橋芯片通過前端總線與所述主板上的CPU相連，所述北橋芯片通過PCI總線與一顯卡 相連。
4. 如權利要求1所述的LPC總線檢測系統，其特征在于：所述可編程邏輯器件為一 CPLD。
5. 如權利要求1所述的LPC總線檢測系統，其特征在于：所述可編程邏輯器件為一 FPGA。
6. -種LPC總線檢測方法，包括以下步驟： 利用一可編程邏輯器件的檢測單元對一主板上的LPC總線上傳輸的信號進行解碼；及 將解碼后的數據保存至所述可編程邏輯器件的嵌入式的塊RAM。
7. 如權利要求6所述的LPC總線檢測方法，其特征在于：所述LPC總線檢測方法還包 括在對LPC總線上的信號進行解碼之前判斷所述LPC總線是否處于讀或寫狀態的步驟。
8. 如權利要求7所述的LPC總線檢測方法，其特征在于：如果所述LPC總線處于寫狀 態，所述檢測單元從所述LPC總線解碼出相應的位址和數據，并將該解碼出的數據寫入嵌 入式的塊RAM內。
9. 如權利要求8所述的LPC總線檢測方法，其特征在于：所述LPC總線檢測方法還包 括將解碼后的數據與預設的參數做比較從而判斷LPC總線上傳輸的信號是否出錯的步驟。
10. 如權利要求7所述的LPC總線檢測方法，其特征在于：如果所述LPC總線處于讀狀 態，所述LPC總線將嵌入式的塊RAM內的數據從相應位址讀出來，并驅動到LPC總線上。
【文檔編號】G06F11/22GK104123204SQ201310142144
【公開日】2014年10月29日 申請日期:2013年4月23日 優先權日:2013年4月23日
【發明者】喻明 申請人:鴻富錦精密工業（深圳）有限公司, 鴻海精密工業股份有限公司