專利名稱：電子裝置、動(dòng)態(tài)隨機(jī)存取器的控制器以及動(dòng)態(tài)隨機(jī)存取器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于存儲(chǔ)器，特別是關(guān)于一種動(dòng)態(tài)隨機(jī)存取器(DRAM)。
背景技術(shù)：
低功率雙數(shù)據(jù)率動(dòng)態(tài)隨機(jī)存取器(LPDDR DRAM)是使用于可攜式電腦的一種雙數(shù)據(jù)率同步DRAM。因此，LPDDR DRAM的電路設(shè)計(jì)被加以修正以降低整體的功率消耗。一種新的JEDEC標(biāo)準(zhǔn)JESD209-2E被稱之為L(zhǎng)PDDR2。LPDDR2DRAM操作于1.2V之低供給電壓。相較于LPDDR2DRAM，LPDDR3DRAM提供了更高的數(shù)據(jù)率、更好的頻寬與電源效率，以及更高的
存儲(chǔ)器密度。仔細(xì)而言，在LPDDR2DRAM與LPDDR3DRAM之中，LPDDR DRAM透過(guò)控制與地址總線(control and address bus)稱接至DRAM控制器?？刂婆c地址總線(CA)包括了稱接于DRAM控制器與DRAM之間的十條控制與地址線?？刂婆c地址線的操作頻率是時(shí)脈信號(hào)(clocksignal)之操作頻率的兩倍，因而具有兩倍的數(shù)據(jù)率。DRAM控制器透過(guò)控制與地址總線傳送指令與地址至DRAM，然后DRAM依據(jù)時(shí)脈信號(hào)從控制與地址總線存取指令與地址。時(shí)脈信號(hào)與透過(guò)控制與地址總線所傳輸?shù)目刂婆c地址信號(hào)之間的相位差必須保持在固定的準(zhǔn)位(level)。如果時(shí)脈信號(hào)和控制與地址信號(hào)之間的相位差隨時(shí)間而改變，由于控制與地址總線的操作頻率是時(shí)脈信號(hào)之操作頻率的兩倍，當(dāng)DRAM依據(jù)改變相位的時(shí)脈信號(hào)而存取控制與地址信號(hào)的數(shù)據(jù)時(shí)，DRAM可能會(huì)因?yàn)橄辔徊畹母淖兌玫藉e(cuò)誤的數(shù)據(jù)。然而，時(shí)脈信號(hào)和控制與地址總線所傳輸?shù)目刂婆c地址信號(hào)之間的相位差會(huì)隨著溫度、操作電壓以及DRAM控制器的制作過(guò)程 而改變。因此，需要一種系統(tǒng)用以自動(dòng)地調(diào)整時(shí)脈信號(hào)和控制與地址信號(hào)之間的相位差，并且使相位差維持在固定的準(zhǔn)位。
發(fā)明內(nèi)容
有鑒于此，為了提高上述動(dòng)態(tài)隨機(jī)存儲(chǔ)器存取數(shù)據(jù)的可靠性，根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供一種電子裝置，包括一動(dòng)態(tài)隨機(jī)存取器以及一動(dòng)態(tài)隨機(jī)存取器的控制器。該動(dòng)態(tài)隨機(jī)存取器用以接收至少一控制與地址信號(hào)以及一時(shí)脈信號(hào)，以一預(yù)設(shè)數(shù)值延遲時(shí)脈信號(hào)以得到一延遲時(shí)脈信號(hào)，依據(jù)時(shí)脈信號(hào)取樣控制與地址信號(hào)以得到一第一取樣信號(hào)，依據(jù)延遲時(shí)脈信號(hào)取樣控制與地址信號(hào)以得到一第二取樣信號(hào)，并且比較第一取樣信號(hào)以及第二取樣信號(hào)以得到一狀態(tài)信號(hào)；其動(dòng)態(tài)隨機(jī)存取器的控制器，用以傳送至少一控制與地址信號(hào)以及時(shí)脈信號(hào)至動(dòng)態(tài)隨機(jī)存取器，接收來(lái)自動(dòng)態(tài)隨機(jī)存取器的狀態(tài)信號(hào)，并且依據(jù)狀態(tài)信號(hào)調(diào)整時(shí)脈信號(hào)和控制與地址信號(hào)之間的一相位差。根據(jù)本發(fā)明之另一實(shí)施例，提供一種動(dòng)態(tài)隨機(jī)存取器的控制器，耦接至一動(dòng)態(tài)隨機(jī)存取器，用以傳送至少一控制與地址信號(hào)以及一時(shí)脈信號(hào)至動(dòng)態(tài)隨機(jī)存取器，并且接收來(lái)自動(dòng)態(tài)隨機(jī)存取器的一狀態(tài)信號(hào)；其中動(dòng)態(tài)隨機(jī)存取器的控制器包括一相位調(diào)整電路，用以依據(jù)狀態(tài)信號(hào)調(diào)整傳送至動(dòng)態(tài)隨機(jī)存取器的時(shí)脈信號(hào)以及至少一控制與地址信號(hào)之間的一相位差；其中動(dòng)態(tài)隨機(jī)存取器以一預(yù)設(shè)數(shù)值延遲時(shí)脈信號(hào)以得到一延遲時(shí)脈信號(hào)，依據(jù)時(shí)脈信號(hào)取樣控制與地址信號(hào)以得到一第一取樣信號(hào)，依據(jù)延遲時(shí)脈信號(hào)取樣控制與地址信號(hào)以得到一第二取樣信號(hào)，并且比較第一取樣信號(hào)以及第二取樣信號(hào)以得到狀態(tài)信號(hào)。根據(jù)本發(fā)明之另一實(shí)施例，提供一種動(dòng)態(tài)隨機(jī)存取器，耦接至一動(dòng)態(tài)隨機(jī)存取器的控制器，用以接收來(lái)自動(dòng)態(tài)隨機(jī)存取器的控制器的至少一控制與地址信號(hào)以及一時(shí)脈信號(hào)，并傳送一狀態(tài)信號(hào)至動(dòng)態(tài)隨機(jī)存取器的控制器，其中動(dòng)態(tài)隨機(jī)存取器包括一延遲單元、一第一鎖存器、一第二鎖存器以及一比較器；延遲單元用以依據(jù)一預(yù)設(shè)數(shù)值延遲時(shí)脈信號(hào)以得到一延遲時(shí)脈信號(hào)；第一鎖存器依據(jù)時(shí)脈信號(hào)取樣控制與地址信號(hào)以得到一第一取樣信號(hào)；第二鎖存器依據(jù)延遲時(shí)脈信號(hào)取樣控制與地址信號(hào)以得到一第二取樣信號(hào)；以及比較器用以比較第一取樣信號(hào)以及第二取樣信號(hào)以得到狀態(tài)信號(hào)。本發(fā)明提供之電子裝置、動(dòng)態(tài)隨機(jī)存取器的控制器及動(dòng)態(tài)隨機(jī)存取器可有效提高動(dòng)態(tài)隨機(jī)存取器的存取可靠性。
圖1為本發(fā)明所揭露之電子裝置之示意圖；圖2為本發(fā)明所揭露之控制與地址信號(hào)、時(shí)脈信號(hào)、延遲時(shí)脈信號(hào)以及狀態(tài)信號(hào)的詳細(xì)實(shí)施例之示意圖；圖3為本發(fā)明所揭露之自動(dòng)調(diào)整時(shí)脈信號(hào)以及控制與地址信號(hào)之間的相位差之方法的流程圖；圖4為本發(fā)明所揭露之另一實(shí)施例的電子裝置之示意圖。
具體實(shí)施例方式以下將詳細(xì) 討論本發(fā)明各種實(shí)施例之裝置及使用方法。然而值得注意的是，本發(fā)明所提供之許多可行的發(fā)明概念可實(shí)施在各種特定范圍中。這些特定實(shí)施例僅用于舉例說(shuō)明本發(fā)明之裝置及使用方法，但非用于限定本發(fā)明之范圍。圖1為本發(fā)明所揭露之電子裝置100之示意圖。在一實(shí)施例中，電子裝置100包括一 DRAM控制器102以及一 DRAM104。在一實(shí)施例中，DRAM104是低功率雙數(shù)據(jù)率(LPDDR)DRAM,可為一 LPDDR2DRAM或是一 LPDDR3DRAM。DRAM控制器102透過(guò)一控制與地址總線耦接至DRAM104，其中該控制與地址總線系包括多條控制與位址連接線。DRAM控制器102傳送包括指令與地址之比特?cái)?shù)值的多個(gè)控制與存取信號(hào)CA至DRAM104，其中每一條控制與位址連接線將控制與地址信號(hào)CA中之一者從DRAM控制器102傳送至DRAM104。除了控制與地址信號(hào)CA之外，DRAM控制器102也傳送時(shí)脈信號(hào)CLK至DRAM104。此外，數(shù)據(jù)選通線(data strobe line)DQS、數(shù)據(jù)總線(data bus)DQ以及數(shù)據(jù)屏蔽線(datamask line) DM也耦接于DRAM控制器102與DRAM104之間，其中數(shù)據(jù)總線DQ在DRAM控制器102與DRAM104之間傳送數(shù)據(jù)，數(shù)據(jù)選通線DQS傳送用以觸發(fā)數(shù)據(jù)存儲(chǔ)的數(shù)據(jù)選通信號(hào)，并且數(shù)據(jù)屏蔽線DM傳送用以指示數(shù)據(jù)正確性的數(shù)據(jù)屏蔽信號(hào)。當(dāng)DRAM104接受來(lái)自DRAM控制器102的控制與地址信號(hào)CA時(shí)，DRAM104會(huì)依據(jù)時(shí)脈信號(hào)CLK存取來(lái)自控制與地址信號(hào)的指令與位址。當(dāng)DRAM104是LPDDR2 (3)DRAM時(shí)，控制與地址信號(hào)CA的頻率與時(shí)脈信號(hào)CLK之頻率相同，并且時(shí)脈信號(hào)CLK和控制與地址信號(hào)CA之間的相位差必須保持在固定準(zhǔn)位以避免數(shù)據(jù)存儲(chǔ)錯(cuò)誤。然而，時(shí)脈信號(hào)CLK的相位和控制與地址信號(hào)CA的相位會(huì)隨著溫度、操作電壓以及DRAM控制器102的制作過(guò)程而改變，所以時(shí)脈信號(hào)CLK和控制與地址信號(hào)CA之間的相位差會(huì)隨時(shí)間而改變。因此，本發(fā)明所揭露之機(jī)制能夠協(xié)同DRAM控制器102與DRAM104自動(dòng)地調(diào)整時(shí)脈信號(hào)CLK的相位和控制與地址信號(hào)CA的相位以維持相位差。在一實(shí)施例中，DRAM104包括第一鎖存器(latch) 112與第二鎖存器114、一延遲單元116以及一比較器118。當(dāng)DRAM104接收時(shí)脈信號(hào)CLK時(shí)，延遲單元116以一預(yù)設(shè)值延遲時(shí)脈信號(hào)CLK以得到一延遲時(shí)脈信號(hào)CLK’。舉例而言，此預(yù)設(shè)值是一可程式化的維持時(shí)間范圍(hold time margin)。在一實(shí)施例中，此預(yù)設(shè)值等于時(shí)脈信號(hào)CLK之時(shí)脈周期的四分之一。第一鎖存器112依據(jù)時(shí)脈信號(hào)CLK取樣至少一個(gè)控制與地址信號(hào)CA以得到一第一取樣信號(hào)K。第二鎖存器114依據(jù)時(shí)脈信號(hào)CLK’取樣至少一個(gè)控制與地址信號(hào)CA以得到一第二取樣信號(hào)K’。然后比較器118比較第一取樣信號(hào)K與第二取樣信號(hào)K’以得到一狀態(tài)信號(hào)S，該狀態(tài)信號(hào)S表示該時(shí)脈信號(hào)與該控制與地址信號(hào)之間相位差的偏移狀況。接著，DRAM104傳送狀態(tài)信號(hào)S至DRAM控制器102。在一實(shí)施例中，DRAM控制器102包括一相位調(diào)整電路120。此相位調(diào)整電路120接著依據(jù)傳送自DRAM104的狀態(tài)信號(hào)S之?dāng)?shù)值，調(diào)整時(shí)脈信號(hào)CLK和控制與地址信號(hào)CA之間的相位差。當(dāng)狀態(tài)信號(hào)S的數(shù)值指出第一取樣信號(hào)K的數(shù)值等于第二取樣信號(hào)K’的數(shù)值時(shí)，則相位調(diào)整電路120會(huì)減少時(shí)脈信號(hào)CLK和控制與地址信號(hào)CA之間的相位差。在一實(shí)施例中，相位調(diào)整電路408會(huì)提前控制與地址信號(hào)CA的時(shí)序，或是延遲時(shí)脈信號(hào)CLK的時(shí)序，以減少時(shí)脈信號(hào)CLK和控制與地址信號(hào)CA之間的相 位差。當(dāng)狀態(tài)信號(hào)S的數(shù)值指出第一取樣信號(hào)K的數(shù)值不同于第二取樣信號(hào)K’的數(shù)值時(shí)，則相位調(diào)整電路120會(huì)增加時(shí)脈信號(hào)CLK和控制與地址信號(hào)CA之間的相位差。在一實(shí)施例中，相位調(diào)整電路408會(huì)延遲控制與地址信號(hào)CA的時(shí)序，或是提前時(shí)脈信號(hào)CLK的時(shí)序，以增加時(shí)脈信號(hào)CLK和控制與地址信號(hào)CA之間的相位差。由于相位調(diào)整電路120依據(jù)狀態(tài)信號(hào)S的數(shù)值動(dòng)態(tài)地調(diào)整控制與地址信號(hào)CA的相位或是時(shí)脈信號(hào)CLK的相位，使得時(shí)脈信號(hào)CLK和控制與地址信號(hào)CA之間的相位差維持在固定準(zhǔn)位以避免數(shù)據(jù)存儲(chǔ)錯(cuò)誤。圖2為本發(fā)明所揭露之控制與地址信號(hào)CA、時(shí)脈信號(hào)CLK、延遲時(shí)脈信號(hào)以及狀態(tài)信號(hào)S的詳細(xì)實(shí)施例之示意圖。第2圖的最上面部分顯示了具有正常相位差的時(shí)脈信號(hào)CLK和控制與地址信號(hào)CA。假設(shè)當(dāng)控制與地址信號(hào)CA包括一預(yù)先充電(precharge)指令時(shí)，DRAM104會(huì)取樣控制與地址信號(hào)CA，并且取樣了四個(gè)控制與地址信號(hào)。此四個(gè)控制與地址信號(hào)的第一周期包括數(shù)據(jù)內(nèi)容為“1011”的四個(gè)比特。由于DRAM控制器102通過(guò)反轉(zhuǎn)對(duì)應(yīng)于該控制與地址信號(hào)CA之前一個(gè)周期的數(shù)據(jù)數(shù)值以得到對(duì)應(yīng)于該控制與地址信號(hào)CA之下一個(gè)周期的數(shù)據(jù)數(shù)值，第二周期的四個(gè)控制與地址信號(hào)包括數(shù)據(jù)內(nèi)容為“0100”的四個(gè)比特，并且第三周期的四個(gè)控制與地址信號(hào)包括數(shù)據(jù)內(nèi)容為“1011”的四個(gè)比特。在一實(shí)施例中，DRAM104的第一鎖存器112依據(jù)時(shí)脈信號(hào)CLK的上升緣(risingedge) tl與下降緣(falling edge) t2取樣控制與地址信號(hào)CA。第一鎖存器112因而產(chǎn)生第一取樣信號(hào)K，其中第一取樣信號(hào)K具有對(duì)應(yīng)于上升緣tl的第一取樣內(nèi)容1011以及對(duì)應(yīng)于下降緣t2的第二取樣內(nèi)容0100。同樣地，DRAM104的第二鎖存器114依據(jù)延遲時(shí)脈信號(hào)CLK’的上升緣(rising edge)tl，與下降緣(falling edge)t2，取樣控制與地址信號(hào)CA。第二鎖存器114因而產(chǎn)生第二取樣信號(hào)K’，其中第二取樣信號(hào)K’具有對(duì)應(yīng)于上升緣11’的第一取樣內(nèi)容1011以及對(duì)應(yīng)于下降緣t2’的第二取樣內(nèi)容0100。當(dāng)比較器118比較第一取樣信號(hào)K與第二取樣信號(hào)K’時(shí)，比較器118會(huì)產(chǎn)生狀態(tài)信號(hào)S用以指示第一取樣信號(hào)K的數(shù)值是否等于第二取樣信號(hào)K’的數(shù)值。然后DRAM104透過(guò)數(shù)據(jù)屏蔽線DM傳送狀態(tài)信號(hào)S至DRAM控制器102。第2圖的最下面部分顯示了從DRAM104傳送至DRAM控制器102的數(shù)據(jù)屏蔽線DM、數(shù)據(jù)總線DQ以及數(shù)據(jù)選通線DQS之波形。圖2的中間部分分別顯示了對(duì)應(yīng)兩種需要調(diào)整之異常相位差的情況。第一種情況對(duì)應(yīng)時(shí)脈信號(hào)CLK和控制與地址信號(hào)CA之間的極大相位差。因此，兩個(gè)取樣信號(hào)K與K’的第一取樣內(nèi)容都是“1011”，兩個(gè)取樣信號(hào)K與K’的第二取樣內(nèi)容都是“0100”，并且比較器118產(chǎn)生狀態(tài)信號(hào)S以指示第一取樣信號(hào)K的數(shù)值等于第二取樣信號(hào)K’的數(shù)值。因此，當(dāng)DRAM控制器102接收到指示第一取樣信號(hào)K之?dāng)?shù)值等于第二取樣信號(hào)K’之?dāng)?shù)值的狀態(tài)信號(hào)S時(shí)，相位調(diào)整電路120會(huì)減少時(shí)脈信號(hào)CLK和控制與地址信號(hào)CA之間的相位差。第二種情況對(duì)應(yīng)時(shí)脈信號(hào)CLK和控制與地址信號(hào)CA之間的極小相位差。如圖2所示，第一取樣信號(hào)K的第 一取樣內(nèi)容是“ 1011”，但是第二取樣信號(hào)K’的第一取樣內(nèi)容是“0100”。同樣地，第一取樣信號(hào)K的第二取樣內(nèi)容是“0100”，但是第二取樣信號(hào)K’的第二取樣內(nèi)容是“1011”。因此，比較器118產(chǎn)生狀態(tài)信號(hào)S以指示第一取樣信號(hào)K的數(shù)值不同于第二取樣信號(hào)K’的數(shù)值。因此，當(dāng)DRAM控制器102接收到指示第一取樣信號(hào)K之?dāng)?shù)值不同于第二取樣信號(hào)K’之?dāng)?shù)值的狀態(tài)信號(hào)S時(shí),相位調(diào)整電路120會(huì)增加時(shí)脈信號(hào)CLK和控制與地址信號(hào)CA之間的相位差。因此，時(shí)脈信號(hào)CLK以及控制與地址信號(hào)CA之間的相位差會(huì)自動(dòng)地維持在固定準(zhǔn)位。要注意的是，狀態(tài)信號(hào)S只在讀取過(guò)程被送出。因?yàn)樵趯懭脒^(guò)程中，DRAM控制器102需要使用數(shù)據(jù)屏蔽線DM來(lái)傳送信號(hào)用以指示哪一個(gè)比特組應(yīng)被寫入DRAM104。圖3為本發(fā)明所揭露之自動(dòng)調(diào)整時(shí)脈信號(hào)CLK和控制與地址信號(hào)CA之間的相位差之方法的流程圖。首先，DRAM控制器102傳送至少一個(gè)控制與地址信號(hào)和時(shí)脈信號(hào)至DRAM104(步驟302)。DRAM104的延遲單元116以一預(yù)設(shè)數(shù)值延遲時(shí)脈信號(hào)CLK以得到延遲時(shí)脈信號(hào)CLK’ (步驟304)。然后DRAM104的第一鎖存器112依據(jù)時(shí)脈信號(hào)CLK取樣控制與地址信號(hào)CA以得到第一取樣信號(hào)K (步驟306)。DRAM104的第二鎖存器114接著依據(jù)延遲時(shí)脈信號(hào)CLK’取樣控制與地址信號(hào)CA以得到第二取樣信號(hào)K’ (步驟308)。DRAM104的比較器118接著比較第一取樣信號(hào)K以及第二取樣信號(hào)K’以得到狀態(tài)信號(hào)S(步驟310)，并且傳送狀態(tài)信號(hào)S至DRAM控制器102。當(dāng)狀態(tài)信號(hào)S指示第一取樣信號(hào)K的數(shù)值等于第二取樣信號(hào)K’數(shù)值時(shí)(步驟312)，DRAM控制器102會(huì)減少時(shí)脈信號(hào)CLK和控制與地址信號(hào)CA之間的相位差(步驟314)。當(dāng)狀態(tài)信號(hào)S指示第一取樣信號(hào)K的數(shù)值不等于第二取樣信號(hào)K’的數(shù)值時(shí)(步驟312)，DRAM控制器102會(huì)增加時(shí)脈信號(hào)CLK和控制與地址信號(hào)CA之間的相位差(步驟316)。圖4為本發(fā)明所揭露之另一實(shí)施例的電子裝置400之示意圖。在一實(shí)施例中，電子裝置400包括一 DRAM控制器402以及一 DRAM404。DRAM控制器402傳送一時(shí)脈信號(hào)CLK以及多個(gè)控制與地址信號(hào)CA1、."、CAn至DRAM404。DRAM404依據(jù)控制與地址信號(hào)CA1、…、CAn產(chǎn)生一狀態(tài)信號(hào)S。DRAM404包括多個(gè)評(píng)估電路410、…、如。，其中每一個(gè)評(píng)估電路都包括一延遲單元、兩個(gè)鎖存器以及一比較器，如第I圖之DRAM104所示。
舉例而言，DRAM404接收時(shí)脈信號(hào)CLK，延遲單元416以一預(yù)設(shè)數(shù)值延遲時(shí)脈信號(hào)CLK以得到延遲時(shí)脈信號(hào)CLK’。接著，評(píng)估電路410的第一鎖存器412依據(jù)時(shí)脈信號(hào)CLK取樣控制與地址信號(hào)CAl以得到第一取樣信號(hào)K1。接著，評(píng)估電路410的第二鎖存器414依據(jù)延遲時(shí)脈信號(hào)CLK’取樣控制與地址信號(hào)CAl以得到第二取樣信號(hào)K1’。然后評(píng)估電路410的比較器418比較第一取樣信號(hào)Kl以及第二取樣信號(hào)ΚΓ以得到比較結(jié)果信號(hào)SI。因此，評(píng)估電路410、…、4n0產(chǎn)生多個(gè)比較結(jié)果信號(hào)S1、...、Sn。DRAM404的AND閘406接著對(duì)比較結(jié)果信號(hào)S1、…、Sn執(zhí)行AND運(yùn)算以產(chǎn)生一狀態(tài)信號(hào)S。然后狀態(tài)信號(hào)S被傳送到DRAM控制器402的相位調(diào)整電路408，并且相位調(diào)整電路408依據(jù)狀態(tài)信號(hào)S調(diào)整時(shí)脈信號(hào)CLK和控制與地址信號(hào)CA1、…、CAn之間的相位差。舉例而言，當(dāng)狀態(tài)信號(hào)S指示第一取樣信號(hào)K1、…、Kn的所有數(shù)值分別等于第二取樣信號(hào)ΚΓ、…、Kn’的所有數(shù)值時(shí)，DRAM控制器402會(huì)減少時(shí)脈信號(hào)CLK和控制與地址信號(hào)CAU…、CAn之間的相位差。當(dāng)狀態(tài)信號(hào)S指示第一取樣信號(hào)Κ1、…、Kn的任一數(shù)值都不等于第二取樣信號(hào)Κ1’、…、Kn’的任一數(shù)值時(shí)，DRAM控制器402會(huì)增加時(shí)脈信號(hào)CLK和控制與地址信號(hào)CA1、…、CAn之間的相位差。雖然本發(fā)明已就較佳實(shí)施例揭露如上，然其并非用以限制本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的變更和潤(rùn)飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視之前的權(quán)利要求書所界定為準(zhǔn)。另外，本發(fā)明的任一實(shí)施例或申請(qǐng)專利范圍不須達(dá)成本發(fā)明所揭露之全部目的或優(yōu)點(diǎn)或特點(diǎn)。此外，摘要部分和標(biāo)題僅是用來(lái)輔助專利文件搜尋之 用，并非用來(lái)限制本發(fā)明之權(quán)利范圍。
權(quán)利要求
1.一種電子裝置，包括: 一動(dòng)態(tài)隨機(jī)存取器，用以接收至少一控制與地址信號(hào)以及一時(shí)脈信號(hào)，以一預(yù)設(shè)數(shù)值延遲該時(shí)脈信號(hào)以得到一延遲時(shí)脈信號(hào)，依據(jù)該時(shí)脈信號(hào)取樣該控制與地址信號(hào)以得到一第一取樣信號(hào)，依據(jù)該延遲時(shí)脈信號(hào)取樣該控制與地址信號(hào)以得到一第二取樣信號(hào)，并且比較該第一取樣信號(hào)以及該第二取樣信號(hào)以得到一狀態(tài)信號(hào)；以及 一動(dòng)態(tài)隨機(jī)存取器的控制器，用以傳送至少一該控制與地址信號(hào)以及該時(shí)脈信號(hào)至該動(dòng)態(tài)隨機(jī)存取器，接收來(lái)自動(dòng)態(tài)隨機(jī)存取器的該狀態(tài)信號(hào)，并且依據(jù)該狀態(tài)信號(hào)調(diào)整該時(shí)脈信號(hào)和該控制與地址信號(hào)之間的一相位差。
2.如權(quán)利要求1所述的電子裝置，其特征在于，該動(dòng)態(tài)隨機(jī)存取器包括: 一延遲單元，以該預(yù)設(shè)數(shù)值延遲該時(shí)脈信號(hào)，以得到該延遲時(shí)脈信號(hào)； 一第一鎖存器，依據(jù)該時(shí)脈信號(hào)取樣該控制與地址信號(hào)，以得到該第一取樣信號(hào)； 一第二鎖存器，依據(jù)該延遲時(shí)脈信號(hào)取樣該控制與地址信號(hào)，以得到該第二取樣信號(hào)；以及 一比較器，比較該第一取樣信號(hào)以及該第二取樣信號(hào)，以得到該狀態(tài)信號(hào)。
3.如權(quán)利要求1所述的電子裝置，其特征在于，該動(dòng)態(tài)隨機(jī)存取器的控制器包括: 一相位調(diào)整電路，用以依據(jù)該狀態(tài)信號(hào)調(diào)整該時(shí)脈信號(hào)和該控制與地址信號(hào)之間的該相位差。
4.如權(quán)利要求1所述的電子裝置，其特征在于，當(dāng)該狀態(tài)信號(hào)指示該第一取樣信號(hào)之?dāng)?shù)值等于該第二取樣信號(hào)之?dāng)?shù)值時(shí)，該動(dòng)態(tài)隨機(jī)存取器的控制器減少該時(shí)脈信號(hào)和該控制與地址信號(hào)之間的該相位差，并當(dāng)該狀態(tài)信號(hào)指示該第一取樣信號(hào)之?dāng)?shù)值不等于該第二取樣信號(hào)之?dāng)?shù)值時(shí)，該動(dòng)態(tài)隨機(jī)存取器的控制器增加該時(shí)脈信號(hào)和該控制與地址信號(hào)之間的該相位差。
5.如權(quán)利要求4所述的電子裝置，其特征在于，其中該動(dòng)態(tài)隨機(jī)存取器的控制器通過(guò)提前該控制與地址信號(hào)的時(shí)序來(lái)減少該時(shí)脈信號(hào)和該控制與地址信號(hào)之間的該相位差，以及通過(guò)延遲該控制與地址信號(hào)的時(shí)序來(lái)增加該時(shí)脈信號(hào)和該控制與地址信號(hào)之間的該相位差。
6.如權(quán)利要求4所述的電子裝置，其特征在于，該動(dòng)態(tài)隨機(jī)存取器的控制器通過(guò)延遲該時(shí)脈信號(hào)的時(shí)序來(lái)減少該時(shí)脈信號(hào)和該控制與地址信號(hào)之間的該相位差，并通過(guò)提前該時(shí)脈信號(hào)的時(shí)序來(lái)增加該時(shí)脈信號(hào)和該控制與地址信號(hào)之間的該相位差。
7.如權(quán)利要求1所述的電子裝置，其特征在于，該動(dòng)態(tài)隨機(jī)存取器的控制器依據(jù)該時(shí)脈信號(hào)通過(guò)重復(fù)地反轉(zhuǎn)對(duì)應(yīng)于該控制與地址信號(hào)之前一個(gè)周期的數(shù)據(jù)內(nèi)容，以得到對(duì)應(yīng)于該控制與地址信號(hào)之下一個(gè)周期的數(shù)據(jù)內(nèi)容，以便產(chǎn)生傳送至該動(dòng)態(tài)隨機(jī)存取器的該控制與地址信號(hào)的數(shù)據(jù)內(nèi)容。
8.如權(quán)利要求1所述的電子裝置，其特征在于，該動(dòng)態(tài)隨機(jī)存取器依據(jù)該時(shí)脈信號(hào)的一上升緣以及一下降緣取樣該控制與地址信號(hào)以得到該第一取樣信號(hào)，并依據(jù)該延遲時(shí)脈信號(hào)的一上升緣以及一下降緣以取樣該控制與地址信號(hào)以得到該第二取樣信號(hào)。
9.如權(quán)利要求1所述的電子裝置，其特征在于，當(dāng)該控制與地址信號(hào)包括一預(yù)先充電指令時(shí)，該動(dòng)態(tài)隨機(jī) 存取器取樣該控制與地址信號(hào)以得到該第一取樣信號(hào)與及該第二取樣信號(hào)。
10.如權(quán)利要求1所述的電子裝置，其特征在于，該動(dòng)態(tài)隨機(jī)存取器透過(guò)耦接于該動(dòng)態(tài)隨機(jī)存取器以及該動(dòng)態(tài)隨機(jī)存取器的控制器之間的一數(shù)據(jù)屏蔽線傳送該狀態(tài)信號(hào)至該動(dòng)態(tài)隨機(jī)存取器的控制器。
11.如權(quán)利要求1所述的電子裝置，其特征在于，該預(yù)設(shè)值被設(shè)定為該時(shí)脈信號(hào)之時(shí)脈周期的四分之一。
12.如權(quán)利要求1所述的電子裝置，其特征在于，該動(dòng)態(tài)隨機(jī)存取器是一LPDDR DRAM或是一 LPDDR2DRAM 或是一 LPDDR3DRAM。
13.如權(quán)利要求1所述的電子裝置，其特征在于，該預(yù)設(shè)值是一可程式化的維持時(shí)間范圍。
14.一種動(dòng)態(tài)隨機(jī)存取器的控制器，耦接至一動(dòng)態(tài)隨機(jī)存取器，用以傳送至少一控制與地址信號(hào)以及一時(shí)脈信號(hào)至該動(dòng)態(tài)隨機(jī)存取器，并且接收來(lái)自該動(dòng)態(tài)隨機(jī)存取器的一狀態(tài)信號(hào)，該動(dòng)態(tài)隨機(jī)存取器的控制器包括: 一相位調(diào)整電路，用以依據(jù)該狀態(tài)信號(hào)調(diào)整傳送至該動(dòng)態(tài)隨機(jī)存取器的該時(shí)脈信號(hào)與該至少一控制與地址信號(hào)之間的一相位差， 其中該狀態(tài)信號(hào)表示該時(shí)脈信號(hào)與該控制與地址信號(hào)之間相位差的偏移狀況。
15.如權(quán)利要求14所述的動(dòng)態(tài)隨機(jī)存取器的控制器，其特征在于，該動(dòng)態(tài)隨機(jī)存取器的控制器接收之該狀態(tài)信號(hào)系籍由該動(dòng)態(tài)隨機(jī)存取器以一預(yù)設(shè)數(shù)值延遲該時(shí)脈信號(hào)以得到一延遲時(shí)脈信號(hào)，依據(jù)該時(shí)脈信號(hào)取樣該控制與地址信號(hào)以得到一第一取樣信號(hào)，依據(jù)該延遲時(shí)脈信號(hào)取樣該控制與地址信號(hào)以得到一第二取樣信號(hào)，并且比較該第一取樣信號(hào)與該第二取樣信號(hào)以得到。
16.如權(quán)利要求15所述的動(dòng)態(tài)隨機(jī)存取器的控制器，其特征在于，當(dāng)該狀態(tài)信號(hào)指示該第一取樣信號(hào)之?dāng)?shù)值等于該第二取樣信號(hào)之?dāng)?shù)值時(shí)，該相位調(diào)整電路減少該時(shí)脈信號(hào)和該控制與地址信號(hào)之間的該相位差，并當(dāng)該狀態(tài)信號(hào)指示該第一取樣信號(hào)之?dāng)?shù)值不等于該第二取樣信號(hào)之?dāng)?shù)值時(shí)，該相位調(diào)整電路增加該時(shí)脈信號(hào)和該控制與地址信號(hào)之間的該相位差。
17.如權(quán)利要求14所述的動(dòng)態(tài)隨機(jī)存取器的控制器，其特征在于，該相位調(diào)整電路通過(guò)提前該控制與地址信號(hào)的時(shí)序來(lái)減少該時(shí)脈信號(hào)和該控制與地址信號(hào)之間的該相位差，以及通過(guò)延遲該控制與地址信號(hào)的時(shí)序來(lái)增加該時(shí)脈信號(hào)和該控制與地址信號(hào)之間的該相位差。
18.如權(quán)利要求14所述的動(dòng)態(tài)隨機(jī)存取器的控制器，其特征在于，該相位調(diào)整電路通過(guò)延遲該時(shí)脈信號(hào)的時(shí)序來(lái)減少該時(shí)脈信號(hào)和該控制與地址信號(hào)之間的該相位差，以及通過(guò)提前該時(shí)脈信號(hào)的時(shí)序來(lái)增加該時(shí)脈信號(hào)以及該控制與地址信號(hào)之間的該相位差。
19.如權(quán)利要求14所述的動(dòng)態(tài)隨機(jī)存取器的控制器，其特征在于，該動(dòng)態(tài)隨機(jī)存取器的控制器依據(jù)該時(shí)脈信號(hào)通過(guò)重復(fù)地反轉(zhuǎn)對(duì)應(yīng)于該控制與地址信號(hào)之前一個(gè)周期的數(shù)據(jù)內(nèi)容，以得到對(duì)應(yīng)于該控制與地址信號(hào)之下一個(gè)周期的數(shù)據(jù)內(nèi)容，以便產(chǎn)生傳送至該動(dòng)態(tài)隨機(jī)存取器的該控制與地址信號(hào)的數(shù)據(jù)內(nèi)容。
20.如權(quán)利要求14所述的動(dòng)態(tài)隨機(jī)存取器的控制器，其特征在于，該預(yù)設(shè)值被設(shè)定為該時(shí)脈信號(hào)之時(shí)脈周期的四分之一。
21.如權(quán)利要求14所述的動(dòng)態(tài)隨機(jī)存取器的控制器，其特征在于，該預(yù)設(shè)值是一可程式化的維持時(shí)間范圍。
22.一種動(dòng)態(tài)隨機(jī)存取器，耦接至一動(dòng)態(tài)隨機(jī)存取器的控制器，用以接收來(lái)自該動(dòng)態(tài)隨機(jī)存取器的控制器的至少一控制與地址信號(hào)以及一時(shí)脈信號(hào)，并傳送一狀態(tài)信號(hào)至該動(dòng)態(tài)隨機(jī)存取器的控制器，該動(dòng)態(tài)隨機(jī)存取器包括: 一延遲單元，以一預(yù)設(shè)數(shù)值延遲該時(shí)脈信號(hào)以得到一延遲時(shí)脈信號(hào)； 一第一鎖存器，依據(jù)該時(shí)脈信號(hào)取樣該控制與地址信號(hào)以得到一第一取樣信號(hào)； 一第二鎖存器，依據(jù)該延遲時(shí)脈信號(hào)取樣該控制與地址信號(hào)以得到一第二取樣信號(hào)；以及 一比較器，比較該第一取樣信號(hào)以及該第二取樣信號(hào)以得到該狀態(tài)信號(hào)。
23.如權(quán)利要求22所述的動(dòng)態(tài)隨機(jī)存取器，其特征在于，該動(dòng)態(tài)隨機(jī)存取器的控制器依據(jù)該狀態(tài)信號(hào)調(diào)整該時(shí)脈信號(hào)以及該控制與地址信號(hào)之間的一相位差。
24.如權(quán)利要求22所述的動(dòng)態(tài)隨機(jī)存取器，其特征在于，該第一栓鎖器依據(jù)該時(shí)脈信號(hào)的一上升緣以及一下降緣以取樣該控制與地址信號(hào)以得到該第一取樣信號(hào)，以及依據(jù)該延遲時(shí)脈信號(hào)的一上升緣以及一下降緣以取樣該控制與地址信號(hào)以得到該第二取樣信號(hào)。
25.如權(quán)利要求22所述的動(dòng)態(tài)隨機(jī)存取器，其特征在于，當(dāng)該控制與地址信號(hào)包括一預(yù)先充電指令時(shí)，該第一栓鎖器與該第二栓鎖器取樣該控制與地址信號(hào)以得到該第一取樣信號(hào)與及該第二取樣信號(hào)。
26.如權(quán)利要求22所述的動(dòng)態(tài)隨機(jī)存取器，其特征在于，該動(dòng)態(tài)隨機(jī)存取器透過(guò)耦接于該動(dòng)態(tài)隨機(jī)存 取器與該動(dòng)態(tài)隨機(jī)存取器的控制器之間的一數(shù)據(jù)屏蔽線傳送該狀態(tài)信號(hào)至該動(dòng)態(tài)隨機(jī)存取器的控制器。
27.如權(quán)利要求22所述的動(dòng)態(tài)隨機(jī)存取器，其特征在于，該預(yù)設(shè)值被設(shè)定為該時(shí)脈信號(hào)之時(shí)脈周期的四分之一。
28.如權(quán)利要求22所述的動(dòng)態(tài)隨機(jī)存取器，其特征在于，該動(dòng)態(tài)隨機(jī)存取器是一LPDDRDRAM 或是一 LPDDR2DRAM 或是一 LPDDR3DRAM。
29.如權(quán)利要求22所述的動(dòng)態(tài)隨機(jī)存取器法，其特征在于，該預(yù)設(shè)值是一可程式化的維持時(shí)間范圍。
全文摘要
一種電子裝置，包括動(dòng)態(tài)隨機(jī)存取器以及動(dòng)態(tài)隨機(jī)存取器的控制器。動(dòng)態(tài)隨機(jī)存取器接收控制與地址信號(hào)以及時(shí)脈信號(hào)，以預(yù)設(shè)數(shù)值延遲時(shí)脈信號(hào)以得到延遲時(shí)脈信號(hào)，依據(jù)時(shí)脈信號(hào)取樣控制與地址信號(hào)以得到第一取樣信號(hào)，依據(jù)延遲時(shí)脈信號(hào)取樣控制與地址信號(hào)以得到第二取樣信號(hào)，并且比較第一取樣信號(hào)以及第二取樣信號(hào)以得到狀態(tài)信號(hào)；動(dòng)態(tài)隨機(jī)存取器的控制器傳送控制與地址信號(hào)以及時(shí)脈信號(hào)至動(dòng)態(tài)隨機(jī)存取器，接收來(lái)自動(dòng)態(tài)隨機(jī)存取器的狀態(tài)信號(hào)，并且依據(jù)狀態(tài)信號(hào)調(diào)整時(shí)脈信號(hào)以及控制與地址信號(hào)之間的相位差。
文檔編號(hào)G06F13/16GK103246621SQ201310032769
公開日2013年8月14日 申請(qǐng)日期2013年1月29日 優(yōu)先權(quán)日2012年2月3日
發(fā)明者溫志強(qiáng) 申請(qǐng)人:聯(lián)發(fā)科技股份有限公司