專利名稱：一種服務器主板設計方法
技術領域：
本發明涉及計算機通信技術領域，具體的說是一種基于可編程邏輯控制器的服務器主板設計方法。
背景技術：
當今的服務器產品，成本控制上要求越來越嚴格，如何在實現預定性能需求的同時，最大程度的節省服務器主板設計成本成為各大服務器生產設計廠商的首要課題；在服務器主板上各種門電路不停的做著各種邏輯運算與信號轉換，源源不斷為保障服務器長期不間斷的穩定運行提供支持；為了保證服務器主板系統數據的穩定傳輸，74等系列基本邏輯器件形成的周邊電路多種多樣，復雜程度高，在主板所有物料使用中，此類電子元件占據了大部分、成本比例也較高，當前整合此類電路應用以降低設計成本，同時提高服務器主板周邊電路的穩定性，成為提高服務器產品競爭力的重要因素之一。在之前的服務器主板設計應用中，服務器主板的開機時序及延時電路、數據采集電路一般是采用阻容件、74系列邏輯器件等搭建而成，尤其是延時電路對阻容件參數準確性要求較高，當服務器工作溫度超出規定范圍時，阻容件參數隨溫度變動，使延時時間不再準確，會影響服務器正常運行；因而，現提供一種可解決上述問題的基于可編程邏輯控制器的服務器主板低成本設計方法。
發明內容
本發明的技術任務是解決現有技術的不足，提供一種基于可編程邏輯控制器的服務器主板設計方法。本發明的技術方案是按以下方式實現的，該一種服務器主板設計方法，其具體設計過程為
步驟一、首先按照服務器主板周邊電路的搭建需求及可編程邏輯控制器的功能實現方式，將服務器主板的邏輯功能進行整合劃分；
步驟二、完成電壓水平轉換，使各邏輯信號保持一致電位水平，可編程邏輯控制器平滑控制各信號源；
步驟三、將劃分的各邏輯功能模塊所需控制信號集中連接于可編程邏輯控制器，由可編程邏輯控制器編程實現各邏輯功能；
步驟四、可編程邏輯控制器完成調試工作；
步驟五、調試服務器主板，完成設計過程。所述步驟一中服務器主板根據邏輯功能劃分成邏輯運算單元、延時觸發單元、數據緩沖鎖存單元、中斷觸發單元、故障信息采集單元。所述步驟二中的電壓水平轉換是指將5V電壓、1. 8V電壓信號轉換至TTL 3. 3V電壓水平，使各邏輯信號保持一致電位水平。所述步驟三中的各功能模塊分別連接于可編程邏輯控制器的GPIO管腳。
所述邏輯運算單元通過在可編程邏輯控制器處增加外置的4. 7K上拉電阻連接
3.3V電平，增強輸入/輸出信號的驅動能力及提高電平穩定性。所述延時觸發單元采用對外置晶振輸入分頻計數的方式實現，晶振頻率選為32. 768k。所述數據緩沖鎖存單元在可編程邏輯控制器輸入端加入施密特觸發器，在可編程邏輯控制器輸出端加入高阻態輸出方式，實現數據的總線驅動隔離。所述中斷觸發單元觸發過程中，在首次檢測到中斷輸入信號后，可編程邏輯控制器在等待30ms后，再次采集該值，若該值仍有效，則啟動中斷處理程序。所述故障信息采集單元的采集信息時，采用并/串數據流轉換的方式，將外置的并行監測點信息通過一片可編程邏輯控制器，將并行的數據轉換為串行數據流輸入到控制核心可編程邏輯控制器，控制核心可編程邏輯控制器內部采用串數據流解碼轉換，實現并行數據的輸入。本發明與現有技術相比所產生的有益效果是
本發明的一種服務器主板設計方法解決服務器系統設計中邏輯芯片使用成本高、系統連接復雜等問題，極大提高了服務器系統設計的靈活性，同時降低了產品升級成本，不僅達到了對服務器成本優化的要求，而且節省了研發新服務器主板的成本，提高了工作效率，提高了系統設計的靈活性。
附圖1是本發明的設計過程流程圖。
具體實施例方式下面結合附圖對本發明的一種服務器主板設計方法作以下詳細說明。本發明是以可編程邏輯控制器理論支撐點，利用一種基于可編程邏輯控制器的服務器主板低成本設計方法，來解決服務器系統設計中邏輯芯片使用成本高、系統連接復雜等問題，其具體設計過程如附圖1所示
步驟一、按照服務器主板周邊電路搭建需求，同時根據可編程邏輯控制器的功能實現方式，將邏輯功能進行整合劃分，具體重新劃分為邏輯運算單元、延時觸發單元、數據緩沖鎖存單元、中斷觸發單元、故障信息采集單元。步驟二、將5V電壓、1. 8V電壓信號至TTL 3. 3V電壓水平，使各邏輯信號保持一致電位水平，可編程邏輯控制器平滑控制各信號源
步驟三、將各功能模塊所需的控制信號集中，分別連接于可編程邏輯控制器的GPIO管腳，根據各邏輯功能的實現，分別編程予以實現。步驟四、可編程邏輯控制器完成調試工作。步驟五、調試服務器主板，完成設計過程。將邏輯功能進行整合劃分后，實現邏輯運算單元的過程中，在靠近可編程邏輯控制器位置附近增加外置4. 7K上拉電阻到3. 3V電平，增強輸入/輸出信號的驅動能力及提高電平穩定性；保持與傳統外圍接口電平的兼容。將邏輯功能進行整合劃分后，實現延時觸發單元的過程中，采用對外置晶振輸入分頻計數的方式實現，該方式可獲得準確計數周期，晶振頻率選為32. 768k，利于單位統一。將邏輯功能進行整合劃分后，實現數據緩沖鎖存單元的過程中，在可編程邏輯控制器輸入端加入施密特觸發器，以濾除輸入的雜波干擾，在可編程邏輯控制器輸出端加入高阻態輸出方式，實現數據的總線驅動隔離；
將邏輯功能進行整合劃分后，實現中斷觸發單元的過程中，為了提高中斷的捕捉率，在首次檢測到中斷輸入信號后，可編程邏輯控制器并不立即利用此信號，在等待30ms后，再次采集該值，若該值仍有效，則啟動中斷處理程序。將邏輯功能進行整合劃分后，實現故障信息采集單元的過程中，由于檢測信號較多，采用并/串數據流轉換的方式，將外置的并行監測點信息通過一片小容量可編程邏輯控制器，將并行的數據轉換為串行數據流輸入到控制核心可編程邏輯控制器，控制核心可編程邏輯控制器內部采用串數據流解碼轉換，實現并行數據的輸入。經過上面詳細的實施，我們可以很方便的進行服務器主板的設計及升級操作，不僅達到了對服務器成本優化的要求，而且節省了研發新服務器主板的成本，提高了工作效率，提高了系統設計的靈活性。除說明書所述的技術特征外，均為本專業技術人員的公知技術。
權利要求
1.一種服務器主板設計方法，其特征在于其具體設計過程為 步驟一、首先按照服務器主板周邊電路的搭建需求及可編程邏輯控制器的功能實現方式，將服務器主板的邏輯功能進行整合劃分； 步驟二、完成電壓水平轉換，使各邏輯信號保持一致電位水平，可編程邏輯控制器平滑控制各信號源； 步驟三、將劃分的各邏輯功能模塊所需控制信號集中連接于可編程邏輯控制器，由可編程邏輯控制器編程實現各邏輯功能； 步驟四、可編程邏輯控制器完成調試工作； 步驟五、調試服務器主板，完成設計過程。
2.根據權利要求1所述的一種服務器主板設計方法，其特征在于所述步驟一中服務器主板根據邏輯功能劃分成邏輯運算單元、延時觸發單元、數據緩沖鎖存單元、中斷觸發單元、故障信息采集單元。
3.根據權利要求1所述的一種服務器主板設計方法，其特征在于所述步驟二中的電壓水平轉換是指將5V電壓、1. 8V電壓信號轉換至TTL 3. 3V電壓水平，使各邏輯信號保持一致電位水平。
4.根據權利要求1所述的一種服務器主板設計方法，其特征在于所述步驟三中的各功能模塊分別連接于可編程邏輯控制器的GPIO管腳。
5.根據權利要求2所述的一種服務器主板設計方法，其特征在于所述邏輯運算單元通過在可編程邏輯控制器處增加外置的4. 7K上拉電阻連接3. 3V電平，增強輸入/輸出信號的驅動能力及提高電平穩定性。
6.根據權利要求2所述的一種服務器主板設計方法，其特征在于所述延時觸發單元采用對外置晶振輸入分頻計數的方式實現，晶振頻率選為32. 768k。
7.根據權利要求2所述的一種服務器主板設計方法，其特征在于所述數據緩沖鎖存單元在可編程邏輯控制器輸入端加入施密特觸發器，在可編程邏輯控制器輸出端加入高阻態輸出方式，實現數據的總線驅動隔離。
8.根據權利要求2所述的一種服務器主板設計方法，其特征在于所述中斷觸發單元觸發過程中，在首次檢測到中斷輸入信號后，可編程邏輯控制器在等待30ms后，再次采集該值，若該值仍有效，則啟動中斷處理程序。
9.根據權利要求2所述的一種服務器主板設計方法，其特征在于所述故障信息采集單元的采集信息時，采用并/串數據流轉換的方式，將外置的并行監測點信息通過一片可編程邏輯控制器，將并行的數據轉換為串行數據流輸入到控制核心可編程邏輯控制器，控制核心可編程邏輯控制器內部采用串數據流解碼轉換，實現并行數據的輸入。
全文摘要
本發明提供一種服務器主板設計方法，其具體設計過程為首先將服務器主板的邏輯功能進行整合劃分；完成電壓水平轉換，使各邏輯信號保持一致電位水平；將劃分的各邏輯功能模塊所需控制信號集中連接于可編程邏輯控制器，由可編程邏輯控制器編程實現各邏輯功能；可編程邏輯控制器完成調試工作；調試服務器主板，完成設計過程。該一種服務器主板設計方法和現有技術相比，不僅達到了對服務器成本優化的要求，而且節省了研發新服務器主板的成本，提高了工作效率，提高了系統設計的靈活性。
文檔編號G06F1/16GK103064477SQ20131002882
公開日2013年4月24日 申請日期2013年1月25日 優先權日2013年1月25日
發明者劉濤 申請人:浪潮電子信息產業股份有限公司