專利名稱：一種低功耗并行fir數字濾波器的設計方法
技術領域：
本發明屬于數字集成電路領域，具體涉及一種低功耗并行FIR數字濾波器的設計方法。
背景技術：
FIR(Finite Impulse Response)數字濾波器是數字信號處理系統中最常用的基本部件之一，廣泛應用于無線通信、視頻與圖像處理等場合。一些應用如視頻與圖像處理需要FIR濾波器工作在高頻時鐘下，然而其他應用如無線移動通信里的MMO系統則需要FIR濾波器擁有高吞吐率和低功耗。并行處理技術可以有效的提高吞吐率和降低功耗。然而傳統的并行FIR數字濾波器由于占用較多的硬件資源而并不實用，因此降低并行FIR數字濾波器的硬件實現復雜度成為過去十幾年來的研究熱點。一個2路并行FIR濾波器如
圖1所示。傳統的2路并行濾波器需要4個長度為N/2的子濾波器，2個后處理加法器，I個延遲單元，總共需要2N個乘法器和(2N-2)個加法器。一個3路并行FIR濾波器如圖2所示。傳統的3路并行濾波器需要9個長度為N/3的子濾波器，6個后處理加法器，3個延遲單元，總共需要3N個乘法器和(3N-3)個加法器。目前，針對傳統并行FIR數字濾波器設計結構的優化方法主要是快速FIR算法(Fast FIR Algorithm，簡稱FFA算法)，快速FIR算法在傳統算法的基礎上通過采用特定的多項式方法降低實現所需的子濾波器數目，從而降低實現復雜度。在快速FIR算法的基礎上，也產生了很多進一步優化的方法。比如利用快速線性卷積，首先一個長卷積被分解為若干短卷積，短卷積則用快速線性卷積實現。即規模較大的并行濾波結構可以通過規模較小的并行濾波結構級聯或者迭代構造。然而以往的設計方法都采用了相同的FFA濾波結構，都沒有考慮線性相位FIR濾波器系數的對稱性。在實現串行FIR濾波器時，利用濾波器系數的對稱性，可以降低一半的乘法器數量。這一思想同樣可以應用到并行FIR濾波器的設計中。因此傳統和現有算法仍然有優化和提升的空間。
發明內容
本發明的目的在于提出一種低功耗面積優化的并行FIR數字濾波器的設計方法。本發明提供的一種低功耗并行FIR數字濾波器的設計方法，具體步驟如下:
(1)確定并行濾波器整體結構；
(2)確定子濾波器實現結構；
(3)確定乘法器和加法器實現方案，得到低功耗并行FIR數字濾波器；
其中，步驟(I)所述確定并行濾波器整體結構時，利用線性相位FIR數字濾波器的系數對稱性，采用多項式分解方法使全部子濾波器具有對稱系數，降低實現所需的乘法器數目；
考慮一個N抽頭的FIR濾波器，可以表示為:
權利要求
1.種低功耗并行FIR數字濾波器的設計方法，其特征在于，具體步驟如下: (1)確定并行濾波器整體結構； (2)確定子濾波器實現結構； (3)確定乘法器和加法器實現方案，得到低功耗并行FIR數字濾波器； 其中，步驟(I)所述確定并行濾波器整體結構時，利用線性相位FIR數字濾波器的系數對稱性，采用多項式分解方法使全部子濾波器具有對稱系數，降低實現所需的乘法器數目；具體方法如下: ①所述并行濾波器整體結構為2路并行FIR數字濾波器結構時，所述多項式分解方法公式如下:
2.據權利要求1所述的設計方法獲得的低功耗并行FIR數字濾波器。
3.據權利要求2所述的設計方法獲得的低功耗并行FIR數字濾波器，其特征在于:其得到的2路并行FIR數字濾波器結構，由4個具有對稱系數的子濾波器、2個預處理加法器、7個后處理加法器以及I個子濾波器外部的延時單元和I個移位單元組成；其得到的3路并行FIR數字濾波器結構，由9個具有對稱系數的子濾波器、15個后處理加法器、2個子濾波器外部的延時單元和 3個移位單元組成。
全文摘要
本發明屬于數字集成電路技術領域，具體為一種低功耗并行FIR數字濾波器的設計方法。該方法用于線性相位FIR數字濾波器的2路和3路的并行實現，通過新的多項式分解方法，使全部子濾波器具有系數對稱性，子濾波器實現所需的乘法器數量從而可以減少為原來的1/2，整體并行結構濾波器實現所需的乘法器數量也就降低為原來的一半，相應的代價是加法器的增加。由于加法器實現遠比乘法器簡單，因此用加法器換取乘法器是值得的。本發明中的結構與傳統結構和現有的FFA(FastFIRAlgorithms)結構相比都節省了硬件資源，降低了實現功耗。
文檔編號G06F17/50GK103093052SQ201310027859
公開日2013年5月8日 申請日期2013年1月25日 優先權日2013年1月25日
發明者李寧, 劉珍奇, 葉凡, 代國憲, 任俊彥 申請人:復旦大學